想象一下，一杯红酒、一顿美味大餐和一次求婚的话语 ... 却被邻桌讨厌的嘈杂声给淹没了。就像没有调频的收音机，我几乎听不见自己桌上的谈话。由于不能谈话，我们决定放弃，早点离开。
相同的情况在高速数字设计领域也会发生，信号噪声会影响相邻的低噪声器件，以至于无法准确传递‘消息’。随着高速器件越来越普遍，板卡设计阶段的分布式电路分析也变得越来越关键。 信号的边沿速率只有几纳妙，因此需要仔细分析板卡阻抗，确保合适的信号线终端，减少这些线路的反射，保证电磁干扰(EMI) 处于一定的规则范围之内。最终，您需要保证跨板卡的信号完整性，即获得好的信号完整性。
信号完整性究竟是什么
从字面意义上，这个术语代表信号的完整性分析。不同于那些处理电路功能操作的电路仿真，但假定电路互连完好，与此不同的是，信号完整性分析关注器件间的互连－驱动管脚源、目的接收管脚和连接它们的传输线。组件本身以它们管脚 I/O 特性定型号。
我们分析信号完整性时会检查 (并期望不更改) 信号质量– 当然，理想情况下，源管脚的信号在沿着传输线传输时是不会有损伤的。如果您在邮局寄信给奶奶，当然不期望她在门口收到一个包裹，对不对？
器件管脚间的连接使用传输线技术建模，考虑线轨的长度、特定激励频率下的线轨阻抗特性以及连接两端的终端特性。一般分析需要通用快速的分析方法来确定问题信号 – 一般指筛选分析 – 以及更详细的分析，研究反射 (反射分析) 和 EMI (串话分析)。
何时何地使用
越快越好! 想象一下其中的痛苦，更不要说涨红的脸颊和受损的名誉 – 如果原型板卡上的控制信号正遭受间歇性的噪声干扰，那么电路功能就会受到不良影响。
如今的设计就是在比可靠性、完整性 (此处又出现了) 成本和是否快速地推向市场。在设计流程的早期，越早解决信号完整性问题就越能减小原型开发的循环次数，完成给定的设计项目。许多 EDA 工具都可以在板卡版图设计前、设计中分析信号完整性。确实，只有在板卡完全布线后才能充分看到信号的完整性效果，在串话分析中尤其如此，但经常处理反射问题 (铃声回波) 可大大减小EMI 效果。
多数信号完整性问题都是由反射造成的。实际的补救方法在文章 确保信号完整性 中有详细介绍，通过引入合适的终端组件来进行阻抗不匹配补偿。如果在设计输入阶段就进行分析，则相对可以更快更直接地添加终端组件。很明显，相同的分析也可以在版本版图设计阶段完成，但版图完成后再添加终端组件十分费时且容易出错 – 在密集的板卡上尤其如此。
很好的补救策略 – 也是许多工程师在用的 – 就是在设计输入后、版图设计前进行信号完整性分析，处理反射问题，根据需求放置终端。然后进行 PCB 设计，使用基于期望传输线阻抗的线宽进行布线，然后再次分析。在输入阶段检查有问题标志的信号。同样进行串话分析，把EMI 保持在可接受的水平。
终端 – 线路端点的信号完整性问题
一般信号传输线上反射的起因是阻抗不匹配。基本电子学指出输出有低阻抗而输入有高阻抗。为了减小反射，获得干净的信号波形 – 没有响铃特征– 需要很好的匹配阻抗。
一般的解决方案包括在设计中的相关点添加终端电阻或 RC 网络，以此匹配终端阻抗，减小反射。此外，在 PCB 布线时考虑阻抗也是确保更好信号完整性的关键因素。这一般指的是‘控制阻抗的布线’。
圣杯
串扰水平 (或EMI程度) 与信号线上的反射直接成比例 。如果信号质量条件得到满足，反射几乎可以忽略不计– 在信号到达目的地的路径中尽量少兜圈子 – 就可以减少串扰。
设计工程师的 '圣杯' 就是通过正确的信号终端和PCB上受限的布线阻抗获得最佳的信号质量。一般 EMI 需要严格考虑，但如果您的设计流程中集成了很好的信号完整性分析，则设计就可以满足最严格的规范要求。
在信号完整性分析方面 Altium Designer 有哪些功能？请参考文章 确保信号完整性。
