High Speed Design Rule Types Available for PCB Layout in Altium Designer

High Speedカテゴリの設計ルールは以下の通りです。

High Speedカテゴリの設計ルール。

平行セグメント

デフォルトルール：不要

このルールは、与えられた間隔で2つのトラックセグメントが平行に走ることができる距離を指定します。

制約

平行セグメントルールのデフォルト制約

• Layer Checking - チェックされるべき2つのトラックセグメントが存在すべき場所を指定します：

  • Same Layer - 対象ネットのトラックセグメントが両方とも同じレイヤー上にある

  • Adjacent Layers - 対象ネットのトラックセグメントが隣接するレイヤー上にある。

   

• For a parallel gap of - 2つのトラックセグメント間に存在すべき平行ギャップを指定します。この値以下のギャップを持つ平行トラックセグメントはテストの対象となります。

• The parallel limit is - 全長にわたって平行ギャップ制約が観察される場合の、2つのトラックセグメント（異なるネット上）の最大許容平行長を指定します。

ルール適用

オンラインDRCおよびバッチDRC。

注記

このルールは、parallel gap設定内にある平行トラックセグメントを検出し、それらのネット内のすべてのセグメント長を加算します。これらのセグメント長の合計がparallel limitを超えると、DRC違反がフラグされます。以下に簡単な例を示します。

長さ

デフォルトルール：不要

このルールは、ネットの最小および最大長を指定します。

制約

長さルールのデフォルト制約

• Length Units - このオプションを選択して、長さを距離として定義します。

• Delay Units - このオプションを選択して、長さを時間として定義します（その長さのルートを信号が移動するのにかかる時間）。

• Minimum - ネットの最小許容長の値。

• Maximum - ネットの最大許容長の値。

ルール適用

インタラクティブな長さ調整、自動長さ調整、オンラインおよびバッチDRC。 

注記

Interactive Length Tuningコマンドは、Routeメニューにあり、さまざまな調整形状を提供し、適用可能な長さ設計ルール（および任意の適用可能な一致した長さの設計ルール）に従って、ネット長を等しくするために調整アコーディオンを選択的に配置することができます。または、一連のネットを選択し、Route » Automatic Length Tuningコマンドを使用して、選択したすべてのネット長を自動的に調整します。Length Tuningページを参照して、インタラクティブおよび自動長さ調整コマンドについてさらに学んでください。

一致した長さ

デフォルトルール：不要

このルールは、ネット長の許容差を指定します。このルールは、信号が到着するまでの時間（それらの全体的な長さによって決定される）だけでなく、指定された信号が同時に到着することがいかに重要かについての課題がある高速設計において不可欠です。信号の切り替え速度、信号の機能、およびボードに使用される材料に応じて、許容される差は500ミルまでかもしれませんし、1ミルまでの場合もあります。

対象となるネットのセットは、ルールのスコープ（その完全なクエリによって定義される）によって定義され、参照長（セット内の最長ネット）は、ルールスコープとConstraints設定の組み合わせによって決定されます。他の対象ネットは、現在の長さが以下の場合にルールを通過します：

(LongestLength - tolerance) ≤ CurrentLength ≤ LongestLength

制約

一致した長さルールのデフォルト制約。

• Length Units - このオプションを選択して、長さを距離として定義します。

• Delay Units - このオプションを選択して、長さを時間として定義します（その長さのルートを信号が移動するのにかかる時間）。

• Tolerance - セット内の最長ネットと各ネットを比較する際の長さの許容差を指定します。指定された許容差内に長さがないネットは短すぎるとみなされ、Equalize Net Lengthsコマンドが実行される場合にトラックが追加されます。

• Source Target - このドロップダウンは、xSignalクラス（または設計のすべてのxSignals）がルールスコープとして使用される場合にのみ利用可能です。ドロップダウンからxSignalを選択して、ルールによってスコープされた他のxSignalsのターゲットとしてその長さを使用します。xSignalがソースターゲットとして選択されると、他の対象xSignalsは、現在の長さが以下の場合にルールを通過します：

  (TargetLength - tolerance) ≤ CurrentLength ≤ (TargetLength + tolerance)

• Group Matched Lengths - ルールスコープによって対象とされるすべてのネット間の長さをチェックするオプションを選択します。

• Within Differential Pair Length - ルールスコープによって対象とされる各差動ペア内のネット間の長さをチェックするオプションを選択します。注記セクションを参照してください。

  • Dynamic Phase Matching - ペアの全長にわたる動的位相整合（ペアの全長にわたって位相を一致させる）制約を指定するオプションを有効にします。

    この機能は、PCB.Rules.DiffpairPhaseMatchingオプションが高度な設定ダイアログで有効になっている場合に利用可能です。

    • Dynamic Phase Tolerance（Length Unitsオプションが選択された場合）/ Dynamic Phase Delay Tolerance（Delay Unitsオプションが選択された場合） - ペア内のトラック間の許容される位相ミスマッチで、この上限を超える場合は補償が必要です。

    • Matching Distance - 許容差を超えた後、補償を適用する必要がある距離。

ルール適用

インタラクティブな長さ調整、自動長さ調整、オンラインおよびバッチDRC。

注記

• Interactive Length Tuningコマンドは、Routeメニュー内にあり、様々な調整形状を提供し、適用可能なマッチング長さ設計ルール（および適用可能な長さ設計ルール）に従って、調整アコーディオンを選択的に配置してネット長を均等化します。または、一連のネットを選択し、Route » Automatic Length Tuningコマンドを使用して、選択したすべてのネット長を自動的に調整します。長さ調整ページを参照して、インタラクティブおよび自動長さ調整コマンドについて詳しく学びましょう。

• インタラクティブ調整目的でマッチングネット長ルールを適用する場合：

  • 個々のネットに対して - 調整したいネット（ネット、差動ペア、またはxSignalクラス）を含むクラスを定義し、そのクラスをターゲットとするルールを適用します。長さ調整ツールは、そのターゲットネットのセット内で最も長いネットを見つけ、ターゲットネットの有効範囲を次のように提示します：(LongestLength - tolerance) ≤ CurrentLength ≤ LongestLength.

  • 差動ペアネットの場合 - 複数の差動ペアがあり、設計がペア間のマッチングネット長を要求する場合、2つのマッチングネット長ルールを作成します。最初のルールはペア間の長さマッチング要件を定義し、制約はGroup Matched Lengthsに設定されます。2番目のルールは、各差動ペア内のネットが許容誤差内であり、制約はWithin Differential Pair Lengthに設定されます。この制約オプションを使用すると、ソフトウェアはルールの範囲によって対象とされるすべての差動ペアを検出し、各ペアの+veおよび-veメンバーを互いに比較します。

• オブジェクトに複数のルールが適用される場合、PCBエディタは最優先ルールを適用するのが標準的なアプローチです。しかし、マッチング長設計ルールの場合、複数のルールが正当にオブジェクトに適用されることがあります。例えば、8ビットバス内でより厳密なマッチングを定義し、同時に複数の8ビットバスがより大きな許容誤差でマッチすることを要求するのは一般的です。この状況では、これら2つのルールの優先順位は無視されます。

• 動的位相マッチング制約の違反が検出されると、設計空間内の対応するトレースには、定義された許容誤差を超えた位相の不一致点から始まるハッチングパターンでマークされます（ ）。

デイジーチェーンスタブ長

デフォルトルール：不要

このルールは、デイジーチェーントポロジーを持つネットの許容スタブ長を指定します。

制約

デイジーチェーンスタブ長ルールのデフォルト制約

Maximum Stub Length - 許容される最大スタブ長の値。

ルール適用

オンラインDRCおよびバッチDRC。

SMD下のビア

デフォルトルール：不要

このルールは、SMDパッドの下にビアを配置できるかどうかを指定します。

制約

SMD下のビアルールのデフォルト制約

Allow Vias under SMD Pads - SMD（表面実装デバイス）のパッドの下にビアを配置できるかどうかを指定します。

ルール適用

オンラインDRC、バッチDRC、インタラクティブ配線、およびオート配線。

注記

• このルールは、単一の銅層上に定義されたパッドオブジェクトにのみ適用されます（マルチレイヤーではありません）。

• ルールの範囲（Where the Object Matches）は、このルールのインスタンスによって対象とされるSMDパッドオブジェクトを定義します。パッドがルールの範囲内にある（ルールによって検出される）場合、そのパッドがこのルールによって定義されたAllow Vias under SMD Pads制約設定に準拠しているかどうかがチェックされます。

• このルールは、SMDパッドの下にビアを許可/不許可します。ビアが許可されている場合、ルールはビアがSMDパッドの下に部分的にしかない場合や、そのビアの特性をチェックしません。

• SMDパッドの下にビアが許可されていない場合、複数のビアが存在しても、ルールチェック中に最初に検出されたビアのみが違反としてフラグが立てられます。この違反が解消されると、次に違反しているビアがフラグされ、これが繰り返されます。

• SMDパッドの下にビアを選択的に許可するには、まず全てのSMDパッドの下のビアを全体的に不許可にし、次に特定のパッドの下にそれらを選択的に許可するルールを一つ以上定義します。これを実現するには、以下を作成します：

  • 全てのSMDパッドオブジェクトを対象とする一般的な、優先度の低いルール。このルールのAllow Vias under SMD Pads制約は無効にされ、SMDパッドの下にビアを許可しません。（ルール表示）

  • 次に、特定のSMDパッドの下にビアを許可する一つ（または複数）の優先度の高いルールを定義します。これは、HasFootprint、InComponentClass、およびInPadClassなど、SMDパッドを対象とするルールの範囲を使用して達成されます。

  
  パッドのクラス、コンポーネントのクラスの全てのパッド、特定のフットプリントの全てのパッドにのみ、ビアを許可するために複数のルールが定義されています。

• SMDパッドの下の特定のビアが使用されているかどうかをチェックすることはできませんが、指定されたSMDパッドの下にビアが許可/不許可されているかのみを検出します。SMDパッドの下にあるビアがMicroViaであるか、特定のPadViaTemplateを使用しているかなど、特定の品質を持つビアをチェックするには、一連の同一ネットクリアランス制約ルールを使用します。SMDパッドの下にビアを許可しない低優先度のルールと、その特性に基づいてビアを選択的に許可する高優先度のルールを組み合わせることで、このアプローチも実現されます。下の画像は次のように示しています：
  • SMDパッド（および穴）とビアの適切なクリアランスを指定する一般的な、優先度の低い同一ネットルール（任意のパッドの下のすべてのビアを検出）。(ルール表示)
  • SMDパッドと特定のPadViaテンプレートを使用するMicroViasとの間にゼロクリアランス（および穴のゼロクリアランス）を許可するルール。（ルール表示）
  • SMDパッドとIPC4761タイプ7準拠のビアとの間にゼロクリアランス（および穴のゼロクリアランス）を許可するルール。（ルール表示）

  
  MicroViasが特定のPadViaテンプレートを使用している場合、またはIPC4761タイプ7準拠のビアの場合に限り、ビア（およびビア穴）とSMDパッドとの間にゼロクリアランスを許可するために複数のルールが定義されています。

最大ビア数

デフォルトルール：不要

このルールは、現在の設計で各個別ネットに許可される最大ビア数を指定します。

制約

最大ビア数ルールのデフォルト制約

Maximum Via Count - 定義されたルールのスコープに含まれる各個別ネットで許可されるビアの最大数。

ルール適用

オンラインDRCおよびバッチDRC。

最大ビアスタブ長（バックドリル）

デフォルトルール：不要

スタブとは、ビアまたはパッドバレルが最後に使用された信号層を超えて突出する長さです。このルールでターゲットされたネット内の適切なビア/パッドに対して、有効にされた基板側Layerチェックボックスと、Layer Stack ManagerのBack Drillsタブで定義されたバックドリルペアに従ってバックドリルが適用されます。

バックドリルを検討するビア/パッドを定義するだけでなく、設計ルールチェック中にこのルールは、指定されたMax Stub Lengthよりも長いビアおよびパッドスタブをテストし、このルールでターゲットされたすべてのネット（そのビアまたはパッドにバックドリルが適用されているかどうかに関係なく）に対して行います。このルールはまた、バックドリルされたビアとパッドのドリルサイズがどれだけ大きくなければならないかを指定します。

制約

最大スタブ長ルールのデフォルト制約

• Max Stub Length - 許可されるスタブの最大長。この設定は、この長さ以上の残りのスタブをテストするために使用されますが、バックドリルに使用されるドリルの深さを定義するものではありません。

  • Top Layer - ターゲットされたネットのビア/パッドを基板の上側からバックドリルします。

  • Bottom Layer - ターゲットされたネットのビア/パッドを基板の下側からバックドリルします。

   

• Back Drill Oversize - バックドリルに使用されるドリルの元のビア/パッド穴サイズに対する径の増加。

  • Tolerance - このドリルサイズに許される正および負の許容誤差、両方を正の数値として入力します。

   

ルール適用

バッチDRC。

リターンパス

デフォルトルール：不要

このルールは、指定された参照レイヤーの上または下にある連続した信号リターンパスを指定します。リターンパスは、信号レイヤーまたはプレーンレイヤーに配置されたフィル、リージョン、およびポリゴンプアから作成できます。

制約

リターンパスルールのデフォルト制約

• Impedance Profile - このルールでターゲットされたネットに適用可能なインピーダンスプロファイルを選択します。プロファイルは、ターゲットされた信号のリターンパスを提供するレイヤーを指定します。レイヤースタックが選択されると、利用可能な信号レイヤーとそれぞれの参照レイヤーがダイアログのグリッド領域に表示されます。

• Minimum Gap to Return Path - 導体エッジからリターンパスの外エッジまでの最小ギャップを示します。このチェックは導体の全長に沿って適用されます。Minimum Gap to Return Pathの値（デフォルト値は0 mm）以下である場合、エラーがフラグされます。

• Exclude Pad/Via Voids - 有効にすると、ターゲットされたネットに属するパッドとビアの周囲のクリアランスによって作成されたリターンパスの開口部が違反としてフラグされません。

• Max Stitch Via Distance - チェックボックスを有効にして、スコープ内の信号のビアからリターンパスビアが存在すべき距離を定義します（デフォルト値は1.5 mm）。リターンパスビアは、対応するインピーダンスプロファイルのためのLayer Stack Managerで定義された参照レイヤーへの接続を提供する必要があります。

ルール適用

バッチDRC。