ビアステッチングとビアシールディングの追加

Viaステッチングは、異なる層の大きな銅領域を結びつける技術であり、実質的にボード構造を通じて強力な垂直接続を作り出し、低インピーダンスと短いリターンループを維持するのに役立ちます。RF設計では、ステッチングはガードリングと組み合わせて使用され、電磁的に「静かな」PCBを作り出すためのVia壁を作成します。Viaステッチングは、それ以外の場合、そのネットから隔離されている可能性のある銅領域をそのネットに結びつけるためにも使用できます。

Viaシールディングは異なる機能を持っています。RF設計では、RF信号を運ぶルートでのクロストークと電磁干渉を減らすのに役立ちます。Viaシールド、またはViaフェンス、ピケットフェンスとしても知られているものは、信号のルートパスに沿って一列または複数列のViaを配置することによって作成されます。Altium Designerでは、これをViaシールディングと呼んでいます。

Altium Designerは、ViaステッチングとViaシールディングの両方をサポートしています。下の画像では、シールディングViaが強調表示されています。画像上にカーソルを移動させると、このボードに追加されたステッチングViaが強調表示されます。

Via StitchingおよびVia Shieldingコマンドを使用して、異なるレイヤー上の銅をステッチし、ルートパスに隣接するシールディングビアの壁を追加します（ステッチングビアを強調表示するにはホバーします）。

まずはステッチングビアから見ていきましょう、その後でシールディングビアについて見ていきます。

ステッチングビアの追加

ビアステッチングは、銅の空いている領域をステッチングビアで埋めるための後処理として実行されます。ビアステッチングを行うためには、異なる層にある指定されたネットに接続された銅の重なり合う領域が必要です。サポートされる銅の領域には、フィル、ポリゴン、パワープレーンが含まれます。

特定のネットにステッチングビアを追加するには、メニューからツール » ビアステッチング/シールディング » ネットにステッチングを追加コマンドを選択します。ネットにステッチングを追加ダイアログが開き、ステッチングパラメータとビアスタイルが指定されます。

選択したネットを使用して、ステッチ アルゴリズムは、そのネットに接続されているすべてのフィル、ポリゴン、およびパワー プレーンを識別し、指定されたビアとステッチ パターンを使用して、ボードを介してそれらを接続しようとします。

ビアステッチアルゴリズムは、ポリゴン、フィル、プレーンを次のように扱います：

1. 同じネット上にあるポリゴンと塗りつぶしは、異なるレイヤーで重なり合っているところならどこでもステッチされます。他のネットにポリゴンまたは塗りつぶしがあり、その領域内(別のレイヤー)で重なっている場合、その領域にはステッチは適用されません。他のネット上のオーバーラップする平面領域は通過します。

2. ターゲットネット上のオーバーラップする平面領域は、他のネットにアタッチされた(別のレイヤー上の)平面領域の存在に関係なく、常にステッチされます。上記のルール 1 は、同じ領域に重なり合うポリゴンまたは塗りつぶしがある場合に適用されます。

   これら 2 つのルールをまとめると、次のようになります - 他のレイヤーでは、他のネットの平面レイヤーは常にステッチビアによって打ち抜かれますが、他のネットのポリゴンまたは塗りつぶしはそうではありません。デザインにステッチ ビアが必要な領域内に他のネット ポリゴンが含まれている場合は、それらのポリゴンを一時的にシェルブし、ステッチ ビアを定義してから、ポリゴンをアンシェルブして再度配置します。詳しくは、ポリゴンのシェルビングと再プアについての記事をご覧ください。

ステッチングパラメータの設定

Add Stitching to Net ダイアログ設定についての注意点：

• ステッチに使用するネットを最初に選択すると、Load values from Routing Via Style Ruleボタンをクリックするなど、他のオプションの動作に影響します。ネットドロップダウンは、ダイアログの下部の中央にあります。
• グリッドは、隣接するステッチビアの中心間の距離であり、X方向とY方向に適用されます。スティッチングビアは、該当するデザインルールに違反して配置されません ビアの可能性があるサイトが違反になる場合、そのサイトはスキップされます。
• Stagger alternate rowsオプションが有効な場合、ステッチビアの交互の行はグリッドの値の半分だけオフセットされます。
• Same Net Clearance オプションは、スティッチングビアとビアとパッドの間のクリアランスを同じネット上で制御します。同一ネットオブジェクト間のクリアランスを制御するには、適用可能なクリアランス設計規則を使用する方法と、ダイアログで指定したデフォルトのビア/パッドクリアランスを使用する方法の2つがあります。適用可能なルールが存在する場合は、これら 2 つの設定のうち、より厳しい方が使用されます。Create new clearance ruleボタンを使用して、Default Via/Pad Clearanceフィールドに入力した設定に基づいて、新しいClearance設計ルールをrulesダイアログに追加します。
• ステッチビアスタイルは、手動で設定するか、テンプレートドロップダウンで選択するか、 Load values from Routing Via Style Ruleから値をロードボタンをクリックして、該当するRouting Via Styleデザインルールからインポートすることができます。このボタンをクリックすると、優先ルール設定が読み込まれます。

ビアステッチングをエリアに制限する

ボード全体をカバーするだけでなく、ステッチングビアはユーザー定義エリアに制限することができます。ステッチングがユーザー定義エリア内にある場合、そのエリアのビアは必要に応じて対話的に移動およびサイズ変更が可能です。

ユーザー定義エリアにステッチングビアを制限するには、Constrain Areaオプションを有効にします。

特定のエリアにビアステッチングを制約するには、上記のようにAdd Stitching to NetダイアログでConstrain Areaチェックボックスを有効にします。このオプションを有効にすると、ダイアログが閉じてカーソルが十字線に変わり、エリアを定義する準備ができます - ステータスバーに注目してください、Select the first point of the areaと表示されます。

ビアステッチングエリアを定義するプロセスは、ソリッドリージョンやポリゴンを定義するのと同じです。以下の手順を行います：

配置中には、いくつかの異なるコーナーモードが利用可能です：

• クリックして一連の頂点(コーナー)を定義します。
• 右クリックして配置モードを終了し、領域を自動的に閉じて完了します。

配置時には、さまざまなコーナーモードを使用できます：

• Shift+Spacebarを押すと、コーナーモードが切り替わります(直角コーナーモードが最も適している場合があります)。
• Spacebarを押してコーナーの方向を切り替えます。
• 1 ショートカットを押すと、クリックするたびに 1 つまたは 2 つのエッジの配置が切り替わります。

Shift+Spacebarを押すとコーナーモードが切り替わり、Spacebarを押すとコーナーの方向が切り替わり、1を押すとクリックするたびにエッジを1つに配置するか2つに配置するかが切り替わります。

領域を定義したら、Add Stitching to Netダイアログに戻り、残りの設定を構成できます。これが完了したらOKをクリックすると、Altium Designer が領域を解析し、サイトを介して可能性を特定し、スティッチングビアを配置します。

• ユーザー定義のビアステッチングエリアの変更

  各ユニークなビアステッチングエリアのビアセットは、Union（PCBエディタが単一のグループとして認識するオブジェクトのセット）にクラスタリングされます。全体のユニオンは移動でき、エリアもサイズ変更できます。

  エリアに制約されたビアステッチングを変更するには：

• 選択範囲内の長方形を(左から右に)ドラッグして、1つまたは複数のステッチビアを含むようにします。ステッチ領域の境界は、以下のアニメーションのように表示されます。
• ステッチユニオンを移動するには - エリア内にカーソルを置き、移動カーソルが表示されたらクリックして押したまま、エリアを新しい場所に移動します。
• エッジを移動してステッチユニオンのサイズを変更するには、エッジの上にカーソルを置き、エッジ移動カーソルが表示されたらクリックしたまま、エッジを新しい位置にスライドさせます。
• 頂点を移動してステッチユニオンのサイズを変更するには、カーソルをエッジの上に置き、頂点カーソルが表示されたらクリックしたままにして、頂点を新しい位置にスライドさせます
• マウスボタンを放し、 Re-generate via stitching?というプロンプトが表示されたら、はいをクリックしてビアステッチを新しい位置/形状で更新します。

• 選択ウィンドウをドラッグしてステッチングエリアを選択し、マウスを位置に合わせて移動またはサイズ変更して、正しいカーソルを取得します。

  ネットにシールドビアを追加する

  ルーティングされたネットの周りにビアシールドを配置するには、メニューから Tools » Via Stitching/Shielding » Add Shielding to Netコマンドを選択します。ネットへのシールディング追加ダイアログが表示され、必要に応じてシールディングパラメータとビアスタイルを設定できます。選択したネットの両側に、適用可能な設計ルールに準拠するビアを配置できる場所にビアが配置されます。

  

シールディング・ビアのパラメータ設定

Add Shielding to Net ダイアログとシールディング・ビアの使用についての注意点：

• シールドするネットを最初に選択しますが、これはLoad values from Routing Via Style Ruleボタンのクリックなど、他のオプションの動作に影響するためです。
• 部分的なネット シールドまたは複数ネット シールド Selected Objectsオプションを使用)：
  • ネット全体をシールドしたくない場合は、まず必要なトラックセグメントを選択し、「Add Shielding to Netコマンドを実行してから、Selected Objectsオプションを有効にします。
  • 隣接する複数のネットをシールドするには、Selected Objectsオプションを有効にしてネットとシールドを選択します。
• 差動ペアは、複数ネットのSelected Objects 手法を使用するか、Net to Shieldドロップダウンでいずれかの差動ペア ネットを選択することでシールドできます。
•  Add shielding copper オプションを使用して、シールド ビアを囲むポリゴンを追加し、 Add clearance cutoutオプションを含めて、ポリゴンをクリップしてビアだけを囲みます。これらのオプションの詳細については、以下のステッチによる銅線をシールドを含むトピックをお読みください。
• シールディングビア スタイルは、手動で設定するか、テンプレートドロップダウンで選択するか、Load values from Routing Via Style Ruleボタンをクリックして、該当するルーティングビアスタイルデザイン ルールからインポートすることができます。このボタンをクリックすると、優先ルール設定が読み込まれます。
• シールドビアのサイズと位置は正確な科学ではありませんが、経験的なテストに基づいて確立されたガイドラインがあります。
  • 後述のディスカッションフォーラム⁽⁵⁾で述べたように、オンボードアンテナを備えたPCBの場合、「ビア間の距離は最大で共振波長の1/4にする必要があります」。
  • フォーラムの議論では、「一般的な経験則は、ステッチビアをλ/10より遠くなく、できればλ/20と同じ頻度で配置することである」というテクニカルノート⁽⁶⁾にも言及しています。

ステッチングにシールディング銅を含める

ルーティングの各側にシールディングビアを追加するだけでなく、下の画像に示すようにシールディング銅も含めることができます。これを行うには、Add shielding copperオプションを有効にします。この銅はポリゴンとして作成されるため、適用されるクリアランスおよびポリゴン接続スタイルの設計ルールに従います。

Add shielding copperオプションは、シールディングビアを囲むポリゴンを追加します。シールドされたネットから離れた側のポリゴンのエッジは、ビアのエッジに触れます。シールドされたネットに隣接するポリゴンのエッジは、適用されるクリアランス設計ルールによってネットから後退させられます。もしAdd clearance cutout オプションも有効にされている場合、ポリゴンは代わりに距離設定によってシールドされたネットから後退させられます。ネットにシールディングを追加ダイアログで。下の画像にカーソルを合わせると、違いがわかります。

クリアランスカットアウトオプションが有効になっているネットの周りにシールドビアを配置します。クリアランスカットアウトオプションを無効にするには、画像の上にカーソルを移動させてください。

ステッチングまたはシールディングアレイの一部であるビアの特定

ステッチングまたはシールディングアレイ内の各ビアは、ネット名に文字列を追加することで特定されます。例えば、[VS1]のように、下の画像に示されているように：

• VS - Via Stitching,また、数値はこのビアが同じ識別子を持つ他のビアと同じビアスティッチングユニオンに属していることを識別します。
• VSH - Via SHielding, また、数値はこのビアが同じ識別子を持つ他のビアと同じビアシールドユニオンに属していることを示します。

配列に属するビアには、[Via Shielding group 1]の場合は[VS1]、[Via Shielding group 4]の場合は[VSH4]など、ネット名に追加の文字列が付けられます。

ステッチングビアまたはシールディングビアの選択または編集

配列のステッチング/シールディングビアを扱うプロセスを簡素化するために、両方の種類は自動的に一つのユニオンにまとめられます。

PCBパネルを使用して選択する

配列を選択するには、PCBパネルをユニオンモードに切り替え、必要なビアステッチングまたはビアシールディングユニオンを選択します。その配列の一部であるすべてのビアが、パネルで選択チェックボックスが有効になっている場合（下の画像に示されているように）選択されます。または、配列内の任意のビアをダブルクリックしてプロパティパネルを開き、配列を編集します。
PCBパネルをユニオンモードで使用して、ステッチングまたはシールディング配列内のすべてのビアを選択します。この画像では、4つのビアシールディングユニオンがすべて選択されています。

インタラクティブに選択

選択動作：

• 個々のステッチ/シールドビアを選択して削除できます。
• Popup Selectionダイアログオプション(PreferencesダイアログのPCB Editor - Generalページ)が有効な場合、ユニオンに属する個々のビアをクリックすると、上の画像に示すように、ユニオンを含むリストが表示されます。ユニオンを選択すると、そのビアのユニオンをワークスペースで削除できます。
• Popup Selectionダイアログが有効になっていない場合、ユニオンに属する個々のビアをクリックすると、次のように動作します：
  • 最初のクリックで、個々のビアが選択されます。
  • 2 回目以降のクリックでは、重なり合うオブジェクトがある場合に使用される選択順序で次のオブジェクトが選択されます: たとえば、コンポーネント、ポリゴン、結合経由 (これらのオブジェクトがカーソルの下にある場合)。
  • または、最初のクリックで個々のビアを選択した後、Shift+Tabショートカットを押してSelect Overlapping コマンドを呼び出します。Shift+Tab を押し続けると、重なり合うオブジェクトが順番に選択されます。
• 領域に拘束されているステッチユニオンは、このページのModifying a User-Defined Via Stitching Areaセクションのアニメーションに示すように、ユニオン内の任意のビアを囲む選択ウィンドウをドラッグ(左から右にドラッグ)することで選択できます。

ステッチングビアまたはシールディングビアの編集

ステッチングビアまたはシールディングビアのセットのプロパティは、選択された後、Via StitchingモードまたはVia Shielding モードのPropertiesパネルで編集できます。セット内の任意のビアをダブルクリックしてパネルを開きます。

ビアシールドの編集例

パネル内の任意のプロパティが編集されると、「変更待ち」メッセージとボタンがパネルの上部に表示されます。編集アクションを完了するには、適用リンクをクリックします。

以下の折りたたみセクションには、ビアシールドのオプションとコントロールに関する情報が含まれています：

以下の折りたたみセクションには、ビアステッチングのオプションとコントロールに関する情報が含まれています：

ステッチング/シールディングユニオンの編集後のポリゴンの更新

ステッチングが完了したら、適用可能なポリゴン接続スタイルの設計ルールがリリーフ接続スタイルを指定している場合、ポリゴンを再注ぎする必要があります。これは、ツール » ポリゴン注ぎサブメニューのコマンドを使用して行うことができます。

さらに読む

1. PCB設計の全ての側面に関する情報については、プリント回路設計および製造マガジンのウェブサイトを参照してください。このサイトは、「via fence」（検索結果の品質を向上させるために引用符を含めてください）などの技術的なトピックについて優れたリソースです。
2. Wikipediaの記事、Via Fence
3. 多層プリント回路基板上のVia結合に関する研究
4. PCB構造内のEM波の伝播の基本原理を紹介する論文 - 回路基板設計のベストプラクティス
5. チップアンテナのノイズ低減のためのViaフェンスについての質問がされたディスカッションフォーラム
6. 最低コストでのEMCコンプライアンスのためのPCB設計技術: 第1部 M K Armstrong. Electronics & Communications Engineering Journal Vol 11 No 4. IEE, 1999年8月。