ビアステッチングとビアシールディングの追加

親ページ： ボード設計の最終化

ビアステッチングは、異なる層の大きな銅領域を結びつける技術であり、実質的にボード構造を通じて強力な垂直接続を作り出し、低インピーダンスと短いリターンループを維持するのに役立ちます。ビアステッチングは、そうでなければそのネットから隔離されてしまうかもしれない銅領域をそのネットに結びつけるためにも使用できます。

RF設計では、RF信号を運ぶルートでのクロストークや電磁干渉を減らすために、ビアシールドを追加することができます。ビアシールド、またはビアフェンス、ピケットフェンスとも呼ばれるものは、信号のルートパスの横に一列または複数列のビアを配置することによって作成されます。Altium Designerでは、これをビアシールディングと呼びます。

Altium Designerは、ビアステッチングとビアシールディングの両方をサポートしています。下の画像では、シールディングビアが強調表示されています。画像にカーソルを合わせると、ステッチングビアが強調表示されます。

異なるレイヤー上の銅をステッチングし、ルートパスに隣接するシールディングビアの壁を追加するには、ビアステッチングおよびビアシールディングコマンドを使用します（カーソルを合わせると変わります）。

ステッチングビアの追加

ビアステッチングはポストプロセスとして実行され、銅の空いている領域をステッチングビアで埋めます。ビアステッチングを可能にするためには、異なる層にある指定されたネットに接続された銅の重なり合う領域が必要です。サポートされる銅の領域には、フィル、ポリゴン、パワープレーンが含まれます。

特定のネットにステッチングビアを追加するには、メニューからTools » Via Stitching/Shielding » Add Stitching to Netコマンドを選択します。Add Stitching to Netダイアログが開き、Stitching ParametersとVia Styleが指定されます。選択されたネットを使用して、ステッチングアルゴリズムはそのネットに接続されたすべてのフィル、ポリゴン、パワープレーンを識別し、指定されたビアとステッチングパターンを使用してボードを通じて接続しようとします。

ビアステッチングアルゴリズムは、ポリゴン、フィル、プレーンを以下のように扱います：

1. 同じネット上にあるポリゴンとフィルは、異なるレイヤー上で重なっている部分でどこでもステッチされます。そのエリア内（別のレイヤー上）で重なっている他のネットのポリゴンやフィルがある場合、その領域ではステッチが適用されません。他のネットの重なっているプレーン領域は通過します。
2. ターゲットネットの重なっているプレーン領域は、他のネットに接続されたプレーン領域（別のレイヤー上）の存在に関係なく、常にステッチされます。同じ領域でポリゴンやフィルが重なっている場合は、上記のルール1が適用されます。

ステッチングパラメータの設定

ネットにステッチングを追加ダイアログ設定についての注意点：

• まず、ステッチングに使用するNetを選択してください。これは、Load values from Routing Via Style Ruleボタンをクリックするなど、他のオプションの動作に影響します。Netのドロップダウンは、ダイアログの下部中央にあります。
• グリッドは、隣接するステッチングビアの中心間の距離で、X方向とY方向に適用されます。適用可能な設計ルールに違反する場合、ステッチングビアは配置されません。潜在的なビアの位置が違反になる場合、その位置はスキップされます。
• Stagger alternate rowsオプションが有効な場合、交互の行のステッチングビアは、グリッド値の半分だけオフセットされます。
• Same Net Clearanceオプションは、ステッチングビアと、同じネット上のビアやパッド間のクリアランスを制御します。同一ネットオブジェクト間のクリアランスを制御する方法は2つあります。適用可能なクリアランス設計ルールが使用されるか、またはダイアログで指定されたDefault Via/Pad Clearanceが使用されます。適用可能なルールが存在する場合、これら2つの設定のうち、より厳しい設定が使用されます。Create new clearance ruleボタンを使用して、入力したDefault Via/Pad Clearanceの設定に基づいて、ルールダイアログに新しいクリアランス設計ルールを追加します。
• ステッチングVia Styleは手動で設定することも、Templateドロップダウンから選択することも、またはLoad values from Routing Via Style Ruleボタンをクリックすることで、適用可能なルーティングビアスタイル設計ルールからインポートすることもできます。このボタンをクリックすると、優先ルール設定が読み込まれます。

ビアステッチングをエリアに制限する

ビアステッチングは、ボード全体にわたって行うことも、ユーザー定義エリアに制限することもできます。ステッチングがユーザー定義エリア内にある場合、そのエリアのビアは、必要に応じて対話的に移動およびサイズ変更が可能です。

特定のエリアにステッチングビアを制限するには、Constrain Areaオプションを有効にします。

特定のエリアにビアステッチングを制約するには、上記のようにAdd Stitching to NetダイアログでConstrain Areaチェックボックスを有効にします。このオプションを有効にすると、ダイアログが閉じてカーソルが十字線に変わり、エリアを定義する準備ができます - ステータスバーに注目してください、Select the first point of the areaと表示されます。

ビアステッチングエリアを定義するプロセスは、ソリッドリージョンやポリゴンを定義するのと同じです。あなたは：

• 頂点（角）の一連を定義するにはクリックします。
• 配置モードから抜け出し、領域を自動的に閉じて完成させるには右クリックします。

配置中には、いくつかの異なるコーナーモードを利用できます：

• Shift+Spacebar を押してコーナーモードを切り替えます（直角コーナーモードが最も適していると感じるかもしれません）。
• Spacebar を押してコーナーの方向を切り替えます。
• クリックごとに1つまたは2つのエッジを配置するかどうかを切り替えるには、1 のショートカットを押します。

コーナーモードを切り替えるには、Shift+Spacebar を押し、コーナーの方向を切り替えるには Spacebar を押し、クリックごとに1辺か2辺を配置するかを切り替えるには 1 を押します。

エリアが定義されたら、Add Stitching to Net ダイアログに戻り、設定を構成する準備が整います。これが完了したら、OK をクリックします。Altium Designer はその後、エリアを分析し、潜在的なビアの配置場所を特定し、ビアを配置します。

ユーザー定義のビアステッチングエリアの変更

ビアステッチングの各ユニークなエリア内のビアのセットは、ユニオン（PCBエディタが単一のグループとして認識するオブジェクトのセット）にまとめられます。ユニオン全体を移動させることができ、エリアのサイズも変更できます。

エリアに制約されたビアステッチングを変更するには：

• ステッチングエリア内の任意のビアを囲むように選択ウィンドウをドラッグします。ステッチングエリアの境界が表示され、下のアニメーションに示されているようになります。
• ステッチングユニオンを移動するには - エリア内にカーソルを位置づけ、移動カーソルが表示されたらクリックして保持し、エリアを新しい位置に移動します。
• エッジを移動してステッチングユニオンのサイズを変更するには - エッジ上にカーソルを位置づけ、移動エッジカーソルが表示されたらクリックして保持し、エッジを新しい位置にスライドします。
• 頂点を移動してステッチングユニオンのサイズを変更するには - エッジ上にカーソルを位置づけ、移動頂点カーソルが表示されたらクリックして保持し、頂点を新しい位置にスライドします。
• マウスボタンを離した後、Re-generate via stitching?というプロンプトが表示されますので、Yesをクリックして新しい位置/形状でビアステッチングを更新します。

ステッチングエリアを選択するために選択ウィンドウをドラッグし、マウスを位置に合わせて移動またはサイズ変更して、正しいカーソルを取得します。

ネットにシールディングビアを追加する

ルーティングされたネットの周りにビアシールドを配置するには、メニューからTools » Via Stitching/Shielding » Add Shielding to Netコマンドを選択します。Add Shielding to Netダイアログが表示されるので、必要に応じてShielding ParametersとVia Styleを設定します。ビアは、適用可能な設計ルールに準拠するビアを配置できる場所であれば、選択したネットの両側に配置されます。

シールディングビアパラメータの設定

Add Shielding to Netダイアログについての注意事項、およびシールディングビアの使用方法について:

• まず、他のオプションの動作に影響を与えるNetを選択してください。例えば、Load values from Routing Via Style Ruleボタンをクリックするといったオプションです。
• ネット全体にシールドを施したくない場合は、必要なトラックセグメントを最初に選択し、Add Shielding to Netコマンドを実行した後、Selected Objectsオプションを有効にします。
• 差動ペアをシールドするには、ペア内の各ネットにシールドを追加します。
• Add shielding copperオプションを使用して、シールドビアを囲むポリゴンを追加し、Add clearance cutoutオプションを含めて、ビアをちょうど囲むようにポリゴンをクリップします。以下のシールド銅をステッチングに含めるのトピックを読んで、これらのオプションについて詳しく学びましょう。
• シールドのVia Styleは手動で設定することも、Templateドロップダウンから選択することも、Load values from Routing Via Style Ruleボタンをクリックして適用可能なルーティングビアスタイル設計ルールからインポートすることもできます。このボタンをクリックすると、優先ルール設定が読み込まれます。
• シールドビアのサイズと配置は正確な科学ではありませんが、経験的なテストに基づいて確立されたガイドラインがあります。
  • 下記のディスカッションフォーラムで指摘されているように、オンボードアンテナを搭載したPCBでは、「ビア間の距離は、最大で共振波長の1/4であるべきです。」
  • フォーラムのディスカッションでは、技術ノートも参照されており、「一般的な経験則として、ステッチビアはλ/10より遠くに配置せず、できればλ/20ごとに配置するべきです。」と述べられています。

ステッチングにシールディング銅を含める

ルーティングの各側にシールディングビアを追加するだけでなく、下の画像に示すようにシールディング銅も含めることができます。これを行うには、Add shielding copperオプションを有効にします。この銅はポリゴンとして作成されるため、適用されるクリアランスおよびポリゴン接続スタイルの設計ルールに従います。

Add shielding copperオプションは、シールディングビアを囲むポリゴンを追加します。シールドされたネットから離れた側のポリゴンのエッジは、ビアの端に触れます。シールドされたネットに隣接するポリゴンのエッジは、適用されるクリアランス設計ルールによってネットから後退させられます。もしAdd clearance cutoutオプションも有効にされている場合、ポリゴンはDistance設定によってシールドされたネットから後退させられます。これは、Add Shielding to Netダイアログで設定されます。下の画像にカーソルを合わせると、違いがわかります。

クリアランスカットアウトオプションが有効になっているネットの周りにシールドビアを配置します。画像にカーソルを合わせると、クリアランスカットアウトオプションが無効になります。

ステッチングまたはシールディングアレイの一部であるビアの特定

ステッチングまたはシールディングアレイ内の各ビアは、ネット名に文字列を追加することで特定されます。例えば、[VS1]のように、下の画像に示されています。

• VS - Via Stitching、数値はこのビアが同じ識別子を持つ他のビアと同じビアスティッチング連合に属していることを示します。
• VSH - Via SHielding、数値はこのビアが同じ識別子を持つ他のビアと同じビアシールディング連合に属していることを示します。

配列に属するビアには、[Via Shielding group 1]の場合は[VS1]、
[Via SHielding group 4]の場合は[VSH4]といった追加の文字列がネット名に付けられます。

ステッチングビアまたはシールディングビアの選択または編集

配列のステッチングビアやシールディングビアを扱うプロセスを簡素化するために、両方の種類は自動的に一つのグループにまとめられます。

PCBパネルを使用して選択する

配列を選択するには、PCBパネルをUnionsモードに切り替え、必要なVia StitchingまたはVia Shieldingのグループを選択します。その配列の一部である全てのビアが、パネル内のSelectチェックボックスが有効になっている場合に選択されます（下の画像に示されているように）。または、配列内の任意のビアをダブルクリックしてAdd Stitching to NetダイアログやAdd Shielding to Netダイアログを開き、配列を編集します。

ステッチングまたはシールディング配列内の全てのビアを選択するには、PCBパネルをユニオンモードで使用します。この画像では、4つのビアシールディングユニオンが選択されています。

インタラクティブに選択する

個々のステッチング/シールディングビアは選択して削除することができます。

 Popup Selection Dialogオプションが有効になっている場合（PreferencesダイアログのPCB Editor - Generalページ）、ユニオンに属する個々のビアをクリックすると、下の画像に示されているように、ユニオンを含むリストが表示されます。リストからユニオンが選択されると、選択色で表示されないものの、ユニオンが選択されます。ユニオンが選択されている場合、削除することができます。

ポップアップ選択ダイアログが有効になっていない場合、個々のビアをクリックしてユニオンを選択することはできません。エリアに制約されたステッチングユニオンは、ユニオン内の任意のビアの周りに選択ウィンドウをドラッグすることで選択できます。この操作は、このページのユーザー定義ビアステッチングエリアの修正セクションのアニメーションで示されています。

ステッチング/シールディングユニオンを編集した後のポリゴンの更新

ステッチングが完了したら、適用可能なポリゴン接続スタイルの設計ルールがリリーフ接続スタイルを指定している場合、ポリゴンを再注ぎする必要があります。これは、ツール » ポリゴン注ぎサブメニューのコマンドを使用して行うことができます。

さらなる読み物

1. PCB設計の全ての側面に関する情報については、プリント回路設計・製造マガジンのウェブサイトを参照してください。このサイトは、「ビアフェンス」の役割などの技術的なトピックについて優れたリソースです（検索結果の品質を向上させるために引用符を含めてください）。
2. Wikipediaの記事、ビアフェンス
3. 多層プリント回路基板上のビア結合に関する研究
4. PCB構造内のEM波の伝播の基本原理を紹介する論文 - 回路基板設計のベストプラクティス
5. チップアンテナのノイズ低減のためのビアフェンスに関する質問がされたディスカッションフォーラム
6. 最低コストでのEMCコンプライアンスのためのPCB設計技術: 第1部 M K Armstrong. Electronics & Communications Engineering Journal Vol 11 No 4. IEE, 1999年8月。

画像は表示されていません。