FPGA 論理デザイン用コンポーネント (プロセッサ未使用時)

Altium Designer では、一般的な FPGA マクロコンポーネント（FPGA 論理デザインに追加可能な論理ブロック）をご提供しています。これらのコンポーネントは、回路図シンボルや OpenBus システム コンポーネントで用意されています。FPGA 論理用コンポーネントは、基板回路図用のコンポーネントと類似しており、PCB のフットプリントではなく、プリシンセサイズ済みの EDIF モデルとリンクをしています。

プリシンセサイズされたコンポーネントは RTL やネットリストなどのコードではなく、オブジェクトコードで提供されています。システムには、様々なレベルのライブラリが用意されています。例えば、シンプルなゲートレベルのファンクションブロックから乗算器や PWM、さらにソフトプロセッサコアやペリフェラルといった高機能ブロックまで含まれています。

これらのコンポーネントは簡単にデザインに配置でき、適切なデバイスをターゲットにできます。Altium Designer は、デザイン作成時にシンボルと対応する特定の EDIF モデルを使用し、選択された FPGA デバイスの必要なリソースの管理などを自動的に行います。

結果としてベンダ依存であり、必要に応じて簡単に異なるベンダデバイスに変更することもできます。

コアのリソース使用率

参照