改善された差動ペアのクリアランスルール (AD10)

Altium Designer Release 10 では、PCB Editor で改善されたクリアランスルール チェックがあります。特に、差動ペアに関連するクリアランスの問題を扱う点に着目しました。 　

以前は、n 差動ペアを含むボードは同じ差動ペアの異なるネットのオブジェクト間や、異なる差動ペアの異なるネットのオブジェクト間のクリアランスを得るために n+1 クリアランスルールの設定に時間がかかりました。　

クリアランスルールチェックは、同じ差動ペアに属するプリミティブをチェックしません。差動ペアに関して、クリアランスルールは異なる差動ペアのプリミティブ間のクリアランスを指定するために使用するだけです。これを 相互の差動ペア クリアランスチェック とみなします。

同じ差動ペア内で異なるネットのプリミティブ間のクリアランス制約を設定するには、Differential Pairs Routing ルールの Min Gap 制約を使用します。必要に応じて、レイヤごとにこの値を設定してください。もし、このクリアランスが違反になる場合、違反箇所は Differential Pairs Routing ルールに関連したカスタム違反表示（もし、有効な場合）で示されます。これを 内部の差動ペア クリアランスチェック とみなします。