ビアスティッチング
Language
ビアスティッチングは、低インピーダンスで異なるレイヤにある広い銅箔領域同士を効果的に接続するために使用する手法です。RF デザインのスティッチングでは、ビアの壁を作成するためにガードリングと組み合わせて使用します（電磁気を考慮した PCB を作成できます）。また、ビアスティッチングは、孤立するかもしれない銅箔領域を接続するために使用できます。
スティッチングビアをネットへ追加
ビアスティッチングは、ポストプロセスとして実行します（銅箔領域を定義した後にビアを配置します）。ビアスティッチングにするには、指定したネットに接触する箇所が、異なるレイヤで重なった銅箔領域である必要があります。サポートする銅箔領域は、フィル、ポリゴン、パワープレーンです。
特定のネットへスティッチングビアを追加するには、メニューから Tools » Via Stitching » Auto Stitch Net コマンドを選択します。Add Stitching to Net ダイアログが表示されます。そこで、Stitching Parameters と Via Style を指定します。スティッチング アルゴリズムは、選択したネットを使用してそのネットに接続されたフィル、ポリゴン、パワープレーンを識別します。そして、指定したビアとスティッチングパターンを使用してそれらを接続します。
ビアスティッチング アルゴリズムは、以下の方法でポリゴン、フィル、プレーンを扱います:
- 同じネット上にあるポリゴンやフィルは、異なるレイヤで重なる個所があれば接続されます。その領域内（他のレイヤ上）で重なっている他のネットのポリゴン、またはフィルがある場合、スティッチングはその領域で適用されません。他のネットの重なっているプレーン領域は接続されません。
- 他のネットに接続されたプレーン領域（他のレイヤ上）の有無に関係無く、目的のネットが重なっているプレーン領域は常に接続されます。同じ領域で重なっているポリゴン、またはフィルがある場合、上記のルール 1 が適用されます。
スティッチング パラメータ
スティッチング パラメータでは、スティッチングビアの配置パターンや、他のネットや同じネットのオブジェクトからのクリアランスをコントロールできます。
- Net - 最初にスティッチングを使用するために Net を選択します（Load values from Routing Via Style Rule ボタンをクリックするような他のオプションに反映されます）。
- Grid - スティッチングビアの中心間の距離を調整します。Stitching vias will not be placed in violation of applicable design rules, if a potential via site would result in a violation that site is skipped.
- Stagger alternate rows - スティッチングビアの交互の列を、Grid 値の半分でオフセットします。
同じネットのオブジェクトや端からのクリアランス
同じネットのビアやパッドに対して、スティッチングビアのクリアランスをコントロールするために 2 つの方法があります。Clearance デザインルールを使用、またはこのダイアログにある Default Via/Pad Clearance を使用します。ルールが設定されている場合、これらの 2 つのより条件がきつい方の設定が使用されます。これらのオプションは、以下のように動作します:
- Default Via/Pad Clearance - 十分なクリアランスがある場合、スティッチングビアはスティッチング領域に配置されます。スティッチング領域はスティッチンググリッドで決められるため、この設定より広いクリアランスになる場合があります。
- Create New Clearance Rule - このボタンをクリックすると、スティッチングビア 対 他のビア/パッドのデザインルールが作成されます。このルール設定は、スティッチング領域を有効にするために使用します。そのボタンをクリックすると PCB Rules and Constraints Editor が表示され、Constraints を設定できます。ルールの名称が作成され、Add Stitching to Net ダイアログで選択したネットをターゲットにする範囲が設定されることに注意してください。
- Edit Clearance Rule - これは、デザインルールが既に存在する場合に表示されるボタンです。Constraint 設定を変更するにはクリックします。
- Min Boundary Clearance - 十分なクリアランスがポリゴン/フィル/プレーン領域の端にある場合、スティッチングビアはスティッチング領域に配置されます。
他のネットのオブジェクトからのクリアランス
スティッチングビアから他のネットのオブジェクトへのクリアランスは、clearance デザインルールでコントロールします。デザインルールに違反する場合、スティッチングビアはスティッチング領域に配置されません。
Via Style
スティッチング Via Style は Add Stitching to Net ダイアログで手動で設定、または、Load values from Routing Via Style Rule ボタンをクリックして Routing Via Style デザインルールからインポートできます。このボタンをクリックすると、Preferred ルール設定がロードされます。
注意
- Polygon Connect Style デザインルールで relief 接続形状を指定している場合、スティッチングが完了したらポリゴンを再構築する必要があります。
- スティッチングビアは union に追加されます。その設定は、Tools » Via Stitching » Remove Via Stitching Group コマンドを実行してからそのグループ内のビアをクリックして削除できます。