CircuitMaker에서 설계 규칙 검사(DRC)를 통해 설계 무결성 보장하기

Run DRC 버튼과 명령은 다음 기능을 수행합니다:

• 설계 규칙 검사를 실행하고 설계 규칙 검증 보고서(Design Rule Verification Report)를 생성합니다. 
• Design Rule Checker 대화상자를 엽니다.
• PCB의 오류 마커를 초기화합니다.

이 명령은 PCB 편집기에서 Home | Design Rules | Run DRC을(를) 선택하여 접근할 수 있습니다.

 을(를) 클릭하면 배치 검사에 대해 활성화된 규칙과 이 검사 유형에 대해 정의된 추가 옵션에 따라 설계 규칙 검사를 실행한 다음, 설계 규칙 검증 보고서를 엽니다. 설계 규칙 검사는 설계의 논리적/물리적 무결성을 모두 점검하는 강력한 자동화 기능입니다. 아래에 예시 보고서가 표시됩니다.

Design Rule Checker Dialog

Design Rule Checker 대화상자는 Home | Design Rules | Run DRC » Design Rule Check을(를) 선택하여 열 수 있습니다.

이 대화상자에서는 보드에 대한 설계 규칙 검사를 구성할 수 있습니다. 검사는 활성화된 설계 규칙 중 일부 또는 전체에 대해 수행되며, 설계 중 온라인(실시간)으로 수행하거나 배치 프로세스(선택적으로 보고서 포함)로 수행할 수 있습니다. 이 기능은 모든 배선 완료 보드에서 사용하여 최소 클리어런스 규칙이 유지되었는지, 그리고 다른 설계 위반이 없는지 확인해야 합니다. 특히 최종 아트워크를 생성하기 전에 항상 배치 모드 설계 규칙 검사를 수행할 것을 권장합니다.

이 대화상자의 기능은 두 영역으로 나뉩니다:

• 배치 DRC와 관련된 옵션 구성.
• 검사할 규칙과 해당 규칙을 온라인 및/또는 배치 DRC의 일부로 검사할지 여부 구성.

이 영역들은 왼쪽 창의 폴더 형태 항목으로 반영되며, 이를 통해 접근합니다.

• Run Design Rule Check - 배치 검사에 대해 활성화된 규칙과 이 검사 유형에 대해 정의된 추가 옵션에 따라 배치 DRC를 수행하려면 클릭합니다.

  검사가 완료되면 모든 위반 사항이 Messages 패널에 표시됩니다.

Report Options

Report Options 폴더를 클릭하면 배치 DRC 실행 시 사용할 수 있는 추가 옵션이 대화상자 오른쪽에 로드됩니다.

DRC Report Options

• Create Report File - 활성화하면 보드에 대해 배치 DRC를 실행한 후 보고서가 생성됩니다.

  보고서는 HTML 형식이며 이름은 Design Rule Check - PCBDocumentName.html로 지정됩니다. 배치 DRC 프로세스가 완료되면 자동으로 활성 문서로 열립니다.

• Create Violations - 활성화하면 정의된 위반 표시 설정에 따라 설계 공간에서 위반 사항이 강조 표시됩니다. 이 옵션은 또한 PCB Rules And Violations 패널의 Violations 영역에 위반 사항이 목록으로 표시되기 위해 필요합니다.

  DRC 위반 표시 방식(사용자 정의 위반 그래픽 및/또는 정의된 위반 오버레이 사용)은 System Preferences의 PCB Editor - DRC Violations Display 페이지에서 구성합니다.

• Sub-Net Details - Un-Routed Net 규칙이 정의되어 있다면, 이 옵션을 활성화하여 DRC 보고서에 서브넷(sub-net) 세부 정보를 포함합니다.

  Un-Routed Net 규칙은 모든 연결이 배선된 경우에만 검사하도록 활성화해야 합니다. 연결선은 사실상 “개방 회로(open circuit)”이기 때문입니다.
• Verify Shorting Copper - 설계에 사용된 Net Tie 컴포넌트의 쇼트(단락) 구리 무결성을 검증하려면 활성화합니다. 이 검사는 컴포넌트 내에서 연결되지 않은 구리(패드가 다른 패드(들)와 올바르게 쇼트되지 않음을 시사)를 찾습니다.

• Report Drilled SMT Pads - DRC 보고서에 잘못 드릴링된 SMT(Surface Mount Technology) 패드를 포함하려면 활성화합니다.

  SMT 패드는 예를 들어 짧은 핀, 평평한 접점, 볼 매트릭스(BGA)의 볼 중 하나, 컴포넌트 바디의 단자(수동소자), 또는 갈매기날개(gull-wing) 형태(QFP)의 짧은 리드일 수 있습니다.
  이 옵션은 레거시 버전의 소프트웨어에서 가능했던, 홀(구멍)이 정의된 SMT 패드를 감지하기 위한 것입니다.
• Report Multilayer Pads with 0 size Hole - 설계에서 발견된 유효하지 않은 멀티레이어 패드를 포함하려면 활성화합니다. 유효하지 않은 멀티레이어 패드는 홀 크기가 0인 패드로, 그렇지 않으면 SMT 패드가 됩니다.
• Stop when n violations found - 배치 DRC 프로세스를 중지하기 전에 감지할 수 있는 최대 위반 수를 결정하는 데 사용합니다(기본값 = 500). 보고되는 위반 수를 제한하는 것은 검사 프로세스를 관리 가능하게 유지하는 핵심 전략입니다.

• Report Broken Planes - 배치 규칙 검사 프로세스가 끊어진 플레인(broken planes)을 찾고 보고하도록 하려면 활성화합니다. 끊어진 플레인은 어떤 플레인 영역이 넷과의 연결성을 갖고 있음에도 플레인의 나머지 부분과 전기적으로 분리될 때 발생합니다. 예를 들어, 분할 플레인(split plane) 위에 커넥터가 배치되었지만 플레인에 연결되지 않은 경우가 이에 해당할 수 있습니다. 핀 주변의 보이드(void)가 서로 이어져 플레인 구리를 완전히 가로질러 절단하면서, 결과적으로 플레인이 두 부분으로 나뉘어 끊어집니다.

  끊어진 플레인을 검사하려면 Un-Routed Net 규칙(Electrical 카테고리)이 배치 DRC에 대해 활성화되어 있어야 합니다.

• Report Dead Copper larger than - 배치 규칙 검사 프로세스가 지정된 면적보다 큰 데드 구리 영역(dead copper regions)을 찾고 보고하도록 하려면 활성화합니다. 데드 구리는 넷과의 연결성이 없고, 원래의 상위 플레인(parent plane)으로부터 전기적으로도 분리된 구리 구간을 의미합니다. 예를 들어, (플레인에 연결되지 않은) 커넥터의 핀 간격이 촘촘하여 핀 주변 보이드가 서로 이어지면서 플레인 구리의 일부 영역이 플레인의 나머지 부분으로부터 고립되는 경우가 이에 해당할 수 있습니다. 연관된 필드를 사용하여 허용 가능한 데드 구리의 최소 면적 값을 지정하며, 이를 초과하면 규칙 위반으로 간주됩니다(기본값 = 100 sq. mils).

  데드 구리를 검사하려면 Un-Routed Net 규칙(Electrical 카테고리)이 배치 DRC에 대해 활성화되어 있어야 합니다.
• Report Starved Thermals with less than n% available copper - 배치 규칙 검사 프로세스가 지정된 백분율보다 큰 스타브드(부족한) 써멀 연결(starved thermal connections)을 찾고 보고하도록 하려면 활성화합니다. 써멀(thermal)은 열전도도를 줄이기 위해 주변에 써멀 릴리프(thermal relief) ‘컷아웃’을 둔 플레인 연결입니다. 써멀은 플레인에 연결하는 구리 스포크(spoke)의 표면적이 보이드 영역에 의해 줄어들면 ‘스타브드’ 상태가 될 수 있습니다. 이 옵션은 스포크뿐 아니라 써멀 자체의 표면적도(써멀 영역을 침범하는 보이드 영역에 대해) 검사합니다. 연관된 필드를 사용하여 남아 있어야 하는 연결 구리의 최소 허용 백분율 값을 지정하며, 이 값 미만이면 규칙 위반으로 간주됩니다(기본값 = 50%).

Rules To Check

Rules To Check 폴더를 클릭하면 대화상자 오른쪽에 검사 가능한 모든 규칙 유형 목록이 로드됩니다. 또는 폴더 아래의 특정 카테고리를 클릭하여 해당 카테고리와 연관된 설계 규칙 유형만 나열할 수도 있습니다. 필요에 따라 각 규칙 유형을 온라인 및/또는 배치 검사에 대해 활성화하십시오.

Notes

• 생성된 설계 규칙 검증 보고서는 배치 검사 과정에서 테스트된 각 규칙을 나열합니다. 발견된 각 위반은 레이어, 넷 이름, 컴포넌트 디자인레이터, 패드 번호 등 참조 정보의 전체 세부사항과 객체 위치와 함께 나열됩니다. 위반 객체 항목을 클릭하면 설계 공간에서 해당 객체로 직접 크로스 프로브할 수 있습니다.
• 설계 공간에서 규칙 위반을 표시할 때 더 큰 유연성을 제공하기 위해, 두 가지 위반 표시 유형(위반 세부정보(사용자 정의 위반 그래픽) 및 위반 오버레이)은 각각 별도의 시스템 색상을 갖습니다. 이를 통해 서로 다른, 구분되는 색상으로 두 유형을 차별화할 수 있습니다. 색상 할당은 View Configuration 패널에서 수행합니다.
  • Violation Details – Violation Markers 시스템 색상에 할당된 색상을 사용합니다.
  • Violation Overlay – DRC Error Markers 시스템 색상에 할당된 색상을 사용합니다.
• 배치 DRC를 실행한 후 Messages 패널에서 위반 메시지를 더블클릭하면, 설계 공간에서 해당 위반을 유발하는 객체(들)로 크로스 프로브할 수 있습니다.
• 온라인 또는 배치 DRC를 실행할 때, 모든 규칙 위반은 PCB Rules And Violations 패널의 Violations 영역에 나열됩니다.
• 특정 설계 객체와 연관된 위반은 PCB 설계 공간에서 직접 조사할 수 있습니다. 커서를 위반 객체 위에 놓고 우클릭한 다음 Violations 하위 메뉴에서 명령을 선택하십시오. 객체가 관련된 개별 위반을 조사하도록 선택하거나, Show All Violations 명령을 사용하여 관련된 모든 위반을 보도록 선택할 수 있습니다. 각 경우에 Violation Details 대화상자가 열리며, 상세한 위반 정보와 위반 객체(들)를 강조 표시하고 해당 위치로 이동하기 위한 제어를 제공합니다.

Reset Error Markers

오류 마커를 제거하려면 Home | Design Rules | Design Rule Check » Reset Error Markers 을(를) 선택하십시오. 이는 오류 마커만 제거하며, 근본적인 설계 규칙 위반은 여전히 분석하고 해결해야 합니다.