Project | Content | Project Options 명령은 Project Options 대화상자를 열며, 이 대화상자에서는 프로젝트의 온라인 가용성 제어, 보고 수준 정의, 연결 설정, 찾을 차이점 유형 정의, 파라미터 추가 등 다양한 옵션을 설정할 수 있습니다. 이 명령은 회로도 및 PCB 편집기에서 접근할 수 있습니다.

회로도 편집기

PCB 편집기
또한 Projects panel에서 프로젝트 항목을 마우스 오른쪽 버튼으로 클릭한 다음, 컨텍스트 메뉴에서 Project Options 를 클릭하여 이 대화상자에 접근할 수도 있습니다.

Set To Installation Defaults 를 사용하면 모든 옵션을 설치 기본값으로 설정할 수 있습니다.
접근 방법과 각 탭에서 사용할 수 있는 옵션에 대한 정보는 아래 드롭다운을 참조하십시오.
Error Reporting Tab

Project Options 대화상자의 이 탭에서는 프로젝트를 검증할 때 소스 회로도 문서에 존재할 수 있는 각종 전기적/드래프팅 위반 항목에 대해 보고 수준을 정의할 수 있습니다. 프로젝트가 검증되면, 이 위반 설정은 Connection Matrix tab 의 설정과 함께 사용되어 소스 문서의 위반 여부를 테스트합니다.
프로젝트 검증은 활성 프로젝트에 대해 제공되는 Validate 명령을 사용하여 수행하며, Project | Validation | Validate 를 선택하거나 Projects panel에서 프로젝트를 마우스 오른쪽 버튼으로 클릭한 메뉴에서 실행할 수 있습니다.
Violations List
이 목록에는 프로젝트의 소스 문서에서 발생할 수 있는 모든 전기적/드래프팅 위반 항목이 표시됩니다. 위반 항목은 다음 범주로 묶입니다:
각 위반 유형은 다음 필드로 표시됩니다:
- Violation Type Description - 위반 유형에 대한 간단한 설명.
- Report Mode - 이 필드를 사용하여 해당 검사 위반 시 적용할 심각도(Severity) 수준을 지정합니다. 드롭다운에서 다음 보고 수준 중에서 선택합니다:
Right-click Menu
마우스 오른쪽 버튼 메뉴에서 다음 명령을 사용할 수 있습니다:
- All Off - 모든 위반 유형의 Report Mode을(를) No Report(으)로 설정.
- All Warning - 모든 위반 유형의 Report Mode을(를) Warning(으)로 설정.
- All Error - 모든 위반 유형의 Report Mode을(를) Error(으)로 설정.
- All Fatal - 모든 위반 유형의 Report Mode을(를) Fatal Error(으)로 설정.
- Selected Off - 선택한 모든 위반 유형의 Report Mode을(를) No Report(으)로 설정.
- Selected To Warning - 선택한 모든 위반 유형의 Report Mode을(를) Warning(으)로 설정.
- Selected To Error - 선택한 모든 위반 유형의 Report Mode을(를) Error(으)로 설정.
- Selected To Fatal - 선택한 모든 위반 유형의 Report Mode을(를) Fatal Error(으)로 설정.
- Default - 모든 위반 유형의 Report Mode을(를) 기본 설정으로 되돌림.
표준 다중 선택 방식(Ctrl+Click, Shift+Click)을 사용하여 여러 위반 유형을 선택할 수 있습니다.
Additional Option
Report Suppressed Violations in Messages Panel 를 활성화하면, 이 탭에서 억제(suppress)된 위반이라도 Messages panel 에 위반 사항을 표시합니다.
Notes
Connection Matrix Tab

Project Options 대화상자의 이 탭은 컴포넌트 핀과 포트/시트 엔트리 같은 넷 식별자 간의 연결 규칙을 설정할 수 있는 메커니즘으로서 매트릭스를 제공합니다. 또한 경고 또는 오류로 보고할 논리적/전기적 조건을 정의합니다. 예를 들어 출력 핀이 다른 출력 핀에 연결되는 경우는 일반적으로 오류 조건으로 간주되지만, 서로 연결된 두 개의 패시브 핀은 그렇지 않습니다.
프로젝트 검증은 활성 프로젝트에 대해 제공되는 Validate 명령을 사용하여 수행하며, Project | Validation | Validate 를 선택하거나 Projects panel에서 프로젝트를 마우스 오른쪽 버튼으로 클릭한 메뉴에서 실행할 수 있습니다.
이 매트릭스는 핀, 포트, 시트 엔트리 조합 간에 가능한 모든 배선 연결 검사와, 미연결 엔티티에 대한 테스트를 제공합니다. 매트릭스는 가로/세로 방향으로 읽으며, 행-열 교차점의 매트릭스 요소 색상은 해당 조건을 테스트할 때 Compiler가 어떻게 응답할지를 지정합니다.
매트릭스에서 위반 검사에 대한 보고 모드를 변경하려면, 두 엔티티의 행과 열이 교차하는 지점의 색상 사각형을 클릭하십시오. 클릭할 때마다 모드가 다음 보고 수준으로 이동합니다.
사각형 위에 마우스를 올리면, 매트릭스 아래에 연결 위반 내용과 적용 중인 보고 모드를 설명하는 텍스트가 표시됩니다.
Right-click Menu
마우스 오른쪽 버튼 컨텍스트 메뉴에서 다음 명령을 사용할 수 있습니다:
- All Off - 매트릭스의 모든 항목을 No Report(으)로 설정.
- All Warning - 매트릭스의 모든 항목을 Warning(으)로 설정.
- All Error - 매트릭스의 모든 항목을 Error(으)로 설정.
- All Fatal - 매트릭스의 모든 항목을 Fatal Error(으)로 설정.
- Default - 매트릭스의 모든 항목을 기본 설정으로 되돌림.
Notes
- Error Reporting tab을 사용하여 추가 전기적/드래프팅 위반과 관련된 보고 수준을 지정하십시오.
- 설계 중에는 전기적 위반으로 표시될 것을 알고 있지만 표시되길 원치 않는 지점이 있을 수 있습니다. 이를 억제하려면 해당 지점마다 No ERC 회로도 설계 지시(Directive) 객체를 배치하십시오.
Comparator Tab

Comparator 탭은 Project Options 대화상자에서 문서를 비교할 때 어떤 차이점 유형을 찾고 어떤 유형을 무시할지 정의할 수 있게 해줍니다. 가능한 각 비교 항목에 대해, Mode 열의 해당 드롭다운을 사용하여 차이점을 찾을지 또는 무시할지를 선택할 수 있습니다. 필요에 따라 컴포넌트, 넷, 파라미터, 물리 객체의 차이점을 찾도록 설정할 수 있습니다.
Comparison Type Description/Mode
Additional Control
Ignore Rules Defined in PCB Only 옵션은 설계 프로젝트 내에서 PCB에만 정의된 규칙을 무시하는 데 사용됩니다. 예를 들어 엔지니어링 오더 변경(ECO)을 수행할 때 회로도에서 PCB로 변경 사항을 적용할 수 있는데, 이 옵션이 활성화되어 있으면 PCB에만 있는 규칙은 무시됩니다. 동일 프로젝트의 회로도 시트에 대응하는 규칙이 없다면, comparator는 새 규칙을 추가하려고 시도하지 않습니다.

Project Options 대화상자의 이 탭에서는 프로젝트에서 생성되는 출력물의 출력 경로와 관련 옵션을 지정할 수 있습니다. 또한 다양한 넷리스트 옵션과 Net Identifier Scope도 지정할 수 있습니다.
- Output Path - 현재 설계 프로젝트(*.PrjPcb)에서 출력 파일을 생성하기 위한 기본 출력 경로.
- ECO Log Path - ECO 로그 파일의 기본 출력 경로.
Output Options
- Open outputs after compile - 설계 프로젝트를 컴파일한 후 생성된 파일을 열도록 활성화합니다.
- Timestamp folder - 생성된 출력물에 대해 타임스탬프 폴더를 만들도록 활성화합니다. 폴더 이름 형식은 <FolderName> Date Time이며, <FolderName>은(는) Output Path 필드에서 지정하고, Date 및 Time 는 시스템 설정과 동일한 형식을 사용합니다.
- Archive project document - 프로젝트 문서를 아카이브하도록 활성화합니다.
- Use separate folder for each output type - 설계 프로젝트에서 생성되는 각 출력 유형별로 별도의 폴더를 만들도록 활성화합니다. 타임스탬프 폴더 생성을 선택한 경우, 해당 폴더 아래에 별도 폴더가 생성됩니다.
Netlist Options
- Allow Ports to Name Nets - 기본적으로 시스템이 생성한 넷 이름을 사용하는 대신, 배선된 포트의 Name 속성을 사용하여 넷 이름을 지정하도록 활성화합니다.
- Allow Sheet Entries to Name Nets - 기본적으로 시스템이 생성한 넷 이름을 사용하는 대신, 시트 엔트리 이름을 사용하여 넷 이름을 지정하도록 활성화합니다.
- Allow Single Pin Nets - 단일 핀만 포함하는 넷의 존재를 허용하도록 활성화합니다.
-
Append Sheet Numbers to Local Net - 회로도 문서의 Sheet Number 파라미터(문서 수준 파라미터) 값을 해당 시트에 로컬인 넷에 덧붙이도록 활성화합니다. 로컬 넷은 시트를 벗어나지 않는 넷입니다. 시트를 벗어나는 넷(따라서 로컬이 아님)에는 이 옵션이 적용되지 않습니다.
Net Identifier Scope 옵션이 Global(으)로 설정되어 있으면, 동일한 넷 라벨을 가진 모든 넷이 모든 시트에서 서로 연결됩니다. 이러한 넷은 로컬이 아니므로 Append Sheet Numbers to Local Net 옵션은 적용되지 않습니다.
Append Sheet Numbers to Local Nets 옵션은 각 회로도 시트에 고유한 SheetNumber가 할당되어 있을 때에만 동작합니다. SheetNumber 파라미터는 각 회로도 시트에 대해 Document Options 모드에서 Inspector 패널의 Parameters 탭에서 할당합니다.
- Higher Level Names Take Priority - 계층 구조에서 상위 시트에 사용된 넷 라벨이 하위 시트의 넷 이름을 지정하도록 하려면 활성화합니다.
- Power Port Names Take Priority - 소프트웨어는 전원 포트를 일반 포트에 배선하여 글로벌 전원 넷을 로컬화할 수 있습니다. 이렇게 하면 해당 시트에서 그 전원 포트에 연결된 모든 핀이 별도의 넷에 속하게 됩니다. 이 옵션을 활성화하면 전원 포트에 할당된 넷 이름을 사용하여 넷 이름이 강제로 지정됩니다.
Higher Level Names Take Priority 만 활성화된 경우, 이름 지정 우선순위는 다음과 같습니다: Net labels, power ports, ports, pins. 하지만 Power Port Names Take Priority 옵션도 함께 활성화되어 있으면, 이름 지정 우선순위는 다음과 같습니다: Power ports, net labels, ports, pins.
Net Identifier Scope
다중 시트 설계는 전기적(또는 연결) 수준에서 Net Identifier로 정의됩니다. Net Identifier(넷 라벨, 포트, 시트 엔트리, 전원 포트, 숨김 핀)는 동일한 넷 내의 지점들 사이에 논리적 연결을 생성합니다. 이는 한 시트 내부일 수도 있고 여러 시트에 걸칠 수도 있습니다. 물리적 연결은 한 객체가 와이어로 다른 전기 객체에 직접 연결될 때 존재합니다. 논리적 연결은 동일한 유형의 두 Net Identifier(예: 두 개의 넷 라벨)가 동일한 Net 속성을 가질 때 생성됩니다.
설계의 연결성 모델을 생성할 때, Net Identifier들이 서로 어떻게 연결되도록 할지 정의해야 하는데, 이를 Net Identifier Scope 설정이라고 합니다. 다중 시트 설계에서 시트를 연결하는 방식은 본질적으로 두 가지입니다. 하나는 수평으로, 한 시트에서 다른 시트로, 또 다른 시트로 직접 연결하는 방식이고, 다른 하나는 수직으로, 하위 시트에서 상위 시트에 있는 이를 나타내는 시트 심볼로 연결하는 방식입니다. 수평 연결성에서는 포트-포트(넷 라벨-넷 라벨도 가능)로 연결됩니다. 수직 연결성에서는 시트 엔트리-포트로 연결됩니다.
Net Identifier의 스코프는 설계 프로세스 시작 시점에 결정해야 합니다.
드롭다운에서 다음 스코프 중 하나를 선택합니다:
-
Automatic (Based on project contents) - 이 모드는 다음 기준에 따라 사용할 Net Identifier 모드를 자동으로 선택합니다. 최상위 시트에 시트 엔트리가 있으면 Hierarchical 를 사용하고, 시트 엔트리는 없지만 포트가 있으면 Flat 를 사용하며, 시트 엔트리도 포트도 없으면 Global 를 사용합니다.
Automatic 모드는 필요 시 표준 Hierarchical 모드를 기본으로 사용하며, 전원 포트는 글로벌로 연결됩니다. Strict Hierarchical를 사용하려면 Net Identifier Scope를 수동으로 그에 맞게 설정하십시오. 숨김 핀은 항상 글로벌로 간주됩니다.
- Flat (Only ports global) - 포트가 설계 전체의 모든 시트에 걸쳐 글로벌로 연결됩니다. 이 옵션에서는 넷 라벨이 각 시트에 로컬이며, 즉 시트 간에 연결되지 않습니다. 동일한 이름의 모든 포트는 모든 시트에서 연결됩니다. 이 옵션은 플랫(계층 없는) 다중 시트 설계에 사용할 수 있습니다. 다만 대형 설계에서는 시트들을 통해 넷을 추적하기가 어려울 수 있으므로 권장되지 않습니다.
- Hierarchical (Sheet entry <-> port connections, power ports global) - 포트와 일치하는 시트 엔트리 사이를 수직으로 연결합니다. 이 옵션은 시트 심볼 엔트리와 일치하는 하위 시트 포트를 통해서만 시트 간 연결을 만듭니다. 시트의 포트를 사용해 넷 또는 버스를 상위 시트의 해당 시트 심볼에 있는 시트 엔트리로 올립니다. 일치하는 시트 엔트리가 없는 포트는, 다른 시트에 같은 이름의 포트가 존재하더라도 연결되지 않습니다. 넷 라벨은 각 시트에 로컬이며, 즉 시트 간에 연결되지 않습니다. 하지만 전원 포트는 글로벌입니다. 즉 동일한 이름의 모든 전원 포트는 전체 설계 전반에 걸쳐 연결됩니다. 이 옵션은 어떤 깊이/계층의 설계에도 사용할 수 있으며, 인쇄된 회로도에서 설계 전체를 통해 넷을 추적할 수 있게 해줍니다.
- Strict Hierarchical (Sheet entry <-> port connections, power ports local) - 이 연결성 모드는 Hierarchical 모드와 동일하게 동작하지만, 전원 포트를 각 시트에 로컬로 유지한다는 차이가 있습니다. 즉 동일한 이름의 전원 포트라도 시트 간에 연결되지 않습니다.
- Global (Netlabels and ports global) - 포트와 넷 라벨이 설계 전체의 모든 시트에 걸쳐 연결됩니다. 이 옵션에서는 동일한 넷 라벨을 가진 모든 넷이 모든 시트에서 서로 연결됩니다. 또한 동일한 이름의 모든 포트도 모든 시트에서 연결됩니다. 포트에 연결된 넷에 넷 라벨도 존재하면, 그 넷 이름은 넷 라벨의 이름이 됩니다. 이 옵션도 플랫 다중 시트 설계에 사용할 수 있지만, 회로도에서 넷 이름을 시각적으로 찾는 것이 항상 쉽지 않기 때문에 한 시트에서 다른 시트로 추적하기가 어렵습니다.
설계에서 시트 엔트리가 있는 시트 심볼을 사용한다면, Net Identifier Scope는 Hierarchical 또는 Strict Hierarchical(으)로 설정해야 합니다. 이 두 모드 중 어느 것을 사용하든 최상위 시트는 배선되어 있어야 합니다. 시트 엔트리가 있는 시트 심볼을 사용하지 않는다면, 포트 및/또는 넷 라벨을 통해 연결성을 설정할 수 있으므로, 다른 두 Net Identifier 스코프(Flat 또는 Global) 중 하나를 상황에 맞게 사용해야 합니다.
넷 라벨은 동일한 이름의 포트와 연결되지 않는다는 점을 기억하십시오.
Allow Pin-Swapping Using These Methods
PCB 편집기에서 핀, 차동 페어, 파트 스왑은 컴포넌트 패드의 넷과 그에 대응하는 구리를 서로 교환하는 방식으로 수행됩니다. 변경 사항을 회로도에 병합할 때, 핀 스왑은 다음 두 가지 방식으로 처리될 수 있습니다:
- Adding / Removing Net-Labels - 컴포넌트 심볼에서 핀 스왑을 허용하려면 활성화합니다. 회로도에서 넷 라벨을 교환하여 스왑을 수행하는 것은 연결성이 넷 라벨을 통해 설정된 경우에만 가능하며, 즉 핀들이 물리적으로 하드와이어로 묶여 있지 않아야 합니다.
-
Changing Schematic Pins - 컴포넌트 핀에 연결된 와이어의 넷 라벨 스왑을 허용하려면 활성화합니다. 넷이 컴포넌트에 물리적으로 하드와이어로 연결된 경우에는 ‘Swapping Pins’만 사용 가능한 옵션이 됩니다. 이 방법은 단순한 컴포넌트(예: 저항 어레이)나, 회로도 설계 구조상 다른 대안이 없는 경우에 사용할 수 있습니다.
핀 스왑은 회로도에서 항상 동작하지만, 그 결과 컴포넌트 심볼 인스턴스가 라이브러리에 정의된 것과 더 이상 동일하지 않을 수 있습니다. 이런 경우 스왑 정보를 파괴하지 않고는 라이브러리에서 심볼을 업데이트할 수 없게 됩니다. 또한 이 설계에서 동일한 컴포넌트의 다른 인스턴스들이 서로 다른 핀 배열을 갖게 되므로, 회로도를 읽는 사람에게 혼란의 원인이 될 수 있습니다.
Multi-Channel Tab

Project Options 대화상자의 이 탭에서는 멀티 채널 설계에서 사용할 채널 이름 지정 방식과 컴포넌트 설계자(Designator) 형식을 정의할 수 있습니다. 멀티 채널 설계란 프로젝트에서 동일한 하위 시트를 여러 번 참조할 수 있는 기능입니다. 이는 동일한 하위 시트를 참조하는 여러 시트 심볼을 배치하거나, 시트 심볼의 설계자에 Repeat 키워드를 포함하여 여러 번 인스턴스화하는 방식으로 수행할 수 있습니다.
CircuitMaker는 진정한 멀티 채널 설계를 제공하며, 이는 프로젝트에서 단일 시트를 반복 참조할 수 있음을 의미합니다. 필요한 변경은 한 곳에서 적용할 수 있고, 프로젝트를 다시 컴파일하면 그 변경이 각 인스턴스에 전파됩니다.
회로도 상의 단일 논리 컴포넌트에서 PCB 상의 여러 물리 인스턴스로의 매핑은, 이 탭에서 정의한 멀티 채널 설계자 스킴에 의해 제어됩니다.
Channel Naming
계층적 채널 이름은 관련 채널 경로 계층에서 채널화된 모든 시트 심볼 설계자(ChannelPrefix + ChannelIndex)를 연결(Concatenate)하여 형성됩니다.
- Channel Naming Style - 이 필드를 사용하여 채널 이름 지정에 사용할 스타일을 지정합니다. 목록에서 스타일을 선택하면, 아래 이미지가 업데이트되어 설계에 나타날 명명 규칙을 반영합니다. 설계를 컴파일하면, 각 뱅크와 각 하위 레벨 채널을 포함하여 설계의 각 시트에 대해 채널이 생성됩니다. 사용 가능한 스타일은 총 5가지로, 플랫 2가지와 계층형 3가지(경로 포함)입니다:
- Flat Numeric With Names
- Flat Alpha With Names
- Numeric Name Path
- Alpha Name Path
- Mixed Name Path
-
Level Separator for Paths - 계층형 이름 지정 스타일(경로를 포함하는 스타일)을 사용할 때 경로 정보를 구분하는 데 사용할 문자/기호를 이 필드에서 지정합니다. 기본값으로 밑줄 문자(_)가 사용됩니다.
레벨 구분자에 사용할 입력값에는 제한이 없지만, 시각적 명확성을 유지하려면 영숫자가 아닌 단일 문자로 유지하는 것이 좋습니다.
- Preview - Room Naming Style 및/또는 Designator Format를 변경하면, 이 영역의 이미지가 동적으로 업데이트되어 설계에 나타날 명명 규칙을 반영합니다. 이미지는 2 x 2 중첩 채널 설계의 예를 보여줍니다. 더 큰 교차 해치 영역은 두 개의 상위 레벨 채널(또는 뱅크)을 나타내고, 그 안의 음영 영역은 하위 레벨 채널을 나타냅니다(각각에 샘플 컴포넌트 2개가 표시됨).
Component Naming
- Designator Format - 설계 컴포넌트에 설계자를 할당할 때 사용할 형식을 이 필드에서 지정합니다. 필드의 드롭다운 목록에서 8개의 사전 정의 형식을 사용할 수 있습니다: 플랫 5가지와, 계층 컨텍스트(채널 이름 포함)에서 사용할 수 있는 3가지입니다.
Notes
- 채널에 대한 알파(문자) 인덱싱은 설계에 포함된 전체 채널 수가 26개 미만이거나, 계층적 성격의 디자인레이터 형식을 사용하는 경우에만 실질적으로 유용합니다.
- 채널 및/또는 컴포넌트 디자인레이터 형식에 적용한 변경 사항이 반영되려면 프로젝트를 다시 컴파일해야 합니다.
- 멀티 채널 설계를 컴파일하면, 설계 창의 회로도 시트 하단에 각 채널(또는 뱅크)별로 하나씩 탭이 표시됩니다. 탭 이름은 시트 심볼 이름에 채널 번호를 더한 형태입니다(예: BANKA). 이는 설계의 컴파일된 뷰(물리적 뷰)이며, 논리적 설계는 Editor 탭에서 이전과 동일하게 유지됩니다.
Parameters Tab

Project Options 대화상자의 이 탭을 사용하면 프로젝트에 정의된 파라미터(흔히 project-level parameters로도 지칭됨)를 관리할 수 있습니다. 프로젝트 레벨에서 정의된 파라미터는 특수 문자열(회로도에서는 =<ProjectParameterName>, PCB에서는 .<ProjectParameterName>)을 통해 프로젝트 내 모든 회로도 시트와 PCB 문서에서 사용할 수 있습니다. 파라미터는 추가적인 설계 정보를 제공하는 데 사용할 수 있습니다. 프로젝트 파라미터는 프로젝트 파일(*.PrjPcb)에 저장됩니다.
CircuitMaker는 프로젝트의 여러 수준에서 파라미터를 지원합니다. 즉, 프로젝트 레벨 파라미터, 문서 레벨 파라미터(회로도 시트에 대해 정의), 그리고 변형(variant) 레벨 파라미터입니다. 또한 이들은 계층 구조를 가지므로, 프로젝트의 서로 다른 수준에 동일한 이름의 파라미터를 만들고 각기 다른 값을 부여할 수 있습니다. CircuitMaker는 다음 우선순위 순서로 이를 해석합니다: Variant (최우선) ---> Schematic Document ---> Project (최하). 즉, 회로도 문서에 정의된 파라미터 값이 프로젝트 옵션에 정의된 값을 덮어쓰고, 변형에 정의된 값이 회로도 문서에 정의된 값을 덮어씁니다. (회로도 레벨 파라미터는 PCB에서는 사용할 수 없습니다. 이러한 유형의 출력에는 프로젝트 또는 변형 파라미터를 사용하십시오.
우클릭 메뉴
우클릭 메뉴에서 다음 명령을 사용할 수 있습니다:
- Edit - 이 명령을 사용하면 Parameter Properties 대화상자에서 현재 선택된 파라미터를 수정할 수 있습니다.
- Add - 이 명령을 사용하면 Parameter Properties 대화상자에서 목록에 새 파라미터를 추가할 수 있습니다.
- Remove - 이 명령을 사용하면 선택한 파라미터를 목록에서 삭제할 수 있습니다.
- Copy - 이 명령을 사용하면 선택한 파라미터를 Windows 클립보드로 복사할 수 있습니다.
- Paste - 이 명령을 사용하면 Windows 클립보드의 파라미터를 파라미터 목록에 붙여넣을 수 있습니다.
Copy 및 Paste 명령은 외부 스프레드시트(예: Microsoft Excel)에서 파라미터 세트를 정의한 뒤 이 탭으로 붙여넣을 수 있도록 지원합니다. 붙여넣는 파라미터가 목록에 이미 존재하는 파라미터와 동일한 이름을 갖는 경우, 기존 파라미터의 값은 붙여넣는 값으로 덮어써집니다.
다음 접을 수 있는 섹션을 사용하여 Error Reporting 탭에 있는 각 위반 항목에 대한 정보를 확인할 수 있습니다(Project Options 대화상자).
컴포넌트와 관련된 위반
Component Has Been Deleted
Default report mode: 
이 위반은 프로젝트 검증 이후 컴포넌트가 프로젝트에서 소프트 삭제(soft deleted)된 경우 발생합니다.
Notification
컴파일러 오류 및 경고가 회로도에 표시되도록 설정되어 있으면(Schematic Compiler 페이지, System Preferences에서 설정), 문제가 되는 객체 아래에 색상 물결선이 표시됩니다. 또한 Messages 패널에 다음 형식으로 알림이 표시됩니다:
ComponentName: Component has been deleted,
여기서:
ComponentName 는 소스 회로도 라이브러리에서의 컴포넌트 이름입니다.
Recommendation for Resolution
이 위반은 프로젝트가 검증된 이후 컴포넌트가 프로젝트에서 소프트 삭제되었기 때문에 발생합니다. 해당 컴포넌트가 실수로 소프트 삭제된 것이라면 컴포넌트를 교체하십시오.
Component Implementations with Invalid Pin Mappings
Default report mode: 
이 위반은 Integrated Library Package(*.LibPkg)를 컴파일할 때, 회로도 컴포넌트와 연결된 모델 간의 핀 매핑이 유효하지 않은 것으로 확인되면 발생합니다.
Notification
컴파일러 오류 및 경고가 회로도에 표시되도록 설정되어 있으면(Schematic Compiler 페이지, System Preferences에서 설정), 문제가 되는 객체 아래에 색상 물결선이 표시됩니다. 또한 Messages 패널에 다음 형식으로 알림이 표시됩니다:
ComponentName: Could not find port <>ModelPinNumber on model <ModelName> for pin <ComponentPinNumber>,
여기서:
ComponentName 는 소스 회로도 라이브러리에서의 컴포넌트 이름입니다.
ModelPinNumber 는 연결된 모델에서 찾을 수 없었던 핀/패드의 예상 디자인레이터입니다.
ModelName 는 컴포넌트에 링크된 모델의 이름입니다.
ComponentPinNumber 는 모델의 오류 핀이 매핑된 소스 회로도 컴포넌트의 핀 디자인레이터입니다.
Recommendation for Resolution
이 위반은 Model Pin Designator 의 항목이 PCB 모델에 존재하지 않는 패드 디자인레이터를 가리키기 때문에 발생합니다. 필요에 따라 해당 항목을 수정하십시오. 일반적으로는 양쪽의 디자인레이터가 동일한 1:1 매핑이 됩니다.
Components Containing Duplicate Sub-Parts
Default report mode: 
이 위반은 멀티 파트 컴포넌트 인스턴스의 동일한 파트가 회로도 설계에 두 번 이상 배치되었을 때 발생합니다. 예를 들어, 디자인레이터가 U9인 74HC32 컴포넌트를 배치했는데, 실수로 이 컴포넌트의 1번 파트를 두 번 배치하여 설계에 U9A의 인스턴스가 두 개 생긴 경우입니다.
Notification
컴파일러 오류 및 경고가 회로도에 표시되도록 설정되어 있으면(Schematic - Compiler 페이지, System Preferences에서 설정), 문제가 되는 객체 아래에 색상 물결선이 표시됩니다. 또한 Messages 패널에 다음 형식으로 알림이 표시됩니다:
Component <ComponentName> has duplicate sub-parts at <Location1> and <Location2>,
여기서:
ComponentName 는 디자인레이터와 라이브러리 참조 기준으로 표시된 문제 컴포넌트의 이름입니다.
Location1 는 해당 서브 파트의 첫 번째 인스턴스에 대한 X,Y 좌표입니다.
Location2 는 해당 서브 파트의 중복 인스턴스에 대한 X,Y 좌표입니다.
Recommendation for Resolution
필요에 따라 문제 파트의 파트 번호를 변경하십시오. 이는 다음 방법 중 하나로 수행할 수 있습니다:
- 해당 파트의 Inspector 패널에 접근하여 파트 번호를 변경합니다.
- Increment Part Number 명령을 사용합니다. 이 명령은 파트 위에서 우클릭했을 때 표시되는 Part Actions 하위 메뉴에서 사용할 수 있습니다.
Components with Duplicate Pins
Default report mode: 
이 위반은 컴포넌트 내 두 개 이상의 핀이 동일한 디자인레이터를 가질 때 발생합니다.
Notification
컴파일러 오류 및 경고가 회로도에 표시되도록 설정되어 있으면(Schematic - Compiler 페이지, System Preferences에서 설정), 문제가 되는 객체 아래에 색상 물결선이 표시됩니다. 또한 Messages 패널에 다음 형식으로 알림이 표시됩니다:
Duplicate pins in component Pin <Identifier1> and Pin <Identifier2>,
여기서:
Identifier1 는 중복된 핀의 첫 번째 인스턴스 식별자이며, 파트 디자인레이터-핀 디자인레이터 쌍으로 표현됩니다.
Identifier2 는 중복된 핀의 두 번째 인스턴스 식별자이며, 파트 디자인레이터-핀 디자인레이터 쌍으로 표현됩니다.
Recommendation for Resolution
각 핀이 고유하게 할당되도록 문제 핀의 디자인레이터를 적절히 변경하십시오. 핀 디자인레이터는 이미 배치된 컴포넌트에 대해서도 회로도 편집기에서 수정할 수 있습니다. 컴포넌트 핀이 잠겨 있지 않다면 핀을 더블클릭한 뒤 Inspector 패널에서 디자인레이터를 편집할 수 있습니다. 그렇지 않다면 Component Pin Editor 대화상자를 사용하여 핀을 편집하십시오.
일반적으로 중복은 라이브러리 컴포넌트에 존재하므로, 소스 회로도 라이브러리에서 해당 컴포넌트의 핀 디자인레이터를 수정한 다음 Update Schematic Sheets 명령을 사용하여 변경 사항을 배치된 컴포넌트 인스턴스에 반영해야 합니다. 이 명령은 SCH Library 패널의 Components 영역과 연관된 우클릭 메뉴에서 사용할 수 있습니다.
Note
- 각 고유 컴포넌트에 대해 Messages 패널에는 오류 인스턴스가 하나만 나열됩니다. 컴포넌트에 동일한 디자인레이터를 가진 핀이 두 개를 초과하여 존재할 수도 있지만, 패널의 Details 영역을 사용해 오류를 조사할 때는 (핀 이름의 알파벳 순서 기준으로) 처음 두 개의 중복 핀만 나열됩니다.
Duplicate Part Designators
Default report mode: 
이 위반은 설계의 소스 회로도 시트 전반에 걸쳐 최소 두 개 이상의 파트가 동일한 디자인레이터를 갖고 있을 때 발생합니다.
Notification
컴파일러 오류 및 경고를 회로도에 표시하도록 설정한 경우(System Preferences의 Schematic - Compiler 페이지에서 활성화), 문제가 있는 객체 아래에 색상 물결선이 표시됩니다. 또한 Messages 패널에 다음 형식으로 알림이 표시됩니다:
Duplicate Component Designators <PartDesignator> at <Location1> and <Location2>,
여기서:
PartDesignator는 문제의 디자인레이터(designator)입니다.
Location1는 문제의 디자인레이터가 처음 나타나는 인스턴스에 대해, 상위 파트 중심을 표시하는 X,Y 좌표입니다.
Location2는 문제의 디자인레이터가 두 번째로 나타나는 인스턴스에 대해, 상위 파트 중심을 표시하는 X,Y 좌표입니다.
Recommendation for Resolution
필요에 따라 중복된 항목들에 서로 다르고 고유한 디자인레이터를 할당하십시오. 이는 각 문제 디자인레이터를 편집하여 수동으로 수행할 수 있습니다.
또는 Tools | Annotation | Reset Duplicates 명령을 사용하여 중복 컴포넌트 디자인레이터를 재설정할 수 있습니다.
Mismatched Hidden Pin Connections
Default report mode: 
이 위반은 멀티 파트 컴포넌트에서, 둘 이상의 서브 파트에 공통으로 존재하는 숨김 핀이 서로 다른 넷에 연결되어 있을 때 발생합니다.
Notification
컴파일러 오류 및 경고를 회로도에 표시하도록 설정한 경우(System Preferences의 Schematic Compiler 페이지에서 활성화), 문제가 있는 객체 아래에 색상 물결선이 표시됩니다. 또한 Messages 패널에 다음 형식으로 알림이 표시됩니다:
Mismatched hidden pin connections in Pin <Identifier> and Pin <Identifier>
여기서
Identifier 는 해당 핀을 식별하는 데 사용됩니다. 식별자는 PhysicalComponentName-PinDesignator 형식(예: U2-7)으로 표시됩니다.
Recommendation for Resolution
문제가 있는 핀을 올바른 넷으로 재할당하십시오. Component Pin Editor 대화상자를 사용하여 핀을 편집합니다. Component Pin Editor 대화상자에서, 문제 핀에 대한 Pin Properties 대화상자의 Logical 탭(각 서브 파트를 순서대로)에 접근한 뒤, Connect To 필드의 넷 항목을 확인/수정하십시오.
Missing Component Models
Default report mode: 
이 위반은 통합 라이브러리 패키지(*.LibPkg)를 컴파일할 때 발생하며, 소스 회로도 라이브러리에서 컴포넌트에 연결된 모델을 찾을 수 없을 때 나타납니다.
Notification
컴파일러 오류 및 경고를 회로도에 표시하도록 설정한 경우(System Preferences의 Schematic Compiler 페이지에서 활성화), 문제가 있는 객체 아래에 색상 물결선이 표시됩니다. 또한 Messages 패널에 다음 형식 중 하나로 알림이 표시됩니다:
<ComponentName>: Could not find <ModelName> - 모델 검색 범위가 Any일 때.
<ComponentName>: Could not find <ModelName> in <LibraryName> - 모델 검색 범위가 Library Name일 때.
<ComponentName>: Could not find <ModelName> in <Path> - 모델 검색 범위가 Library Path일 때.
여기서:
ComponentName 는 소스 회로도 라이브러리에서의 컴포넌트 이름입니다.
ModelName 는 소스 컴포넌트에 링크되어 있으나 찾을 수 없는 2D/3D 컴포넌트 모델의 이름입니다.
LibraryName 는 링크된 모델을 포함하도록 지정된 라이브러리 파일의 이름입니다.
Path 는 링크된 모델을 포함하도록 지정된 라이브러리 파일의 절대 경로입니다.
Recommendation for Resolution
이 문제는 일반적으로 다음 시나리오 중 하나로 인해 발생합니다:
- 모델 링크를 정의할 때 모델 이름이 잘못 지정됨.
- 링크된 모델이 지정된 라이브러리 파일에 존재하지 않음.
- 링크된 모델을 포함한 라이브러리 파일이 이동되었거나 삭제됨.
표시되는 오류 메시지 형식은 모델을 찾을 때 활성화한 검색 범위에 따라 달라지며, 모델 링크 문제를 추적하는 데 큰 도움이 될 수 있습니다:
- 지정된 경로를 따라 모델을 찾을 수 없는 경우(검색 범위: Library Path), 지정한 위치에 해당 라이브러리 파일이 실제로 존재하는지 확인하고, 또한 라이브러리 파일 안에 지정한 이름의 모델이 존재하는지도 확인하십시오.
- 지정된 라이브러리 파일에서 모델을 찾을 수 없는 경우(검색 범위: Library Name), 해당 라이브러리 파일이 Available File-based Libraries 목록에 추가되어 있는지 확인하십시오. 또한 라이브러리 파일에 링크에서 지정한 것과 동일한 이름의 모델이 포함되어 있는지도 확인하십시오.
- 단순히 모델을 찾을 수 없는 경우(검색 범위: Any), 링크에서 지정한 것과 동일한 이름의 모델을 포함하는 라이브러리 파일이 Available File-based Libraries 목록에 추가되어 있는지 확인하십시오.
Missing Pin Found in Component Display Mode
Default report mode: 
이 위반은 파트의 표시 모드 중 하나에서 핀이 누락되었을 때 발생합니다.
Notification
컴파일러 오류 및 경고를 회로도에 표시하도록 설정한 경우(System Preferences의 Schematic Compiler 페이지에서 활성화), 문제가 있는 객체 아래에 색상 물결선이 표시됩니다. 또한 Messages 패널에 다음 형식으로 알림이 표시됩니다:
Missing Pin <Identifier> in <DisplayMode> of part <PartName>,
여기서:
Identifier 는 해당 핀을 식별하는 데 사용됩니다. 식별자는 PartLibraryReference-Pin Designator 형식(예: DIP14-8)으로 표시됩니다.
DisplayMode 는 누락된 핀이 발견된 파트의 특정 그래픽 표현 모드입니다. 파트에는 Normal mode가 있으며 최대 255개의 정의된 Alternate modes를 가질 수 있습니다.
PartName 는 영향을 받은 파트의 라이브러리 참조입니다.
Recommendation for Resolution
이 위반은 일반적으로 컴포넌트에 대체 그래픽 모드가 정의되어 있지만, Normal 모드에 지정된 모든 핀이 Alternate에는 지정되지 않았을 때 발생합니다. 그래픽 표시 모드 간에는 핀 개수가 동일해야 할 뿐 아니라, 핀의 Designator와 Name도 동일해야 합니다.
소스 회로도 라이브러리에서, 기존 표시 모드의 누락된 핀을 해당 컴포넌트의 문제 표시 모드로 복사하십시오. 그런 다음 Update Schematic Sheets 명령을 사용하여 변경 사항을 배치된 컴포넌트 인스턴스에 반영하십시오. 이 명령은 SCH Library 패널의 Components 영역과 연관된 우클릭 메뉴에서 사용할 수 있습니다.
Sheet Symbol with Duplicate Entries
Default report mode: 
이 위반은 시트 심볼에 동일한 이름을 가진 시트 엔트리가 두 개 포함되어 있을 때 발생합니다.
Notification
컴파일러 오류 및 경고를 회로도에 표시하도록 설정한 경우(System Preferences의 Schematic Compiler 페이지에서 활성화), 문제가 있는 객체 아래에 색상 물결선이 표시됩니다. 또한 Messages 패널에 다음 형식으로 알림이 표시됩니다:
Sheet Symbol with duplicate entries Sheet Entry <Identifier> at <Location1> and <Location2>,
여기서:
Identifier 는 문제의 시트 엔트리를 나타내는 데 사용됩니다. 식별자는 SheetSymbolName-SheetEntryName(SheetEntryIOType). 형식으로 표시됩니다.
Location1 는 첫 번째 위반 시트 엔트리의 X,Y 좌표입니다.
Location2 는 두 번째 위반 시트 엔트리의 X,Y 좌표입니다.
Recommendation for Resolution
필요에 따라 문제의 시트 엔트리 객체 이름을 변경하십시오. 이름을 제자리에서(in-situ) 편집하거나, 문제의 시트 엔트리를 더블클릭한 다음 Inspector 패널의 Name 필드를 편집하면 됩니다.
Undesignated Parts Requiring Annotation
Default report mode: 
이 위반은 설계 내 컴포넌트에서 기본 디자인레이터(접미사 ? 포함)가 발견될 때 발생합니다. 즉, 아직 어노테이션(annotate)되지 않았거나 디자인레이터가 재설정된 경우입니다.
Notification
컴파일러 오류 및 경고를 회로도에 표시하도록 설정한 경우(System Preferences의 Schematic Compiler 페이지에서 활성화), 문제가 있는 객체 아래에 색상 물결선이 표시됩니다. 또한 Messages 패널에 다음 형식으로 알림이 표시됩니다:
Un-Designated Part <PartDesignator>,
여기서
PartDesignator 는 지정되지 않은 부품(예: U?, D?, C? 등)의 기본 설계자(Designator)입니다.
Recommendation for Resolution
필요에 따라 문제의 컴포넌트에 고유한 설계자를 할당하십시오. 이는 설계자를 편집하여 수동으로 수행하거나 Annotate 대화상자(Tools | Annotation | Annotate)를 사용하여 수행할 수 있습니다.
Note
- 각각의 고유한 설계자 유형(U?, D?, C? 등)마다 Messages 패널에는 오류 인스턴스가 하나만 나열됩니다. 여러 오류가 존재할 수 있습니다.
Unused Sub-Part in Component
Default report mode: 
이 위반은 멀티 파트 컴포넌트 인스턴스의 일부가 설계에서 사용되지 않았을 때 발생합니다. 예를 들어 74HC32 컴포넌트 인스턴스의 4개 파트 중 3개는 배치되고 배선되었지만, 나머지 1개는 그렇지 않은 경우입니다.
Notification
회로도에 컴파일러 오류 및 경고 표시가 활성화되어 있으면(System Preferences의 Schematic Compiler 페이지에서 활성화), 문제 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages 패널에 알림이 표시됩니다:
Component <Identifier> has unused sub-part (<PartNumber>),
여기서
Identifier 는 부모 컴포넌트이며, Designator Library Reference 형식으로 표시됩니다(예: U11 74HC32)
PartNumber 는 어떤 특정 파트가 사용되지 않는지를 나타내는 정수입니다(예: 1 는 파트 A을(를) 의미하고, 2 는 파트 B을(를) 의미하는 식입니다).
Recommendation for Resolution
사용되지 않은 파트를 배치하고 입력을 그라운드에 연결하십시오. 동일한 루트 설계자를 보장하려면 해당 컴포넌트 인스턴스의 기존 파트를 복사한 뒤, 붙여넣기 후 파트 번호를 그에 맞게 증가시키십시오.
문서와 관련된 위반 사항
Missing Child Sheet for Sheet Symbol
Default report mode: 
이 위반은 시트 심볼과 대상 회로도 하위 문서 간의 링크가 유효하지 않을 때 발생합니다. 이는 다음과 같은 경우에 발생할 수 있습니다:
- 시트 심볼을 수동으로 배치했지만 심볼의 Filename 필드에 하위 레벨 문서 참조를 입력하지 않은 경우.
- 심볼의 Filename 필드에 문서 참조를 잘못 입력하여, 존재하지 않는 문서를 대상으로 지정한 경우.
- 참조된 대상 문서가 프로젝트에서 제거되었거나 삭제된 경우.
Notification
회로도에 컴파일러 오류 및 경고 표시가 활성화되어 있으면(System Preferences의 Schematic Compiler 페이지에서 활성화), 문제 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages 패널에 알림이 표시됩니다:
Missing child-sheet in <SymbolFileName> in Symbol <SymbolDesignator>,
여기서:
SymbolFileName 는 부모 시트 심볼의 Filename field에 현재 입력된 값입니다.
SymbolDesignator 는 부모 시트 심볼의 설계자입니다.
Recommendation for Resolution
시트 심볼의 Filename 필드 입력을 확인하십시오. 필요한 대상 문서가 이미 존재한다면, 문서 이름(확장자 포함)이 필드에 정확히 입력되었는지 확인하십시오. 대상 문서가 프로젝트에서 제거되었고 해당 문서에 접근할 수 있다면, 프로젝트에 다시 추가하십시오. 대상 문서가 존재하지 않는다면, 심볼을 우클릭한 다음 Sheet Symbol Actions 하위 메뉴에서 Create Sheet From Sheet Symbol 명령을 선택하십시오.
Multiple Top-Level Documents
Default report mode: 
이 위반은 계층형 설계에서 두 개 이상의 회로도 시트가 구조의 최상위 레벨에 있을 때 발생합니다.
Notification
회로도에 컴파일러 오류 및 경고 표시가 활성화되어 있으면(System Preferences의 Schematic Compiler 페이지에서 활성화), 문제 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages 패널에 알림이 표시됩니다:
Multiple top level documents: <SheetName> has been used,
여기서:
SheetName 는 현재 최상위 시트로 사용 중인 회로도 문서의 이름입니다.
Recommendation for Resolution
이 문제는 일반적으로 실제 최상위 시트에 있는 시트 심볼이 의도한 하위 시트를 올바르게 대상으로 지정하지 못해 발생합니다. 이 문제를 해결하려면 먼저 어떤 회로도 시트가 의도된 하위 시트인지 확인하십시오. 최상위 회로도에 의도된 하위 시트에 대한 시트 심볼이 배치되어 있는지 확인하십시오:
- 시트 심볼이 없다면, 수동으로 배치하거나 하위 시트를 우클릭한 다음 Sheet Actions » Create Sheet Symbol From Sheet 명령을 사용하여 생성하십시오.
- 시트 심볼이 있다면, 심볼의 Filename 필드를 확인하여 하위 시트를 참조하는지 확인하십시오.
다시 컴파일하면 계층 구조가 해결되고 Messages panel에서 오류가 사라집니다.
Port Not Linked to Parent Sheet Symbol
Default report mode: 
이 위반은 자식 시트의 포트가 부모 시트 심볼의 시트 엔트리와 매칭되지 않는 것으로 확인될 때 발생합니다. 부모 시트 심볼의 모든 시트 엔트리는 자식 시트의 해당 포트와 동기화(매칭)되어야 합니다.
Notification
회로도에 컴파일러 오류 및 경고 표시가 활성화되어 있으면(System Preferences의 Schematic Compiler 페이지에서 활성화), 문제 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages 패널에 알림이 표시됩니다:
Port <PortName> not matched to Sheet-Entry at <Location>,
여기서:
PortName 는 자식 시트의 포트 이름입니다.
Location 는 포트 전기적 핫스팟의 X,Y 좌표입니다.
Recommendation for Resolution
이 문제는 여러 이유로 발생할 수 있습니다:
- 포트에 해당하는 시트 엔트리가 존재하지 않는 경우.
- 포트에 해당하는 시트 엔트리는 존재하지만 이름이 다른 경우.
- 포트에 해당하는 시트 엔트리는 존재하지만 I/O Type이 다른 경우.
Messages panel의 Details 영역을 사용하여 해당 포트로 크로스 프로브한 다음, 포트에서 Ctrl+double-click 하여 부모 시트 심볼로 올라가십시오. 시트 심볼을 우클릭한 다음 나타나는 메뉴에서 Sheet Symbol Actions » Synchronize Sheet Entries and Ports 를 선택하십시오. 그러면 해당 시트 심볼의 Synchronize Ports To Sheet Entries dialog 에 접근할 수 있습니다.
대화상자를 사용하여 해당 포트를 필요한 시트 엔트리와 매칭하십시오. 시트 엔트리가 없다면 대화상자에서 직접 생성할 수 있습니다. 시트 엔트리는 존재하지만 Name 및/또는 I/O Type이 다른 경우, 매칭 과정에서 사용할 Name과 I/O Type을 포트에서 가져올지 시트 엔트리에서 가져올지 결정할 수 있습니다.
Note
- 시트 엔트리와 포트가 모두 존재하지만 Name 및/또는 I/O Type이 다른 경우, 시트 엔트리가 포트와 매칭되지 않았다는 해당 오류 메시지가 함께 표시됩니다. 시트 엔트리를 포트와 동기화하면 두 오류가 모두 해소됩니다.
Sheet Entry Not Linked to Child Sheet
Default report mode: 
이 위반은 부모 시트 심볼이 참조하는 자식 시트의 포트와 매칭되지 않는 시트 엔트리가 발견될 때 발생합니다. 부모 시트 심볼의 모든 시트 엔트리는 자식 시트의 해당 포트와 동기화(매칭)되어야 합니다.
Notification
회로도에 컴파일러 오류 및 경고 표시가 활성화되어 있으면(System Preferences의 Schematic Compiler 페이지에서 활성화), 문제 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages 패널에 알림이 표시됩니다:
Sheet-Entry <SheetEntryName> not matched to Port at <Location>,
여기서:
SheetEntryName 는 부모 시트 심볼과 연관된 시트 엔트리의 이름입니다.
Location 는 시트 엔트리 전기적 핫스팟의 X,Y 좌표입니다.
Recommendation for Resolution
이 문제는 여러 이유로 발생할 수 있습니다:
- 시트 엔트리에 해당하는 포트가 존재하지 않는 경우.
- 시트 엔트리에 해당하는 포트는 존재하지만 이름이 다른 경우.
- 시트 엔트리에 해당하는 포트는 존재하지만 I/O Type이 다른 경우.
Messages panel의 Details 영역을 사용하여 해당 시트 엔트리로 크로스 프로브하십시오. 부모 시트 심볼을 우클릭한 다음 나타나는 메뉴에서 Sheet Symbol Actions » Synchronize Sheet Entries and Ports 를 선택하십시오. 그러면 해당 시트 심볼의 Synchronize Ports To Sheet Entries dialog 에 접근할 수 있습니다.
대화상자를 사용하여 해당 시트 엔트리를 필요한 포트와 매칭하십시오. 포트가 없다면 대화상자에서 직접 생성할 수 있습니다. 포트는 존재하지만 Name 및/또는 I/O Type이 다른 경우, 매칭 과정에서 사용할 Name과 I/O Type을 시트 엔트리에서 가져올지 포트에서 가져올지 결정할 수 있습니다.
Note
- 시트 엔트리와 포트가 모두 존재하지만 Name 및/또는 I/O Type이 다른 경우, 포트가 시트 엔트리와 매칭되지 않았다는 해당 오류 메시지가 함께 표시됩니다. 시트 엔트리를 포트와 동기화하면 두 오류가 모두 해소됩니다.
Sheet Names Clash
Default report mode: 
이 위반은 프로젝트에 서로 다른 폴더에 동일한 이름의 회로도 문서가 둘 이상 포함되어 있을 때 발생합니다.
Notification
회로도에 컴파일러 오류 및 경고 표시가 활성화되어 있으면(System Preferences의 Schematic - Compiler page에서 활성화), 문제 객체 아래에 색상 물결선이 표시됩니다. 객체 위에 마우스를 올리면 위반 사항을 요약한 팝업 힌트가 표시됩니다. 또한 다음 형식으로 Messages panel에 알림이 표시됩니다:
Project <ProjectName> contains several documents named <SchematicDocumentName>
여기서:
- ProjectName 는 오류와 연관된 프로젝트의 이름입니다.
- SchematicDocumentName 는 프로젝트 내의 다른 회로도 문서(들)와 동일한 이름을 가진 회로도 문서입니다.
Recommendation해결 방법
문제가 되는 회로도 문서를 다른 이름으로 저장하십시오.
네트와 관련된 위반 사항
Adding Items from Hidden Net to Net
Default report mode: 
이 위반 사항은 컴포넌트와 관련되며, 설계에서 하나 이상의 핀을 숨김으로 지정하고 기존 네트에 연결하도록 설정했을 때 발생합니다. 일반적으로 예를 들면 VCC 또는 GND에 연결된 전원 핀 등이 해당됩니다.
Notification
회로도에서 컴파일러 오류 및 경고 표시가 활성화되어 있으면(Schematic Compiler 페이지에서 활성화, System Preferences), 문제가 되는 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages 패널에 알림이 표시됩니다:
Adding items to hidden net <NetName>,
여기서
NetName 는 대상 네트의 이름입니다.
Recommendation for Resolution
문제는 문제가 되는 핀(들)에 대해 다음 속성이 확인될 때 발생합니다:
- Hide 옵션이 활성화되어 있습니다.
- Connect To 필드에 특정 전원 네트 이름이 들어 있습니다.
이 문제의 해결은 컴포넌트별로 수행되며, 또한 컴포넌트에 여러 서브 파트가 포함되어 있는지 여부에 따라 달라집니다.
멀티 파트가 아닌 컴포넌트의 경우, 작업 공간에서 해당 핀(들)이 표시되도록 설정하십시오(Hide 옵션 비활성화). 연결하려는 네트의 적절한 전원 포트에 각 핀을 배선해야 합니다.
이전 해결 방법은 멀티 파트 컴포넌트에도 적용할 수 있지만, 더 나은 해결 방법은 Connect To 필드를 지우고 Part Number 필드를 0로 설정하는 것입니다. 핀에 대해 Hide 옵션은 활성화된 상태로 두십시오. 이런 방식으로 전원 네트에 연결된 각 핀에 대해 반복하십시오. 이상적으로는 전원 네트 연결이 소스 라이브러리 컴포넌트에서 파트 0 를 사용하여 할당되어야 합니다.
Floating Net Labels
Default report mode: 
이 위반 사항은 설계 내에서 네트 라벨이 부유(floating) 상태, 즉 와이어 또는 버스 객체에 부착되지 않은 상태로 감지되었을 때 발생합니다. 또한 회로의 나머지 부분과 전기적으로 연결되지 않은 버스 전원 포트 객체에 대해서도 이 메시지가 표시됩니다.
Notification
회로도에서 컴파일러 오류 및 경고 표시가 활성화되어 있으면(Schematic Compiler 페이지에서 활성화, System Preferences), 문제가 되는 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages 패널에 알림이 표시됩니다:
Floating Net Label <NetLabelName>,
여기서
NetLabelName 는 문제가 되는 네트 라벨의 이름입니다.
Recommendation for Resolution
문제가 되는 네트 라벨 객체가 필요한 와이어 또는 버스 객체에 연결되어 있는지 확인하십시오. 네트 라벨이 불필요하다면 설계에서 삭제하십시오.
또한 와이어/버스 객체와 연관된 네트 라벨이 그리드에 맞춰져 있는지 확인하십시오. 객체는 수동으로 그리드에 다시 맞출 수 있으며, 또는 Tools | Arrange | Align » Align To Grid 명령을 사용할 수 있습니다.
또한 와이어가 really 와이어인지, 라인 객체가 아닌지도 확인하십시오!
Floating Power Objects
Default report mode: 
이 위반 사항은 설계 내에서 전원 포트 객체가 부유 상태, 즉 컴포넌트에 전기적으로 연결되지 않은 상태로 감지되었을 때 발생합니다. 예를 들어 전원 포트를 배치했지만 아직 회로의 나머지 부분에 배선되지 않았을 수 있습니다.
Notification
회로도에서 컴파일러 오류 및 경고 표시가 활성화되어 있으면(Schematic Compiler 페이지에서 활성화, System Preferences), 문제가 되는 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages 패널에 알림이 표시됩니다:
Floating Power Object <NetName>,
여기서:
NetName 는 부유 전원 포트 객체와 연관된 네트의 이름입니다.
Recommendation for Resolution
문제가 되는 전원 포트 객체가 요구사항에 맞게 회로에 연결되어 있는지 확인하십시오. 전원 포트가 불필요하다면 설계에서 삭제하십시오.
Note
- 이 메시지는 표준 단일-신호 전원 포트 객체와 관련됩니다. 부유 버스 전원 포트 객체는 Messages 패널에서 Floating Net Label로 표시됩니다.
Missing Positive or Negative Net in Differential Pair
Default report mode: 
이 위반 사항은 설계 내 특정 차동 페어 객체에 대해 양(+) 또는 음(-) 극성 네트가 감지되지 않았을 때 나타납니다.
Notification
회로도에서 컴파일러 오류 및 경고 표시가 활성화되어 있으면(Schematic - Compiler 페이지에서 활성화, System Preferences), 문제가 되는 객체 아래에 색상 물결선이 표시됩니다. 객체 위에 마우스를 올리면 위반 사항을 요약한 팝업 힌트가 표시됩니다. 또한 다음 형식으로 Messages 패널에 알림이 표시됩니다:
Missing Positive or Negative Net for differential pair <PairName>, positive/negative net <NetName>
여기서:
- PairName 는 양(+) 또는 음(-) 극성 네트가 이미 정의된 차동 페어의 이름입니다(예:
V_RX1)
- NetName 는 양(+) 또는 음(-) 극성 네트의 이름입니다(예:
V_RX1_P).
Recommendation for Resolution
이 위반 사항은 일반적으로 다음 상황에서 발생합니다:
- 차동 페어 지시자(directive)가 신호 페어링의 양/음 극성 와이어에 부착되지 않았습니다. 필요한 네트 라벨(예:
V_RX1_P)은 요구사항에 맞게 와이어에 부착되어 있습니다.
- 적절한 이름의 네트 라벨(예:
V_RX1_P)이 신호 페어링의 양/음 극성 와이어에 부착되지 않았습니다. 필요한 차동 페어 지시자는 요구사항에 맞게 와이어에 부착되어 있습니다.
이 위반 사항을 해결하려면, 해당 페어의 양/음 와이어 객체를 찾아 네트 라벨과 차동 페어 지시자가 모두 부착되어 있는지, 그리고 네트 라벨의 이름이 요구사항에 맞게 지정되어 있는지 확인하십시오. 양/음 와이어의 네트 라벨은 양 또는 음 와이어의 네트 라벨과 기본적으로 동일해야 합니다.
Net Parameters with No Name/Value
Default report mode: 
이 위반 사항은 파라미터 세트 객체가 네트 객체(와이어 또는 버스)에 부착되어 있고, 세트에 정의된 클래스 중 최소 하나에 이름/값이 할당되지 않았을 때 발생합니다.
Notification
회로도에서 컴파일러 오류 및 경고 표시가 활성화되어 있으면(Schematic - Compiler 페이지 에서 활성화, System Preferences), 문제가 되는 객체 아래에 색상 물결선이 표시됩니다. 객체 위에 마우스를 올리면 위반 사항을 요약한 팝업 힌트가 표시됩니다. 또한 다음 형식으로 Messages 패널에 알림이 표시됩니다:
Invalid net-parameter name/value at <Location>
여기서:
- Location 는 네트와 연관된 파라미터 세트 객체의 핫스팟에 대한 X,Y 좌표입니다.
Recommendation for Resolution
작업 공간에서 문제가 되는 파라미터 세트 객체를 선택하여 Inspector 패널에서 해당 속성에 접근하십시오. 패널의 Classes 섹션에 정의된 모든 파라미터에 이름/값이 할당되어 있는지 확인하십시오. 문제가 되는 클래스 파라미터가 필요 없다면 세트에서 제거하십시오.
클래스 파라미터가 설계 공간에 표시되어 있다면, 직접 이름/값을 입력할 수 있습니다(한 번 클릭하여 선택한 다음, 다시 클릭하여 인플레이스 편집). 또는 이를 선택해 Inspector 패널을 연 다음 이름/값을 입력할 수도 있습니다.
Nets Containing Floating Input Pins
Default report mode: 
이 위반 사항은 설계에 배치된 파트의 입력 핀이 부유 상태, 즉 회로의 다른 어떤 부분과도 전기적으로 연결되지 않은 것으로 감지되었을 때 발생합니다.
Notification
회로도에서 컴파일러 오류 및 경고 표시가 활성화되어 있으면(Schematic Compiler 페이지에서 활성화, System Preferences), 문제가 되는 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages 패널에 알림이 표시됩니다:
Net <NetName> contains floating input pins (<PinList>),
여기서:
NetName 는 문제가 되는 네트의 이름입니다.
PinList 는 해당 네트에서 부유 상태인 핀들의 쉼표로 구분된 목록입니다.
Recommendation for Resolution
이 위반 사항은 여러 상황에서 발생할 수 있습니다. 이 유형의 위반을 해결할 때 다음을 고려하십시오:
- 해당 핀을 설계에서 사용하지 않을 경우, 적절한 전원 라인(예:
GND)에 연결하거나, 해당 핀에 No ERC 지시자를 배치하십시오.
- 핀으로의 배선이 전기적으로 접촉하고 있는지 확인하십시오. 즉, 와이어 또는 버스가 핀의 전기적 핫스팟에 연결되어야 합니다.
- 문제가 되는 핀이 속한 상위 네트의 연결성을 추적하십시오. 때로는 네트의 다른 위치에 단선이 있을 때 핀이 ‘부유’ 상태가 될 수 있습니다.
- 동일한 상위 네트와 관련된 추가 위반 메시지가 Messages 패널에 있는지 확인하십시오. 특히 미연결 객체를 언급하는 메시지는 연결이 끊긴 위치를 파악하는 데 도움이 될 수 있습니다.
Nets with Multiple Names
Default report mode: 
이 위반 사항은 설계 내의 한 네트에 여러 이름이 연관되어 있는 것으로 감지되었을 때 발생합니다.
Notification
회로도에서 컴파일러 오류 및 경고 표시가 활성화되어 있으면(Schematic Compiler 페이지에서 활성화, System Preferences), 문제가 되는 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages 패널에 알림이 표시됩니다:
Nets <Identifier> has multiple names (<NameList>),
여기서:
Identifier 는 연결 유형과 넷(net) 이름을 나타냅니다. 연결은 다음 중 하나일 수 있습니다:
- Wire - 식별자는
Wire NetName 형식으로 표시됩니다(예: Wire DTSA)
- Bus - 식별자는
Bus Slice NetName 형식으로 표시됩니다(예: Bus Slice A[0..7])
- Bus Element - 식별자는
Element[n]: NetPrefix 형식으로 표시됩니다(예: Element[0]: A)
NameList 는 문제의 넷과 연관되어 발견된 모든 이름을 쉼표로 구분해 나열한 목록입니다. 이러한 이름은 연결된 넷 라벨, 시트 엔트리, 전원 포트, 오프시트 커넥터에서 올 수 있습니다.
Recommendation for Resolution
이 위반은 특정 넷에 연결된 모든 넷 식별자의 이름이 동일하도록 보장함으로써 해결할 수 있습니다. 하지만 설계에서 넷에 여러 이름을 자유롭게 사용하면서 Messages panel에 관련 위반 메시지가 표시되지 않게 하려면, Project Options dialog(Project | Content | Project Options)의 Error Reporting tab에서 이 위반 유형에 대한 Report Mode 를 No Report 로 설정하십시오.
Nets with No Driving Source
Default report mode: 
이 위반은 설계 내의 어떤 넷에서 구동 소스(driving source)가 없는 것으로 감지될 때 발생합니다. 즉, 해당 넷에 다음 전기적 타입 중 하나에 해당하는 핀이 최소 1개 이상 포함되어 있지 않은 경우입니다:
- IO
- Output
- Open Collector
- HiZ
- Emitter
- Power
이러한 타입의 핀이 넷에 포함되지 않는 경우는 드물지 않습니다. 예를 들어 다음과 같은 경우에 발생할 수 있습니다:
- 넷이 커넥터 핀에서 입력 핀으로 연결되는 경우.
- 넷이 직렬로 연결된 수동 소자(수동 핀을 가짐)에서 입력 핀으로 연결되는 경우.
Notification
회로도에서 컴파일러 오류 및 경고 표시가 활성화되어 있으면(Schematic Compiler 페이지에서 System Preferences에 의해 활성화), 문제 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages panel에 알림이 표시됩니다:
Net <NetName> has no driving source (<PinList>),
여기서
NetName 는 문제의 넷 이름입니다.
PinList 는 해당 넷에 포함된 핀들의 쉼표 구분 목록입니다.
Recommendation for Resolution
이 위반을 해결하는 방법에는 다음과 같은 여러 접근이 있습니다:
- 커넥터/수동 소자 핀을 편집하여 위에 나열된 전기적 타입 중 하나로 설정합니다.
- Options dialog(Project | Content | Project Options)의 Error Reporting tab에서 Nets with No Driving Source 위반 검사를 비활성화합니다.
- 넷에 No ERC 마커를 배치합니다(Home | Circuit Elements | Directives » Generic No ERC).
Nets with Only One Pin
Default report mode: 
이 위반은 설계 내의 어떤 넷에 단 하나의 컴포넌트 핀만 포함된 것으로 감지될 때 발생합니다.
Notification
회로도에서 컴파일러 오류 및 경고 표시가 활성화되어 있으면(Schematic Compiler 페이지에서 System Preferences에 의해 활성화), 문제 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages panel에 알림이 표시됩니다:
Net <NetName> has only one pin (Pin <PinName>),
여기서:
NetName 는 상위 넷의 이름입니다.
PinName 는 컴포넌트 설계자-핀 설계자 식별자입니다.
Recommendation for Resolution
기본적으로 이 메시지는 Messages panel에 표시되지 않습니다. 이 위반 유형에 대한 보고를 활성화했고 문제를 해결하려면, 해당 넷이 설계에서 최소 두 개의 컴포넌트 핀에 배선되어 있는지 확인하십시오.
Sheets Containing Duplicate Ports
Default report mode: 
이 위반은 설계에서 동일한 회로도 시트에 같은 이름의 포트가 두 개 감지될 때 발생합니다.
Notification
회로도에서 컴파일러 오류 및 경고 표시가 활성화되어 있으면(Schematic Compiler 페이지에서 System Preferences에 의해 활성화), 문제 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages panel에 알림이 표시됩니다:
Sheet contains duplicate ports Port <Identifier> at <Location1> and <Location2>,
여기서:
Identifier 는 문제의 포트 이름입니다.
Location1 는 해당 포트의 첫 번째 인스턴스에 대한 X,Y 좌표입니다.
Location2 는 해당 포트의 두 번째 인스턴스에 대한 X,Y 좌표입니다.
Recommendation for Resolution
Messages panel에서 위반 항목을 선택한 상태에서, 패널의 Details 영역을 사용하여 중복 포트 객체로 빠르게 크로스 프로브할 수 있습니다. 어떤 포트 객체가 오류인지 확인한 다음, 이름을 변경하거나 설계에서 삭제하십시오.
기타와 연관된 위반
Off-Grid Object
Default report mode: 
이 위반은 객체가 현재 Snap 그리드에 정렬되어 있지 않을 때 발생합니다.
Notification
회로도에서 컴파일러 오류 및 경고 표시가 활성화되어 있으면(Schematic Compiler 페이지에서 System Preferences에 의해 활성화), 문제 객체 아래에 색상 물결선이 표시됩니다. 또한 다음 형식으로 Messages panel에 알림이 표시됩니다:
Off grid <ObjectIdentifier> at <Location> ,
여기서:
ObjectIdentifier 는 현재 그리드에서 벗어난(off-grid) 특정 객체를 식별합니다. 식별자는 객체의 유형과 이름/설계자로 구성됩니다(예: Pin <PinDesignator>).
Location 는 객체의 전기적 핫스팟(electrical hotspot)에 대한 X,Y 좌표입니다.
Recommendation for Resolution
Document Options dialog(Project | Content | Document Options)의 Sheet Options tab에서 Snap 그리드가 활성화되어 있는지 확인하십시오. 문제 객체는 수동으로 그리드에 맞게 이동하거나 Tools | Arrange | Align » Align To Grid command를 사용하여 그리드로 되돌릴 수 있습니다.