Niezgodna kolejność etykiet magistrali

Parent category: Naruszenia związane z magistralami

Default report mode:

Podsumowanie

To naruszenie występuje, gdy dwa identyfikatory sieci powiązane z tym samym wycinkiem magistrali definiują etykiety magistrali, których kolejność nie jest zgodna (rosnąca lub malejąca) w tym samym kierunku.

Powiadomienie

Jeśli błędy i ostrzeżenia kompilatora są włączone do wyświetlania na schemacie (włączane na stronie Schematic - Compiler w oknie dialogowym Preferences), obiekt powodujący problem będzie miał pod sobą kolorową falistą linię. Powiadomienie jest również wyświetlane w panelu Messages w następującym formacie:

Mismatched bus ordering on <NetName> Low value first and High value first ,

gdzie

NetName to nazwa nadrzędnej sieci, z którą powiązane jest niezgodne uporządkowanie magistrali.

Zalecenie rozwiązania

Po zaznaczeniu naruszenia w panelu Messages użyj obszaru Details panelu, aby szybko prześledzić dotknięty wycinek magistrali i zidentyfikować identyfikatory sieci (port, etykieta sieci, wpis arkusza itp.), których kolejność magistrali nie jest spójna. Ustal poprawną kolejność i skoryguj nazewnictwo błędnego obiektu.