Ejecutar DRC

El botón Run DRC y los comandos realizan las siguientes funciones:

• Ejecutan una comprobación de reglas de diseño y crean un informe de verificación de reglas de diseño. 
• Abre el cuadro de diálogo Design Rule Checker.
• Restablece los marcadores de error en la PCB.

Se puede acceder a los comandos eligiendo Home | Design Rules | Run DRC desde el editor de PCB.

Haga clic en  para ejecutar una comprobación de reglas de diseño de acuerdo con las reglas habilitadas para la comprobación por lotes y las opciones adicionales definidas para este tipo de comprobación, y luego abrir un informe de verificación de reglas de diseño. La comprobación de reglas de diseño es una potente función automatizada que verifica tanto la integridad lógica como la física de un diseño. A continuación se muestra un informe de ejemplo.

Cuadro de diálogo Design Rule Checker

Se accede al cuadro de diálogo Design Rule Checker eligiendo Home | Design Rules | Run DRC » Design Rule Check.

Este cuadro de diálogo le permite configurar la comprobación de reglas de diseño para la placa. Las comprobaciones se realizan con respecto a cualquiera o todas las reglas de diseño habilitadas y pueden hacerse en línea, durante el diseño, o como un proceso por lotes (con un informe opcional). Esta función debe utilizarse en cada placa enrutada para confirmar que se han mantenido las reglas mínimas de separación y que no existen otras infracciones de diseño. Se recomienda especialmente realizar siempre una comprobación de reglas de diseño en modo por lotes antes de generar el arte final.

La funcionalidad del cuadro de diálogo se divide en dos áreas:

• Configuración de opciones relacionadas con una DRC por lotes.
• Configuración de qué reglas comprobar y si esas reglas deben comprobarse como parte de la DRC en línea y/o por lotes.

Estas áreas se reflejan en y se accede a ellas mediante las entradas tipo carpeta del panel izquierdo.

• Run Design Rule Check - haga clic para realizar una DRC por lotes de acuerdo con las reglas habilitadas para la comprobación por lotes y las opciones adicionales definidas para este tipo de comprobación.

  Una vez completada la comprobación, todas las infracciones aparecerán en el panel Messages.

Opciones de informe

Al hacer clic en la carpeta Report Options, se carga en el lado derecho del cuadro de diálogo una serie de opciones adicionales disponibles al ejecutar una DRC por lotes.

Opciones de informe de DRC

• Create Report File - habilite esta opción para que se genere un informe después de ejecutar una DRC por lotes para la placa.

  El informe está en formato HTML y se llamará Design Rule Check - PCBDocumentName.html. Se abrirá automáticamente como documento activo una vez que haya finalizado el proceso de DRC por lotes.

• Create Violations - habilite esta opción para que las infracciones se resalten en el espacio de diseño de acuerdo con la configuración definida de visualización de infracciones. Esta opción también es necesaria para que las infracciones aparezcan listadas en la Violations región del panel PCB Rules And Violations.

  La gestión de cómo se muestran las infracciones de DRC (mediante gráficos de infracción personalizados y/o una superposición de infracción definida) se configura en la página PCB Editor - DRC Violations Display de System Preferences.

• Sub-Net Details - si se ha definido una regla Un-Routed Net, habilite esta opción para incluir detalles de subred en el informe de DRC.La regla Un-Routed Net solo debe habilitarse para la comprobación cuando todas las conexiones se hayan enrutado, ya que una línea de conexión es, en efecto, un "circuito abierto".

• Verify Shorting Copper - habilite esta opción para verificar la integridad del cobre de cortocircuito en cualquier componente Net Tie utilizado en el diseño. Esta comprobación busca cualquier cobre no conectado en un componente (lo que indica que una almohadilla no está cortocircuitando correctamente la(s) otra(s) almohadilla(s)).

• Report Drilled SMT Pads - habilite esta opción para incluir en el informe de DRC cualquier pad SMT (Surface Mount Technology) que se haya taladrado erróneamente.

  Un pad SMT puede ser, por ejemplo, un pin corto; un contacto plano; uno de una matriz de bolas (BGA); una terminación en el cuerpo de un componente (pasivos); o un terminal corto en formación de ala de gaviota (QFP).
  Esta opción solo sirve para detectar pads SMT con orificios definidos en ellos, lo cual era posible en versiones heredadas del software.
• Report Multilayer Pads with 0 size Hole - habilite esta opción para incluir cualquier pad multicapa no válido encontrado en el diseño. Un pad multicapa no válido es aquel cuyo tamaño de orificio es cero, lo que de otro modo lo convertiría en un pad SMT.
• Stop when n violations found - utilícelo para determinar el número máximo de infracciones que pueden detectarse antes de que se detenga el proceso de DRC por lotes (valor predeterminado = 500). Limitar el número de infracciones que se informan es una estrategia clave para mantener el proceso de comprobación manejable.

• Report Broken Planes - habilite esta opción para que el proceso de comprobación de reglas por lotes busque e informe planos rotos. Los planos rotos se producen cuando un área de un plano que tiene conectividad con una red queda eléctricamente desconectada del resto del plano. Un ejemplo de dónde puede ocurrir esto es un conector colocado sobre un plano dividido pero que no está conectado a él. Los vacíos alrededor de los pines se unen hasta cortar completamente el cobre del plano, dividiéndolo efectivamente en dos partes.

  Para comprobar planos rotos, la regla Un-Routed Net (categoría Electrical ) debe estar habilitada para la DRC por lotes.

• Report Dead Copper larger than - habilite esta opción para que el proceso de comprobación de reglas por lotes busque e informe regiones de cobre muerto mayores que el área especificada. El cobre muerto se refiere a secciones de cobre que no tienen conectividad con una red y que además quedan eléctricamente desconectadas del plano principal original. Un ejemplo de dónde puede ocurrir esto es un conector (no conectado al plano) con pines muy próximos entre sí, en el que los vacíos alrededor de los pines se unen para aislar áreas de cobre del plano del resto del plano. Utilice el campo asociado para especificar un valor para el área mínima permitida de cobre muerto, por encima de la cual se considera una infracción de regla (valor predeterminado = 100 sq. mils).

  Para comprobar cobre muerto, la regla Un-Routed Net (categoría Electrical ) debe estar habilitada para la DRC por lotes.
• Report Starved Thermals with less than n% available copper - habilite esta opción para que el proceso de comprobación de reglas por lotes busque e informe conexiones térmicas empobrecidas mayores que el porcentaje especificado. Las térmicas son conexiones a un plano con "recortes" de alivio térmico a su alrededor para reducir la conductividad térmica hacia el cobre del plano. Una térmica puede quedar "empobrecida" cuando el área superficial de los radios de cobre que la conectan al plano se reduce por áreas vacías. Esta opción también comprueba el área superficial de la térmica (no solo los radios) frente a cualquier área vacía que invada la térmica. Utilice el campo asociado para especificar un valor para el porcentaje mínimo permitido de cobre de conexión que debe permanecer; por debajo de ese valor se considera una infracción de regla (valor predeterminado = 50%).

Reglas a comprobar

Al hacer clic en la carpeta Rules To Check, se carga en el lado derecho del cuadro de diálogo una lista de todos los tipos de reglas comprobables. Como alternativa, haga clic en una categoría específica debajo de la carpeta para mostrar solo los tipos de reglas de diseño asociados con esa categoría. Habilite cada tipo de regla para la comprobación en línea y/o por lotes según sea necesario.

Notas

• Un informe de verificación de reglas de diseño generado enumera cada regla que se probó durante el proceso de comprobación por lotes. Cada infracción localizada se enumera con todos los detalles de cualquier información de referencia, como la capa, el nombre de la red, el designador del componente y el número de pad, así como la ubicación del objeto. Haga clic en la entrada de un objeto infractor para realizar una sonda cruzada directamente a ese objeto en el espacio de diseño.
• Para ofrecer mayor flexibilidad al mostrar infracciones de reglas en el espacio de diseño, los dos tipos de visualización de infracciones (detalles de infracción (gráficos de infracción personalizados) y superposición de infracción) tienen colores de sistema asociados por separado. Esto le permite diferenciarlos usando colores distintos. La asignación de colores se realiza en el panel View Configuration.
  • Violation Details – utiliza el color asignado al color de sistema Violation Markers.
  • Violation Overlay – utiliza el color asignado al color de sistema DRC Error Markers.
• Después de ejecutar una DRC por lotes, haga doble clic en un mensaje de infracción en el panel Messages para realizar una sonda cruzada al/los objeto(s) que causan esa infracción en el espacio de diseño.
• Al ejecutar una DRC en línea o por lotes, cualquier infracción de regla se listará en la Violations región del panel PCB Rules And Violations.
• Las infracciones asociadas con un objeto de diseño concreto pueden examinarse directamente dentro del espacio de diseño de PCB. Coloque el cursor sobre un objeto infractor, haga clic con el botón derecho y luego elija un comando del submenú Violations . Puede optar por investigar una infracción individual en la que interviene el objeto, o elegir ver todas las infracciones en las que interviene mediante el comando Show All Violations. En cada caso, se abrirá el cuadro de diálogo Violation Details y proporcionará información detallada de la infracción y controles para resaltar y saltar al/los objeto(s) infractor(es).

Restablecer marcadores de error

Elija Home | Design Rules | Design Rule Check » Reset Error Markers para eliminar los marcadores de error. Tenga en cuenta que esto solo elimina los marcadores de error; las infracciones subyacentes de las reglas de diseño aún deben analizarse y resolverse.