CircuitMaker에서 프로젝트 옵션에 액세스, 정의 및 관리하기

Project | Content | Project Options 명령은 Project Options 대화상자를 열며, 이 대화상자에서는 프로젝트의 온라인 가용성 제어, 보고 수준 정의, 연결 설정, 찾을 차이점 유형 정의, 파라미터 추가 등 다양한 옵션을 설정할 수 있습니다. 이 명령은 회로도 및 PCB 편집기에서 접근할 수 있습니다.

회로도 편집기
회로도 편집기

PCB 편집기
PCB 편집기

또한 Projects panel에서 프로젝트 항목을 마우스 오른쪽 버튼으로 클릭한 다음, 컨텍스트 메뉴에서 Project Options 를 클릭하여 이 대화상자에 접근할 수도 있습니다.

Set To Installation Defaults 를 사용하면 모든 옵션을 설치 기본값으로 설정할 수 있습니다.

접근 방법과 각 탭에서 사용할 수 있는 옵션에 대한 정보는 아래 드롭다운을 참조하십시오.

Project Options  대화상자의 이 탭에서는 프로젝트에서 생성되는 출력물의 출력 경로와 관련 옵션을 지정할 수 있습니다. 또한 다양한 넷리스트 옵션과 Net Identifier Scope도 지정할 수 있습니다.

  • Output Path - 현재 설계 프로젝트(*.PrjPcb)에서 출력 파일을 생성하기 위한 기본 출력 경로.
  • ECO Log Path - ECO 로그 파일의 기본 출력 경로.

Output Options

  • Open outputs after compile - 설계 프로젝트를 컴파일한 후 생성된 파일을 열도록 활성화합니다.
  • Timestamp folder - 생성된 출력물에 대해 타임스탬프 폴더를 만들도록 활성화합니다. 폴더 이름 형식은 <FolderName> Date Time이며, <FolderName>은(는) Output Path 필드에서 지정하고, Date Time 는 시스템 설정과 동일한 형식을 사용합니다.
  • Archive project document - 프로젝트 문서를 아카이브하도록 활성화합니다.
  • Use separate folder for each output type - 설계 프로젝트에서 생성되는 각 출력 유형별로 별도의 폴더를 만들도록 활성화합니다. 타임스탬프 폴더 생성을 선택한 경우, 해당 폴더 아래에 별도 폴더가 생성됩니다.

Netlist Options

  • Allow Ports to Name Nets - 기본적으로 시스템이 생성한 넷 이름을 사용하는 대신, 배선된 포트의 Name 속성을 사용하여 넷 이름을 지정하도록 활성화합니다.
  • Allow Sheet Entries to Name Nets - 기본적으로 시스템이 생성한 넷 이름을 사용하는 대신, 시트 엔트리 이름을 사용하여 넷 이름을 지정하도록 활성화합니다.
  • Allow Single Pin Nets - 단일 핀만 포함하는 넷의 존재를 허용하도록 활성화합니다.
  • Append Sheet Numbers to Local Net - 회로도 문서의 Sheet Number 파라미터(문서 수준 파라미터) 값을 해당 시트에 로컬인 넷에 덧붙이도록 활성화합니다. 로컬 넷은 시트를 벗어나지 않는 넷입니다. 시트를 벗어나는 넷(따라서 로컬이 아님)에는 이 옵션이 적용되지 않습니다.

    Net Identifier Scope 옵션이 Global(으)로 설정되어 있으면, 동일한 넷 라벨을 가진 모든 넷이 모든 시트에서 서로 연결됩니다. 이러한 넷은 로컬이 아니므로 Append Sheet Numbers to Local Net 옵션은 적용되지 않습니다.
    Append Sheet Numbers to Local Nets 옵션은 각 회로도 시트에 고유한 SheetNumber가 할당되어 있을 때에만 동작합니다. SheetNumber 파라미터는 각 회로도 시트에 대해 Document Options 모드에서 Inspector 패널의 Parameters 탭에서 할당합니다.
  • Higher Level Names Take Priority - 계층 구조에서 상위 시트에 사용된 넷 라벨이 하위 시트의 넷 이름을 지정하도록 하려면 활성화합니다.
  • Power Port Names Take Priority - 소프트웨어는 전원 포트를 일반 포트에 배선하여 글로벌 전원 넷을 로컬화할 수 있습니다. 이렇게 하면 해당 시트에서 그 전원 포트에 연결된 모든 핀이 별도의 넷에 속하게 됩니다. 이 옵션을 활성화하면 전원 포트에 할당된 넷 이름을 사용하여 넷 이름이 강제로 지정됩니다.
Higher Level Names Take Priority 만 활성화된 경우, 이름 지정 우선순위는 다음과 같습니다: Net labels, power ports, ports, pins. 하지만 Power Port Names Take Priority 옵션도 함께 활성화되어 있으면, 이름 지정 우선순위는 다음과 같습니다: Power ports, net labels, ports, pins.

Net Identifier Scope

다중 시트 설계는 전기적(또는 연결) 수준에서 Net Identifier로 정의됩니다. Net Identifier(넷 라벨, 포트, 시트 엔트리, 전원 포트, 숨김 핀)는 동일한 넷 내의 지점들 사이에 논리적 연결을 생성합니다. 이는 한 시트 내부일 수도 있고 여러 시트에 걸칠 수도 있습니다. 물리적 연결은 한 객체가 와이어로 다른 전기 객체에 직접 연결될 때 존재합니다. 논리적 연결은 동일한 유형의 두 Net Identifier(예: 두 개의 넷 라벨)가 동일한 Net 속성을 가질 때 생성됩니다.

설계의 연결성 모델을 생성할 때, Net Identifier들이 서로 어떻게 연결되도록 할지 정의해야 하는데, 이를 Net Identifier Scope 설정이라고 합니다. 다중 시트 설계에서 시트를 연결하는 방식은 본질적으로 두 가지입니다. 하나는 수평으로, 한 시트에서 다른 시트로, 또 다른 시트로 직접 연결하는 방식이고, 다른 하나는 수직으로, 하위 시트에서 상위 시트에 있는 이를 나타내는 시트 심볼로 연결하는 방식입니다. 수평 연결성에서는 포트-포트(넷 라벨-넷 라벨도 가능)로 연결됩니다. 수직 연결성에서는 시트 엔트리-포트로 연결됩니다.

Net Identifier의 스코프는 설계 프로세스 시작 시점에 결정해야 합니다.

드롭다운에서 다음 스코프 중 하나를 선택합니다:

  • Automatic (Based on project contents) - 이 모드는 다음 기준에 따라 사용할 Net Identifier 모드를 자동으로 선택합니다. 최상위 시트에 시트 엔트리가 있으면 Hierarchical 를 사용하고, 시트 엔트리는 없지만 포트가 있으면 Flat 를 사용하며, 시트 엔트리도 포트도 없으면 Global 를 사용합니다.

    Automatic 모드는 필요 시 표준 Hierarchical 모드를 기본으로 사용하며, 전원 포트는 글로벌로 연결됩니다. Strict Hierarchical를 사용하려면 Net Identifier Scope를 수동으로 그에 맞게 설정하십시오. 숨김 핀은 항상 글로벌로 간주됩니다.
  • Flat (Only ports global) - 포트가 설계 전체의 모든 시트에 걸쳐 글로벌로 연결됩니다. 이 옵션에서는 넷 라벨이 각 시트에 로컬이며, 즉 시트 간에 연결되지 않습니다. 동일한 이름의 모든 포트는 모든 시트에서 연결됩니다. 이 옵션은 플랫(계층 없는) 다중 시트 설계에 사용할 수 있습니다. 다만 대형 설계에서는 시트들을 통해 넷을 추적하기가 어려울 수 있으므로 권장되지 않습니다.
  • Hierarchical (Sheet entry <-> port connections, power ports global) - 포트와 일치하는 시트 엔트리 사이를 수직으로 연결합니다. 이 옵션은 시트 심볼 엔트리와 일치하는 하위 시트 포트를 통해서만 시트 간 연결을 만듭니다. 시트의 포트를 사용해 넷 또는 버스를 상위 시트의 해당 시트 심볼에 있는 시트 엔트리로 올립니다. 일치하는 시트 엔트리가 없는 포트는, 다른 시트에 같은 이름의 포트가 존재하더라도 연결되지 않습니다. 넷 라벨은 각 시트에 로컬이며, 즉 시트 간에 연결되지 않습니다. 하지만 전원 포트는 글로벌입니다. 즉 동일한 이름의 모든 전원 포트는 전체 설계 전반에 걸쳐 연결됩니다. 이 옵션은 어떤 깊이/계층의 설계에도 사용할 수 있으며, 인쇄된 회로도에서 설계 전체를 통해 넷을 추적할 수 있게 해줍니다.
  • Strict Hierarchical (Sheet entry <-> port connections, power ports local) - 이 연결성 모드는 Hierarchical 모드와 동일하게 동작하지만, 전원 포트를 각 시트에 로컬로 유지한다는 차이가 있습니다. 즉 동일한 이름의 전원 포트라도 시트 간에 연결되지 않습니다.
  • Global (Netlabels and ports global) - 포트와 넷 라벨이 설계 전체의 모든 시트에 걸쳐 연결됩니다. 이 옵션에서는 동일한 넷 라벨을 가진 모든 넷이 모든 시트에서 서로 연결됩니다. 또한 동일한 이름의 모든 포트도 모든 시트에서 연결됩니다. 포트에 연결된 넷에 넷 라벨도 존재하면, 그 넷 이름은 넷 라벨의 이름이 됩니다. 이 옵션도 플랫 다중 시트 설계에 사용할 수 있지만, 회로도에서 넷 이름을 시각적으로 찾는 것이 항상 쉽지 않기 때문에 한 시트에서 다른 시트로 추적하기가 어렵습니다.
설계에서 시트 엔트리가 있는 시트 심볼을 사용한다면, Net Identifier ScopeHierarchical 또는 Strict Hierarchical(으)로 설정해야 합니다. 이 두 모드 중 어느 것을 사용하든 최상위 시트는 배선되어 있어야 합니다. 시트 엔트리가 있는 시트 심볼을 사용하지 않는다면, 포트 및/또는 넷 라벨을 통해 연결성을 설정할 수 있으므로, 다른 두 Net Identifier 스코프(Flat 또는 Global) 중 하나를 상황에 맞게 사용해야 합니다.
넷 라벨은 동일한 이름의 포트와 연결되지 않는다는 점을 기억하십시오.

Allow Pin-Swapping Using These Methods

PCB 편집기에서 핀, 차동 페어, 파트 스왑은 컴포넌트 패드의 넷과 그에 대응하는 구리를 서로 교환하는 방식으로 수행됩니다. 변경 사항을 회로도에 병합할 때, 핀 스왑은 다음 두 가지 방식으로 처리될 수 있습니다:

  • Adding / Removing Net-Labels - 컴포넌트 심볼에서 핀 스왑을 허용하려면 활성화합니다. 회로도에서 넷 라벨을 교환하여 스왑을 수행하는 것은 연결성이 넷 라벨을 통해 설정된 경우에만 가능하며, 즉 핀들이 물리적으로 하드와이어로 묶여 있지 않아야 합니다.
  • Changing Schematic Pins - 컴포넌트 핀에 연결된 와이어의 넷 라벨 스왑을 허용하려면 활성화합니다. 넷이 컴포넌트에 물리적으로 하드와이어로 연결된 경우에는 ‘Swapping Pins’만 사용 가능한 옵션이 됩니다. 이 방법은 단순한 컴포넌트(예: 저항 어레이)나, 회로도 설계 구조상 다른 대안이 없는 경우에 사용할 수 있습니다.

    핀 스왑은 회로도에서 항상 동작하지만, 그 결과 컴포넌트 심볼 인스턴스가 라이브러리에 정의된 것과 더 이상 동일하지 않을 수 있습니다. 이런 경우 스왑 정보를 파괴하지 않고는 라이브러리에서 심볼을 업데이트할 수 없게 됩니다. 또한 이 설계에서 동일한 컴포넌트의 다른 인스턴스들이 서로 다른 핀 배열을 갖게 되므로, 회로도를 읽는 사람에게 혼란의 원인이 될 수 있습니다.

다음 접을 수 있는 섹션을 사용하여 Error Reporting 탭에 있는 각 위반 항목에 대한 정보를 확인할 수 있습니다(Project Options 대화상자).

컴포넌트와 관련된 위반

문서와 관련된 위반 사항

네트와 관련된 위반 사항

기타와 연관된 위반

AI-LocalizedAI로 번역됨
만약 문제가 있으시다면, 텍스트/이미지를 선택하신 상태에서 Ctrl + Enter를 누르셔서 저희에게 피드백을 보내주세요.