Tùy chọn Dự án - Tùy chọn

Parent page: Hộp thoại WorkspaceManager

Tab Options của Options for PCB Project hộp thoạiTab Options của Options for PCB Project hộp thoại

Tóm tắt

Tab này của Options for PCB Project hộp thoại cho phép bạn chỉ định đường dẫn đầu ra và các tùy chọn liên quan cho các dữ liệu đầu ra được tạo ra cho dự án. Bạn cũng có thể chỉ định nhiều tùy chọn netlist và Phạm vi Định danh Net.

Khi làm việc với một dự án Thư viện Tích hợp (*.LibPkg), tab Options trong hộp thoại Options for Integrated Library (một biến thể của hộp thoại được mô tả ở đây) không chứa các vùng điều khiển sau: Netlist Options, Net Identifier Scope, và Allow Pin-Swapping Using These Methods.

Truy cập

Đây là một trong nhiều tab có sẵn khi cấu hình các tùy chọn cho một dự án – được truy cập từ trong hộp thoại Options for PCB Project. Hộp thoại này được mở bằng cách:

  • Nhấp vào Project | Content | từ menu chính trong Schematic Editor hoặc PCB Editor.
  • Nhấp chuột phải vào mục của chính dự án trong bảng Projects rồi chọn Project Options từ menu ngữ cảnh.
Chỉ có phương thức truy cập thứ hai có thể được dùng cho dự án Thư viện Tích hợp.

Tùy chọn/Điều khiển

  • Ouput Path - đường dẫn đầu ra mặc định để tạo các tệp đầu ra từ dự án thiết kế hiện tại (*.PrjPcb) hoặc khi biên dịch các thư viện được đóng gói (trong một *.LibPkg) thành một thư viện tích hợp.
  • ECO Log Path - đường dẫn đầu ra mặc định cho các tệp nhật ký ECO.
  • Schematic Template Location - dùng trường này để chỉ định một thư mục làm nguồn cho các tệp mẫu schematic (*.SchDot, *.SchDoc) cho dự án.

Tùy chọn Đầu ra

  • Open outputs after compile - bật tùy chọn này để mở các tệp đã được tạo ra từ quá trình biên dịch dự án thiết kế.
  • Timestamp folder - bật tùy chọn này để tạo thư mục dấu thời gian cho dữ liệu đầu ra được tạo ra. Tên thư mục có định dạng <FolderName> Date Time trong đó <FolderName> được chỉ định trong trường Output Path, còn Date Time có cùng định dạng như trong thiết lập Hệ thống của bạn.
  • Archive project document - bật để lưu trữ tài liệu dự án.
  • Use separate folder for each output type - bật tùy chọn này để tạo các thư mục riêng biệt cho từng loại đầu ra được tạo ra cho dự án thiết kế. Nếu bạn đã chọn tạo thư mục dấu thời gian, các thư mục riêng biệt sẽ được tạo bên trong thư mục đó.

Tùy chọn Netlist

  • Allow Ports to Name Nets - bật tùy chọn này để đặt tên cho một net bằng thuộc tính Name của một cổng được nối dây thay vì dùng tên net mặc định do hệ thống tạo.
  • Allow Single Pin Nets - bật tùy chọn này để cho phép tồn tại các net chỉ chứa một chân duy nhất.
  • Append Sheet Numbers to Local Net - bật tùy chọn này để nối thêm giá trị của tham số Sheet Number của một tài liệu schematic (một tham số cấp tài liệu) vào các net cục bộ của sheet đó. Net cục bộ là net không đi ra khỏi sheet. Với một net có đi ra khỏi sheet (và do đó không phải là cục bộ), tùy chọn này không áp dụng.
Nếu tùy chọn Net Identifier Scope được đặt thành Global thì tất cả các net có cùng nhãn net sẽ được nối với nhau trên mọi sheet. Vì các net này không phải là cục bộ nên tùy chọn Append Sheet Number to Local Nets không được áp dụng.
  • Higher Level Names Take Priority - bật tùy chọn này để các nhãn net được dùng trên các sheet cấp cao hơn trong hệ phân cấp sẽ đặt tên cho các net trên các sheet cấp thấp hơn.
  • Power Port Names Take Priority - phần mềm có khả năng cục bộ hóa một power net toàn cục bằng cách nối dây một power port vào một port thường. Điều này sẽ buộc tất cả các chân trên sheet đó được nối với power port đó nằm trong một net riêng. Bật tùy chọn này sẽ buộc việc đặt tên net dùng tên của net được gán cho power port.
Nếu chỉ bật tùy chọn Higher Level Names Take Priority, thứ tự ưu tiên đặt tên sẽ như sau: Net labels, power ports, ports, pins. Tuy nhiên, nếu tùy chọn Power Port Names Take Priority cũng được bật, thì thứ tự ưu tiên sẽ là: Power ports, net labels, ports, pins.

Phạm vi Định danh Net

Các thiết kế nhiều sheet được xác định ở mức điện (hoặc mức kết nối) bằng Net Identifiers. Các định danh net (nhãn net, port, sheet entry, power port, chân ẩn) tạo ra các kết nối logic giữa các điểm trong cùng một net. Việc này có thể diễn ra trong một sheet hoặc trên nhiều sheet. Kết nối vật lý tồn tại khi một đối tượng được gắn trực tiếp với một đối tượng điện khác bằng dây. Kết nối logic được tạo ra khi hai định danh net cùng loại (ví dụ: hai nhãn net) có cùng thuộc tính Net .

Khi mô hình kết nối của thiết kế được tạo ra, bạn phải xác định cách bạn muốn các định danh net kết nối với nhau – điều này được gọi là thiết lập Net Identifier Scope. Về cơ bản có hai cách để kết nối các sheet trong một thiết kế nhiều sheet: hoặc horizontally, trực tiếp từ sheet này sang sheet khác, rồi sang sheet khác nữa, v.v.; hoặc vertically, từ một sub-sheet đến ký hiệu sheet đại diện cho nó trên sheet cha. Trong kết nối ngang, các kết nối là từ port đến port (nhãn net đến nhãn net cũng khả dụng). Trong kết nối dọc, các kết nối là từ sheet entry đến port.

Phạm vi của các định danh net nên được xác định ngay từ đầu quá trình thiết kế.

Dùng danh sách thả xuống để chọn một trong các phạm vi sau:

  • Automatic (Based on project contents) - chế độ này tự động chọn chế độ định danh net sẽ dùng dựa trên các tiêu chí sau: nếu có sheet entry trên top sheet, thì dùng Hierarchical; nếu không có sheet entry nhưng có port, thì dùng Flat ; nếu không có sheet entry và cũng không có port, thì dùng Global .
Chế độ Automatic mặc định sẽ dùng chế độ Hierarchical tiêu chuẩn nếu cần, với các power port kết nối toàn cục. Để dùng Strict Hierarchical, hãy đặt thủ công Net Identifier Scope tương ứng. Các chân ẩn luôn được xem là toàn cục.
  • Flat (Only ports global) - các port kết nối toàn cục trên mọi sheet trong toàn bộ thiết kế. Với tùy chọn này, các nhãn net là cục bộ trong từng sheet; chúng sẽ không kết nối qua các sheet. Tất cả các port có cùng tên sẽ được kết nối trên mọi sheet. Tùy chọn này có thể dùng cho các thiết kế nhiều sheet dạng phẳng. Không khuyến nghị cho các thiết kế lớn vì có thể khó lần vết một net xuyên qua các sheet.
  • Hierarchical (Sheet entry <-> port connections, power ports global) - kết nối theo chiều dọc giữa một port và sheet entry tương ứng. Tùy chọn này chỉ tạo các kết nối liên sheet thông qua các sheet symbol entry và các port tương ứng trên sub-sheet. Nó dùng các port trên sheet để đưa net hoặc bus lên các sheet entry trong các sheet symbol tương ứng trên sheet cha. Các port không có sheet entry tương ứng sẽ không được kết nối, ngay cả khi có một port cùng tên xuất hiện trên sheet khác. Các nhãn net là cục bộ trong từng sheet; chúng sẽ không kết nối qua các sheet. Tuy nhiên, các power port là toàn cục, tức là tất cả power port cùng tên đều được kết nối trong toàn bộ thiết kế. Tùy chọn này có thể được dùng để tạo các thiết kế ở bất kỳ độ sâu hoặc phân cấp nào và cho phép một net được lần vết xuyên suốt thiết kế trên sơ đồ nguyên lý in ra.
  • Strict Hierarchical (Sheet entry <-> port connections, power ports local) - chế độ kết nối này hoạt động giống như chế độ Hierarchical , điểm khác biệt duy nhất là các power port được giữ cục bộ trong từng sheet; chúng sẽ không kết nối qua các sheet với các power port cùng tên.
  • Global (Netlabels and ports global) - các port và nhãn net kết nối trên mọi sheet trong toàn bộ thiết kế. Với tùy chọn này, tất cả các net có cùng nhãn net sẽ được kết nối với nhau trên mọi sheet. Đồng thời, tất cả các port cùng tên cũng sẽ được kết nối trên mọi sheet. Nếu một net được nối với một port đồng thời cũng có nhãn net, thì tên net sẽ là tên của nhãn net đó. Tùy chọn này cũng có thể dùng cho các thiết kế nhiều sheet dạng phẳng, tuy nhiên sẽ khó lần vết từ sheet này sang sheet khác vì việc xác định trực quan tên net trên schematic không phải lúc nào cũng dễ.
Nếu thiết kế sử dụng các sheet symbol với sheet entry, thì Net Identifier Scope nên được đặt là Hierarchical hoặc Strict Hierarchical. Trong cả hai chế độ này, top sheet phải được nối dây. Nếu không dùng sheet symbol với sheet entry, kết nối có thể được thiết lập thông qua Port và/hoặc nhãn Net, vì vậy nên dùng một trong hai phạm vi định danh net còn lại (Flat hoặc Global) cho phù hợp.
Hãy nhớ rằng các nhãn net không kết nối với các port cùng tên.

Cho phép Hoán đổi Chân bằng Các Phương pháp Này

Trong PCB editor, việc hoán đổi Pin, Cặp Vi sai và Part được thực hiện bằng cách hoán đổi các net trên pad linh kiện và phần đồng tương ứng của chúng. Khi các thay đổi được gộp vào schematic, có hai cách để xử lý việc hoán đổi chân:

  • Adding / Removing Net-Labels - bật tùy chọn này để cho phép hoán đổi pins trên ký hiệu linh kiện. Việc thực hiện hoán đổi trên schematic bằng cách hoán đổi nhãn net chỉ có thể thực hiện nếu kết nối được thiết lập thông qua các nhãn net, tức là các chân không được nối cứng với nhau.
Ưu điểm của cách tiếp cận này là ký hiệu linh kiện không thay đổi và có thể được cập nhật từ thư viện vào thời điểm sau. Đây là lựa chọn tốt nhất cho một linh kiện phức tạp, chẳng hạn như FPGA, nơi việc di chuyển vật lý hai chân trên ký hiệu có thể khiến ký hiệu dựa trên ngân hàng I/O bị hiển thị không chính xác.
  • Changing Schematic Pins - bật tùy chọn này để cho phép hoán đổi net labels trên các dây được gắn với các chân của linh kiện. Hoán đổi Chân sẽ là tùy chọn duy nhất khả dụng khi các net đã được nối dây vật lý cứng tới linh kiện. Phương pháp này có thể dùng cho các linh kiện đơn giản (chẳng hạn như mảng điện trở) hoặc khi không có lựa chọn nào khác do cấu trúc của thiết kế schematic.
Việc hoán đổi các chân sẽ luôn hoạt động trên schematic, nhưng điều đó có thể đồng nghĩa với việc thể hiện của ký hiệu linh kiện không còn giống như định nghĩa trong thư viện nữa. Trong tình huống này, điều đó có nghĩa là ký hiệu không còn có thể được cập nhật từ thư viện mà không làm mất thông tin hoán đổi. Điều đó cũng có nghĩa là các thể hiện khác của cùng linh kiện này trong thiết kế sẽ có cách sắp xếp chân khác nhau, điều này có thể gây nhầm lẫn cho người đọc schematic.

 

AI-LocalizedAI-localized
If you find an issue, select the text/image and pressCtrl + Enterto send us your feedback.
Nội dung