홀 간 간격

Rule category: 제조

Rule classification: 바이너리

요약

이 규칙은 드릴 홀의 제조 호환성을 검사하도록 보장합니다. 활성화하면 동일한 위치에 여러 비아/패드가 존재하는 경우 또는 패드/비아 홀(구멍)이 서로 겹치는 경우를 플래그로 표시합니다. 또한 적층 마이크로 비아(stacked micro via)를 허용할지 여부를 결정하는 옵션도 있습니다.

제약 조건

Hole To Hole Clearance 규칙의 기본 제약 조건입니다.Hole To Hole Clearance 규칙의 기본 제약 조건입니다.

  • Allow Stacked Micro Vias - 이 옵션을 활성화하면 마이크로 비아를 적층할 수 있습니다. 
마이크로 비아를 사용하면 다음과 같은 많은 장점이 있습니다:
  • 이러한 비아는 훨씬 더 작은 패드를 필요로 하므로 보드 크기와 무게를 줄이는 데 도움이 됩니다.
  • IC 부품을 더 높은 밀도로 배치할 수 있습니다. 그 결과 더 작은 PCB를 사용할 수 있으며, 이는 전체 보드 제조 비용을 줄이는 데 도움이 됩니다.
  • 경로가 더 짧아져 전기적 성능이 향상됩니다.
  • Hole To Hole Clearance - 설계에서 패드/비아 홀 사이에 허용되는 최소 간격 값입니다.

중복 규칙 충돌 해결 방법

모든 규칙은 우선순위 설정에 따라 해결됩니다. 시스템은 우선순위가 높은 규칙부터 낮은 규칙 순으로 확인하며, 검사 중인 객체(들)에 대해 범위 표현식이 일치하는 첫 번째 규칙을 선택합니다.

규칙 적용

온라인 DRC 및 배치 DRC.

AI-LocalizedAI로 번역됨
만약 문제가 있으시다면, 텍스트/이미지를 선택하신 상태에서 Ctrl + Enter를 누르셔서 저희에게 피드백을 보내주세요.
콘텐츠