创建原理图中的电路连接

元器件及其连接方式打造出属于您的独特电子电路。在原理图中，通过将元器件引脚连接在一起来创建设计的逻辑表示。若要设计印刷电路板，请放置物理元器件并用导线创建相同的连接。

物理和逻辑连接

在原理图上，可以通过绘制从一个元器件到另一个元器件的导线来创建连接，这种类型的连接称为物理连接。

您还可以通过在每个元器件引脚上放置短导线和网络标签来将一个引脚连接到另一个引脚——在编译设计时，本软件会识别这两个网络段并将其连接以形成单个网络，这种类型的连接称为逻辑连接。

物理连接允许读者在调查电路时跟踪每条线路，但多条线路可能会导致原理图密集而繁杂。另一方面，Net Labels减少了布线量，但读者必须扫描图表，找到所有可能的连接。如果您是设计人员，您可以自由决定最适合您的设计的连接模式，包括混合了这两种技术的模式。

通过放置导线创建物理连接，或使用网络标签创建逻辑连接。

除了在原理图表中创建逻辑连接之外，还有用于在原理图表之间创建逻辑连接的对象。创建此连接的方式取决于您如何将原理图构造为平行式设计或层次式设计，下面将对此进行详细说明。

可以使用多个不同的网络标识符来连接不同原理图。

用于创建连接的对象

原理图编辑器包括下列用于创建连接的对象，这些对象统称为网络标识符。

设计结构如何影响连接

相关文章：​ Multi-sheet and Multi-channel Design

如果设计不适用于单个原理图表，则可以将其分布在多个图表上。有两种不同的模型可用于在多表原理图中组织并创建连接：一种是平行式设计，您可以将其视为一个已分割为多个较小图表的大原理图表；或者是层次式设计，在这种设计中，图表采用grandparent-parent-child结构链接。

通过将Sheet Symbol放置在父表上来实现多表设计，Sheet Symbol表示子表并链接到子表，如下图所示。

Sheet Symbol表示（并链接到）下一级图表。在平行式设计中，这种结构只能有一层深度，但在层次化设计中，深度没有限制。

平行式设计

相关文章： Multi-sheet and Multi-channel Design

当直接创建从一个图表到另一个图表的连接时，设计称为平行式设计，其不会通过父表上的图表符号。在平行式设计中，图表符号仅表示（并引用）子表。由于没有层次结构，因此这类设计中的所有图表均显示在Projects面板中的同一层次。下面两个图像即显示了平行式设计。

平行式设计更易于创建。平行式设计可以包括带有每个子表Sheet Symbol的顶层图表，但由于顶层图表不用于创建图表到图表连接，因此这是可选项。对于只有两个或三个原理图表的小型设计，您可能会决定顶层图表不添加任何值。如果图表数量增加，顶层图表可以帮助读者根据逻辑块（Sheet Symbol）在图表上的排列方式了解电路设计功能。

  上图所示的没有顶层图表（左图）和有顶层图表（右图）的相同设计均是平行式设计示例。

  在平行式设计中，可以通过Ports、Offsheet Connectors、Power Ports和Net Labels创建图表之间的连接，如前面用放大镜显示的图像所示。建议采用的方法是在每个图表和Port中使用Net Label连接图表。Port提供了比Off-Sheet Connectors更多的功能，包括添加Port Cross References功能，这将引用另一个图表中的匹配端口向每个端口添加一个SheetName[GridReference]，如下图所示。

平行式设计中的图表数量没有限制。

端口交叉引用已添加到每个Port旁，指明匹配Port的目标图表和栅格引用。

层次式设计

相关文章：Multi-sheet and Multi-channel Design

当图表到图表连接是从Sheet Symbol到其所引用的子表时，设计称为层次式设计。在网络级别，于Sheet Symbol中的Sheet Entry和子表上与Sheet Entry同名的Port之间创建连接。由于创建的图表到图表连接仅是父表与其子表之间向上和向下连接，因此这种类型的连接也称为垂直连接。

在层次化设计中，网络级连接从父表中的Sheet Entry一直连接到子表中的匹配Port。

层次式设计有下列两个主要优点。

1. 第一个是能够以逻辑块（Sheet Symbol）的方式向读者展示设计功能。顶层原理图将设计呈现为一组高级功能块，这些块的排列反映了它们在整个电路中从左到右、从输入到输出等这些传统流程中的位置。如果需要，可以将这些块进一步分解成小块，使承载元器件的最低级原理图具有相对简单的结构，并具有较少的元器件。由于每个图表相对简单，因此测量的图表尺寸可以较小，在打印原理图时这是一个很大的优点。

2. 另一个主要优点是通常更容易通过层次式设计跟踪信号，因为读者仅需要将父表上的Sheet Entry与子表上的Port匹配，并且可以沿着每个图表内的布线跟踪信号。

在建立层次式设计中还有额外工作，即图表符号需要Sheet Entry，并且必须对顶层图表布线，使信号从一个Sheet Symbol传送到另一个Sheet Symbol。本软件配置有一个工具，用于帮助保持Sheet Entry与子表Ports同步（用于所有图表符号的Design » Synchronize Sheet Entries and Ports，或用于单个图表符号的Right-click » Sheet Symbol Actions » Synchronize Sheet Entries and Ports）。它还包括帮助将较大设计分解成较小设计的工具（Right-click » Refactor » Move Selected Sub-circuit to Different Sheet）。若需了解有关这些重构和重构工具的更多信息，请参见页面Design Refactoring。

层次式设计可以采用任何深度，并包括任意数量的原理图。

多通道设计

相关文章：Multi-sheet and Multi-channel Design

电子设计包括电路重复部分并不罕见。它可以是立体声放大器，也可以是64声道混音台。Altium NEXUS中被称为多通道设计的功能集完全支持这种类型的设计。在多通道设计中，您只需捕获重复电路一次，然后指示软件重复，这是通过放置均引用同一子原理图的多个图表符号，或者通过配置单个图表符号以重复所引用的子原理图所需的次数实现的。编译设计时，会在内存中扩展，所有元器件和连接重复所需次数，这与用户自定义通道命名方案一致。

  左侧有4个Sheet Symbol，所有符号均引用相同的子表（PortIO.SchDoc）。在右边，InputChannel.SchDoc按照重复关键字重复了8次。

您捕获的逻辑设计从未实际展平，始终保持为多通道原理图。当您将其转移到PCB布局时，物理元器件和网络将按要求的次数步进，您可以完全访问可用于Working Between the Schematic and the Board的交叉探测和交叉选择工具。PCB编辑器中还有一个工具，用于复制一个通道在所有其它通道上的放置情况和布线，能够轻松移动和重新定向整个通道。有关多通道设计的更多信息，请参考文章multi-channel design。

由于软件在编译设计时使用此结构模型对内存中的通道进行实例化，因此多通道设计必须为层次式设计。

设置网络标识符范围

对话框页: Options for Project

编译项目时，本软件使用Net Identifier Scope的当前设置来确定如何在原理图表之间建立连接。Net Identifier Scope配置在Options for Project对话框的Options选项卡（Project » Project Options）中。

选择适于您设计结构的Net Identifier Scope模式。

Global、Flat和Hierarchical选项的行为如下图所示。

如何为三种主要模式中的每一种模式创建连接的简单示例：Global模式显示在左侧，然后是Flat模式，最后是Hierarchical模式。

除了上面提到的3个选项（Global、Flat、Hierarchical），还有一个Automatic选项。通常最好将Scope设置为Automatic模式，Altium NEXUS将根据图表结构以及端口和Sheet Entry的存在/缺少情况、从3个选项中选择最合适的选项。

设置为Automatic时，软件将根据下列条件自动从三种待用主要网络标识符模式中选择：

• 如果顶层图表中有Sheet Entry，则使用Hierarchical模式。
• 如果没有Sheet Entry，但存在端口，则使用Flat模式。
• 如果没有Sheet Entry和端口，则使用Global模式。

如何命名网络

每当您在元器件引脚之间放置导线时，会创建连接。这种设计中的每个网络都有一个名称，如果尚未放置可用于命名网络的网络标识符，则本软件将根据网络中的一个引脚（例如NetR7_1）命名该网络，如下图所示。如果在某个阶段更改了元器件标号，则在重新编译设计时，系统生成的网络名称也会更改，必须在原理图和PCB之间传递这些更改，使所有内容保持同步。

根据网络中的一个引脚为没有网络标识符的网络指定系统生成的名称。

网络上的多个网络标识符

原理图表中，同一网络上不能有多个名称不同的Net Label，编译项目时将会检测到此类情况并将其标记为错误。但是，在出现在不同图表上的网络上具有多个网络标识符是合法的。

此功能允许设计人员：

• 更改层次结构中不同级别的网络名称，以更好地反映其在该图表中的功能。
• 重用子原理图表，且无需对其上的网络进行重命名。

控制网络命名的选项

对话框页：​ Options for Project

最终，每个网络在PCB上只能有一个名称（一个PCB网络不能有两个名称），每个网络名称在PCB上只能使用一次（不应有两个名称相同的不同PCB网络）。软件会在编译项目时自动解析多个名称的网络，使其只有一个名称，但它可能不是您期望的名称。在Options for Project对话框Options选项卡的Netlist Options部分中，有许多选项可用于控制名称的选择方式。有关每个选项的详细信息，请参阅对话框页Options for Project。

设置这些选项的其中一个好办法是启用Allow Ports to Name Nets和Higher Level Names Take Priority选项。将这些选项与合理使用各图表上重要网络上的网络标签相结合，以确保所有重要网络（包括连接图表的网络）均得到命名，并且在较高级原理图上指定的名称能在较低级原理图上使用。

两个单独的同名网络

另一个可能出现的网络命名问题是，在不同的原理图表上使用相同的网络名称来标记不同的网络。将在编译期间由Duplicate Nets错误检查检测到这一问题。这种情况下，您无法将设计传输到PCB，设计传输期间这两个单独网络将合并到单个PCB网络中。

可以通过在Options for Project对话框的Options选项卡中启用Append Sheet Numbers to Local Net选项来解决此问题。启用此选项后，所有本地网络的名称均会附加SheetNumber参数的值，如下图所示。

 
由于已在多个图表上使用网络标签Input，因此已启用Append Sheet Numbers to Local Net选项以防止Duplicate Nets错误出现。可以通过单击complied sheet选项卡（右图）来查看效果，请注意_ 2已附加到网络名称中。

有意连接两个网络

有些情况下，您需要有意连接两个不同的网络。这不是一个简单的命名问题，而是在需要将两个网络作为设计要求进行短接时进行有意连接，例如当您需要以受控方式连接模拟接地和数字接地时。

这是通过一个Net Tie元器件连接两个网络来实现的。Net Tie元器件只不过是受控短路。在原理图中，Net Tie元器件具有两个（或多个）引脚，每个引脚连接到网络以进行短路。请注意，这些引脚在原理图中并不相互连接，而是在PCB封装内连接在一起。

Net Tie元器件用于将一个时钟布线到两个FPGA时钟引脚上，在Net Tie封装中的PCB焊盘（如阴影线所示）上，用导线（如轮廓所示）使元器件短路。

在PCB侧，封装的焊盘数量与原理图符号的引脚数量相同，封装的各焊盘间有铜。本软件会自动忽略在Net Tie PCB元器件中创建的短路，因此不会出现DRC错误。

在这种情况下，所有网络均在整个原理图和PCB上保留自己的名称。

电源网络

设置的默认行为是假定电源网络是全局网络，也就是说，希望这些电源网络在每个原理图表上均可用。若要访问电源网络，仅需使用所需的网络名称放置Power Port，然后将元器件连接到该电源端口。

决定电源端口连接到哪个网络的是网络名称，而不是符号的样式——3个突出显示的电源端口均连接到GND网络。

电源网络定位——全局定位

如前文所述，通过为Net Identifier Scope选择Strict Hierarchical选项，可以在层次化设计中将电源网络放置到每个原理图表。这种方法将所有电源网络放置在每张图表上，因此必须使用与信号网络相同的方法将它们手动连接在一起。如果电源网络未连接在一起，则在编译设计时，每个原理图上的每个电源网络将出现Duplicate Net Name错误。您还需要调整Connection Matrix设置，允许端口连接到电源端口。

如果Net Identifier Scope设置为Strict Hierarchy，则必须将每个电源网络连接到使用它们的每个图表上。

电源网络定位——单独定位

还可以通过将电源端口连接到特定图表上的端口，将特定电源网络放置在特定图表上。

此处，仅针对此图表执行3V3电源网络定位，因此还必须在父表中手动布线。GND和5V网络仍然是全局电源网络。

捆绑多个网络

大型设计中存在的一个常见挑战是保持网络可托管，这不仅是从设计者创建连接的角度，而且是从那些必须解释和理解原理图的读者的角度。在连接图表时这一挑战尤其重要，因为这是设计人员和读者最容易混淆的时候。

可以通过将网络捆绑到总线或信号线束中来解决这个挑战。

使用总线

总线用于捆绑一系列时序网络，例如地址总线或数据总线。这些网络的核心要求是总线中的每个网络均用一个公共基本名称命名，后面跟着一个数字标识符，如下图所示。例如，Control1、Control2和Control3可以捆绑到总线Control[1..3]中。不能使用总线捆绑一组不相关的网络，例如Enable、Read和Status网络，但可以使用信号线束。

要创建有效总线，它必须包括下列所有这些元素（如下图所示）：

• 每个单独网络的Net Label
• 总线上的Net Label
• 名称与总线相同的Port（如果Port离开此图表）

  必须包括上图显示的所有元素才能创建有效总线。只有当您要从总线两侧分开不同总线元素时，才需要使用总线入口。

使用信号线束

由于信号线束可用于捆绑任意数量的网络、总线和低级线束，因此信号线束非常灵活。顾名思义，信号线束类似于接线线束，在线束中，可以捆绑电线的任何结构，并通过电子或电气产品布线。这些线束的创建和托管更为复杂，但回报是线束可以大大简化原理图的显示并提高其可读性。

信号线束用于捆绑网络、总线和低级信号线束的任意组合。

组成完整信号线束的元素包括：

• Harness Connector - 将Harness Connector视为一个漏斗，它通过包含的Harness Entry收集连接到此线束中的所有信号。Harness Connector的一个关键特性是Harness Type，其标识线束并用于将构成信号线束的各种元素捆绑在一起，包括连接的Port/Sheet Entry。
• Harness Entries - 希望成为此信号线束一部分的每个信号（网络、总线或信号线束）通过Harness Entry进入Harness Connector。Harness Entry包括Harness Typ属性，仅在嵌套信号线束时使用，表示此Harness Entry连接了低级信号线束。
• Signal Harness line - 这是一条总线状线路，用于将信号线束穿过图表。
• Harness Type - Harness Type是一组线束入口。每个检测到的Harness Type在Harness Definition File中定义，如下所述。Harness Type及其关联Harness Entry本质上是网络承载用容器的名称，而不是网络本身的名称。若要检查线束类型值，请将光标悬停在对象上，例如Port、Sheet Entry或Harness Connector （必须编译项目）。
• Harness Definition File - 本软件通过在ASCII Harness Definition File中记录每个信号线束（Harness Type）中的Harness Entry来托管信号线束。下图显示了Harness Definition File的语法，每个Harness Type的文件中均有一条线，详细说明该线束中的Harness Entry。会自动为其上具有Harness Connector的每个原理图表创建（管理）Harness Definition File。您可以在项目树的\Settings文件夹中找到这些线束定义文件，如下图所示。可以通过单击位于原理图右下方的 按钮打开线束定义文件。如果设计有影响信号线束的更改，则线束定义文件应在编译项目时自动更新。否则，可以通过右键单击Projects面板中的Project文件并运行Regenerate Harness Definitions命令来再次生成文件。
• Port + Sheet Entry - 与Net或Bus一样，Signal Harness可以通过Port离开图表，然后通过匹配的Sheet Entry连接到较高级别的图表。请注意，如果在Preferences对话框的Schematic - Graphical Editing页面中启用Sheet Entries and Ports use Harness Color选项，软件会自动更改Port和Sheet Entry的颜色，以显示它们携带有Signal Harness。还要注意的是，Port和Sheet Entry对象包括Harness Type属性，放置Port时，当您使Port接触Signal Harness线时，属性值会自动设置。对于定义有线束（存在Harness Connector）的原理图上的Port，Harness Type将自动定义且不可编辑。对于放置在较高级原理图表上的Port或Sheet Entry，Harness Type将为空且可编辑，通常无需手动设置。通过将光标悬停在Port/Sheet Entry上，可以随时检查指定的Harness Type。

线束定义存储在Harness Definition文件中，上图中定义了两个信号线束，即1WB_Write_Read和JTAG。

编译设计

相关文章：Compiling and Verifying the Design

在本文中，有许多关于设计编译的参考。那么什么是编译？为什么需要编译设计？

原理图编辑器本质上是一个智能绘图工具，而非布线工具。当您使用导线连接两个引脚时，您正在绘制设计意图，而不是建立实际网络。在编译项目之前，不会创建网络。这种方法有许多优点，其中最大的优点是设计的编译模型位于单独编辑器之外。本项目的编译模型称为统一数据模型（UDM）。统一数据模型包括设计中每个元器件的详细描述，以及它们之间的连接方式。

编译项目时：

• 将在每个图表中创建连接
• 然后，根据所选的Net Identifier Scope创建图表到图表连接
• 将创建统一数据模型，在Navigator面板中显示元器件和连接详细信息
• 将运行已启用的错误检查。

统一数据模型

本软件的一个基本元素是统一数据模型。在编译项目时，会创建一个单一的聚力模型，这是设计过程的核心所在。然后可以使用软件中的各种编辑器和服务来访问和操纵模型中的数据。统一数据模型经构建能容纳来自设计方方面面的信息（包括元器件及其连接），而不是将单独的数据存储运用于各类设计领域。

统一数据模型可将所有设计数据提供给所有编辑器，并有助于提供诸如多通道设计等复杂功能。

那么，您如何与统一数据模型实现互动（例如，在设计流程中跟踪某一网络）？答案是：在Navigator面板中操作。

检查连接

参考文章： Navigator panel

如果设计很大且分布在许多图表上，则很难在设计中遵循和验证连接。为此，使用Navigator面板。通过该面板，可以看到整个已编译设计，因此在编译项目（Project » Compile PCB Project）之前此面板为空白。

使用该面板的基本方法是：

• 单击面板顶部的按钮  ，打开Preferences对话框并启用首选的Highlight Methods，从而设置浏览行为。或者，右键单击面板中感兴趣的对象，然后使用菜单选项配置导航行为。
• 在第一段中设置浏览范围，以浏览整个设计，并选择Flattened Hierarchy。
• 单击列表Instance部分中的元器件，跳转到该元器件。
• 单击Net/Bus部分中的网络或总线，跳转到该网络或总线。
• 按住Alt键，跳转至原理图和PCB上的对象。

单击Navigator面板中的元器件或网络，确定该元器件或网络的位置，并通过跟踪设计的连接情况。右键单击可访问Display选项。 将光标悬停在图像上，以同时显示原理图和PCB上的元器件（在导航面板中单击以包含PCB对象时按住Alt键）。

导航电路板上的元器件

除了从导航面板定位原理图和PCB上的元器件（如果按住Alt键），还可以直接从原理图导航PCB上的引脚/元器件/网络/总线/线束。

例如，单击，然后在原理图上定位元器件时，还可以在PCB上定位相同的元器件。

这样做，需要：

• 启用Highlight Methods中的Selecting选项，以及Preferences对话框的System - Navigation页面中Cross Select Mode部分中的首选项。
• 在原理图编辑器和PCB编辑器中启用Cross Selection（Tools » Cross Select Mode）

通过这些选项配置导航和交叉选择行为。

现在，当您在原理图上选择引脚/元器件/网络/总线/线束时，也将在PCB上选择这些对象，如下图所示。

在原理图上选择元器件和网络，也将在PCB上选择这些对象。交叉选择同样适用于从PCB到原理图。

电路板设计空间中的连接

在PCB编辑器中，网络中节点之间的连接由一系列点到点连接线表示，这些连接线统称为ratsnet。

在单个网络中，连接线连接该网络中的所有节点。这些节点的连接模式或顺序称为网络拓扑，将在下文讨论相关内容。

通过连接线连接网络中的节点。

连接线显示为细实线。连接线在放置元器件期间是极好的辅助工具，有助于对彼此连接的元器件实施定位和定向。为了减少视觉混乱，当您移动元器件时，除了连接到该元器件的连接线之外，所有连接线均将隐藏。

使用连接线帮助元器件定位和定向。

连接线不仅是元器件放置过程中的有用指南，也是交互式布线和自动布线过程中的有用指南。由于在工作时会监视和更新连接，因此您可以将其布线到网络上的任何点，然后完成连接，而不必布线到连接线结束的焊盘。

网络拓扑

网络中节点相互连接的模式或顺序称为网络拓扑。网络拓扑由适用的Routing Topology设计规则控制，该规则默认为最短拓扑。最短是指网络中的节点以网络最短的总连接长度相互连接。移动元器件时会监视此总长度，连接线的样式会动态变更，以保持总长度最短。可以在上图所示的动画中观察到，在动画中，从移动元器件的底部向下连接的线随着元器件的移动而跳跃——每当连接的焊盘之一接近其网络中的另一焊盘时发生这种情况。

应用预定义拓扑

参考文章：​Routing Topology design rule

为了使用不同的拓扑，可以创建其他布线拓扑设计规则来配置网络（或网络组）。为了说明这一点，下图左侧显示默认拓扑规则，右侧显示已应用Starburst的新布线拓扑的同一网络。在星形拓扑中，连接从具有Electrical Type of Source的焊盘辐射（所有焊盘的默认类型为Load）。

如果是默认拓扑，采用获得最短总连接长度的方式布置连接线。如果是Starburst拓扑，连接线均从Source焊盘辐射。

应用自定义拓扑

相关文章;From-To Editor

在单个网络中，两个节点之间的连接称为From-To。若要在单个引脚到引脚级控制连接线的路径，可以在网络中手动定义From-Tos，从而有效地创建自定义网络拓扑。

From-To Editor是通过将PCB面板设置为From-To Editor模式来定义的。定义From-To的过程是选择网络中的两个节点，然后单击Add From To按钮。为了清楚地识别工作区中的From-Tos，将其显示为虚线而非实线。

在两个焊盘之间定义了一个From_To，请注意是如何将From_To线显示为虚线而不是实线的。

管理连接线显示

参考文章： View Configuration panel, Connection object

• 通过在View Configuration面板的 Layers and Colors选项卡System Colors部分中切换Default Connection Lines选项的显示状态，隐藏/显示所有连接线。
• 使用View » Connections子菜单（按快捷键N弹出此菜单）中的命令选择性地隐藏/显示连接线。所有可用命令均有快捷键，因此提高了执行下列任务的效率：隐藏所有连接线（N、H、A），然后显示特定网络的连接线（N、S、N）。
• 当处于单层模式（Shift + S）时，仅显示连接到该层上元器件焊盘的连接线。使用View Configuration面板中的All Connections in Single Layer Mode选项（View Options选项卡的Additional Options部分）中控制此操作。
• 对于起始焊盘和结束焊盘位于不同层上的连接线，请使用起始层颜色和结束层颜色的组合显示每个连接线。使用View Configuration面板View Options选项卡中的Use Layer Colors For Connection Drawing选项（View Options选项卡的Additional Options部分）控制此操作。
• 为网络或一组网络中的连接线指定颜色，以便轻松识别这些连接线。将在下文讨论相关内容。
• Mask或Dim所有网络，但您感兴趣的网络除外。将PCB面板设置为Nets模式，然后在下拉列表中选择Dim（将其他对象调暗，但允许编辑调暗的对象）或Mask（将其他对象调暗，仅允许编辑未调暗的对象），然后单击Net（或Net Class）。除了属于所选网络的对象之外，所有对象均调暗，以便于查看和使用网络中的选中对象。
• 移动元器件时，您可以按快捷键N，暂时停用连接线的再优化和显示。

元器件定位指南

当您在工作区中移动元器件时，会显示一条绿色或红色粗线，粗线从元器件内的某个点移动到电路板上的某个位置。这条线被称为最佳放置矢量，其作用是指示新位置是比先前位置好（绿色）还是差（红色）。

这个矢量具有两个不同的属性：其提出的目标位置，和它的颜色。

若要确定矢量各端点的位置，该功能会使用由连接线端点位置界定的多边形的几何中心。有两个相关几何中心，一个（元器件几何中心）由终止于待移动元器件上的连接线的末端界定，另一个（目标位置几何中心）由该组连接线的另一端界定。

在这两个几何中心之间绘制最佳放置矢量，元器件末端用点突出显示。由于矢量是相对指示符，因此当您第一次单击以开始移动元器件时，矢量始终以绿色绘制。移动元器件时，会持续重新计算两个几何中心，其原因在于在自动重新优化以保持移动元器件的网络拓扑适用时连接线会从一个焊盘移动到另一个焊盘。由于网络重新优化，OPV的目标端可以随着元器件的移动而跳跃。如果几何中心分开，OPV变长，连接线可能变为红色。如果几何中心相互靠近，则OPV变短，连接线可能变为绿色。

矢量的长度不是设置颜色的唯一条件，OPV的颜色还受连接到移动元器件的连接线的总长度的影响。如果移动元器件导致连接线总长度增加，则OPV变为红色。或者，如果移动元器件导致连接线总长度减小，则连接线变为绿色。

虽然矢量长度在增加，但由于连接线的总长度越来越短，因此矢量仍然是绿色。
当元器件旋转时，连接长度增加，OPV变为红色。

设置网络颜色

为了使原理图更具可读性，以及更容易在PCB编辑器中使用网络和布线，可以将颜色应用于原理图布线以及PCB网络和布线。

如下图所示，可以使用View » Set Net Colors子菜单中的命令将高亮颜色应用于原理图编辑器中的网络或总线。可以通过更新PCB命令将这些颜色随时传输到PCB编辑器。

在PCB编辑器中，在PCB View Configuration 面板的System Colors部分中配置Connection Lines的默认颜色和可见性。请注意，此默认颜色是在创建网络时应用的（在从原理图进行初始设计传输期间），如果更改此选项，则现有连接线的颜色不会更改。

在PCB编辑器中，以PCB面板的网络模式显示应用于每个网络的颜色。查看网络名称旁边复选框后面的颜色，如下图右下角所示。

颜色始终应用于未布线的网络（连接线）。若要在布线网络上显示颜色，请启用PCB面板中网络名称旁边的复选框，并在Preferences对话框的Board Insight Color Overrides页面中配置显示选项。在下图中，覆盖色Base Pattern设置为Solid，Zoom Out Behavior设置为Override Color Dominates。

原理图采用的网络颜色通过更新PCB命令传输到PCB。配置PCB Color Override功能，以控制它们在电路板上的显示方式。

更改PCB网络的颜色

不可能总是将颜色施加到原理图布线上并将其转移到PCB上。在这种情况下，彩色仍可应用于PCB编辑器中的连接线和布线。若要在设计转移后更改网络颜色，请在PCB面板的Nets模式中双击网络名称。可以在Edit Net 对话框中编辑单个网络的颜色。

若要更改多个网络的颜色，请使用PCB面板的Nets模式:

• 使用标准Windows多重选取技术（Shift +点击或Ctrl +点击）选取多个网络类或多个网络。
• 右键单击选中对象，然后从上下文菜单中选择Change Net Color命令，为所选网络指定新颜色。
• 第二次右键单击，然后选择Display Override » Selected On，以启用选定网络的颜色覆盖功能。

通过更改网络连接线的颜色并启用显示覆盖功能，提高网络的可视性。