프로젝트 옵션 - 오류 보고

Parent page: WorkspaceManager 대화상자

Error Reporting 탭(Options for PCB Project 대화상자)

요약

이 Options for PCB Project 대화상자 탭은 프로젝트를 컴파일할 때 원본 회로도 문서에서 발생할 수 있는 각종 전기적/제도 위반 항목에 대해 보고(리포팅) 수준을 정의하는 컨트롤을 제공합니다. 프로젝트가 컴파일되면, 이러한 위반 설정은 정의된 Connection Matrix와 함께 사용되어 원본 문서의 위반 여부를 검사합니다.

발견된 위반 중 보고 수준이 Warning, Error 또는 Fatal Error인 항목은 Messages 패널에 위반 메시지로 표시됩니다. 또한 회로도에서 컴파일러 오류 및 경고 표시가 활성화되어 있다면(Schematic - Compiler 페이지, Preferences 대화상자에서 설정), 문제가 있는 객체 아래에 색상 물결 밑줄이 표시됩니다.

접근

이 탭은 프로젝트 옵션을 구성할 때 사용할 수 있는 여러 탭 중 하나이며, Options for PCB Project 대화상자에서 접근합니다. 이 대화상자는 다음 방법으로 열 수 있습니다:

• 회로도 편집기 또는 PCB 편집기의 메인 메뉴에서 Project | Content | 을(를) 클릭합니다.
• Projects 패널에서 프로젝트 자체의 항목을 마우스 오른쪽 버튼으로 클릭한 다음, 컨텍스트 메뉴에서 Project Options을(를) 선택합니다.

옵션/컨트롤

위반 목록

이 목록은 프로젝트의 원본 문서에서 발생할 수 있는 모든 전기적/제도 위반 항목을 표시합니다. 위반 항목은 다음 범주로 묶입니다:

• 버스 관련 위반
• 코드 심볼 관련 위반
• 컴포넌트 관련 위반
• 구성 제약조건 관련 위반
• 문서 관련 위반
• 하네스 관련 위반
• 넷 관련 위반
• 기타 관련 위반
• 파라미터 관련 위반

각 위반 유형은 다음 필드로 표시됩니다:

• Violation Type Description - 위반 유형에 대한 간단한 설명(또는 반대로, 무엇을 검사하는지).
• Report Mode - 이 필드를 사용하여 해당 검사 위반 시의 심각도(Severity) 수준을 지정합니다. 드롭다운에서 다음 보고 수준 중 선택합니다:
  • 
  • 
  • 
  • 

오른쪽 클릭 메뉴

이 탭의 오른쪽 클릭 컨텍스트 메뉴에서 다음 명령을 사용할 수 있습니다:

• All Off - 모든 위반 유형의 Report Mode을(를) No Report(으)로 설정합니다.
• All Warning - 모든 위반 유형의 Report Mode을(를) Warning(으)로 설정합니다.
• All Error - 모든 위반 유형의 Report Mode을(를) Error(으)로 설정합니다.
• All Fatal - 모든 위반 유형의 Report Mode을(를) Fatal(으)로 설정합니다.
• Selected Off - 선택한 모든 위반 유형의 Report Mode을(를) No Report(으)로 설정합니다.
• Selected To Warning - 선택한 모든 위반 유형의 Report Mode을(를) Warning(으)로 설정합니다.
• Selected To Error - 선택한 모든 위반 유형의 Report Mode을(를) Error(으)로 설정합니다.
• Selected To Fatal - 선택한 모든 위반 유형의 Report Mode을(를) Fatal(으)로 설정합니다.
• Default - 모든 위반 유형을 기본 설정으로 되돌립니다.

추가 옵션

• Report Suppressed Violations in Messages Panel - 이 옵션을 활성화하면 No ERC 지시문을 사용해 억제된 경우에도 Messages 패널에 위반을 표시합니다.
• Set To Installation Defaults - 이 버튼을 클릭하면 모든 위반 유형에 대한 Report Mode  항목을 기본 설정으로 되돌립니다.

참고

1. 핀, 포트, 시트 엔트리와 관련된 전기적 위반에 대한 보고 수준은 Connection Matrix 탭(Options for PCB Project 대화상자)에서 지정하십시오.
2. 설계 중 전기적 위반으로 플래그될 것을 알고 있지만 플래그되길 원치 않는 지점이 있을 수 있습니다. 이를 억제하려면 해당 지점마다 No ERC 회로도 설계 지시문 객체를 배치하십시오.
3. 일반적으로는 먼저 기본 설정으로 설계를 컴파일한 뒤 경고를 확인하는 것이 좋습니다. 현재 설계에서 문제가 되지 않는 경고에 대해서는 보고 수준을 변경할 수 있습니다.

4. 관심 있게 볼 만한 옵션 중 하나는 Nets with only one pin입니다. 예를 들어 핀이 Port에 연결되어 있지만 다른 핀에는 연결되지 않은 단일 노드 넷을 감지하는 데 사용할 수 있습니다. 기본값은 No Report로 설정되어 있으며, 끊어진 넷을 감지하는 데 도움이 되도록 Warning 로 변경할 수 있습니다.