Cấu hình và chạy phân tích tính toàn vẹn tín hiệu

Khi thiết kế đã được chuẩn bị để phân tích tính toàn vẹn tín hiệu theo yêu cầu, hãy cấu hình và chạy phân tích theo hướng dẫn trên trang này.

Cấu hình các tùy chọn thiết lập SI

Khi bạn chọn Tools » Signal Integrity và tất cả linh kiện đã được gán mô hình, hộp thoại SI Setup Options sẽ xuất hiện vào lần đầu tiên bạn chạy lệnh này trên một dự án đang mở.

Hộp thoại SI Setup Options

1. Đặt trở kháng đường mạch và chiều dài đường mạch trung bình theo yêu cầu. Các đặc tính đi dây này chỉ cần thiết nếu có net chưa được chuyển sang PCB hoặc net chưa được đi dây trên PCB.

   Lưu ý rằng các tab Supply Nets và Stimulus chỉ hiển thị trong chế độ chỉ có sơ đồ nguyên lý.
2. Nhấp vào Analyze Design để chạy phân tích sàng lọc mặc định ban đầu và hiển thị bảng Signal Integrity, nơi bạn có thể tiếp tục chọn các net để phân tích phản xạ hoặc xuyên nhiễu.

Bốn quy tắc dung sai mặc định cùng mọi quy tắc về tính toàn vẹn tín hiệu được thiết lập trong sơ đồ nguyên lý hoặc PCB đều được bật và chạy trong lần đầu tiên phân tích thiết kế. Bạn có thể đặt các dung sai này sau trong bảng Signal Integrity bằng cách nhấp vào nút Menu rồi chọn Set Tolerances.

Các tùy chọn thiết lập tính toàn vẹn tín hiệu trong chế độ chỉ có sơ đồ nguyên lý

Nếu dự án không có PCB, bạn có thể thay đổi các tùy chọn thiết lập SI bất cứ lúc nào bằng cách nhấp vào nút Menu trong bảng Signal Integrity rồi chọn Setup Options. Hộp thoại SI Setup Options sẽ xuất hiện.

Tab Track Setup cho phép cấu hình chiều dài đường mạch mặc định khi mô phỏng. Thiết lập này không được sử dụng khi có PCB vì PCB sử dụng các quy tắc về độ rộng; tức là, nếu tùy chọn Use Manhattan length bị tắt, PCB sẽ sử dụng giá trị này. Đồng thời, hãy đặt Track Impedance trong tab này.

Nhấp vào các tab Supply Nets và Stimulus để hiển thị và bật thông tin về quy tắc net và tín hiệu kích thích. Các tab này cung cấp một giao diện khác để xác định những đặc tính này, ngoài phương pháp thông thường là thiết lập quy tắc trên PCB hoặc sơ đồ nguyên lý.

Các tab của hộp thoại SI Setup Options khi truy cập trong chế độ chỉ có sơ đồ nguyên lý

Sử dụng bảng tính toàn vẹn tín hiệu

Sau khi hoàn tất các thiết lập ban đầu, bảng Signal Integrity sẽ được nạp dữ liệu từ phân tích sàng lọc vừa chạy. Kết quả phân tích này cùng thông tin cho biết net nào đã vượt qua các phép kiểm tra khác nhau được hiển thị trong danh sách ở phía bên trái của bảng. Sau đó, bạn có thể phân tích chi tiết hơn các net có vấn đề bằng cách chạy các phân tích nhanh về phản xạ và xuyên nhiễu. Khả năng thêm các mạch kết cuối ảo cho phép bạn xác định những mạch bổ sung cần đưa vào thiết kế để khắc phục các vấn đề này, từ đó đạt được hiệu quả tối ưu về tính toàn vẹn tín hiệu.

Bảng Signal Integrity được dùng để cấu hình và điều khiển quá trình phân tích tính toàn vẹn tín hiệu.

Xem kết quả sàng lọc

Phân tích sàng lọc ban đầu cung cấp mô phỏng nhanh cho nhiều net, giúp bạn thu thập thêm thông tin và xác định các net quan trọng cần kiểm tra kỹ hơn, chẳng hạn như phân tích chi tiết về phản xạ và/hoặc xuyên nhiễu. Danh sách bên trái hiển thị kết quả phân tích này ở dạng bảng. Với mỗi net trong thiết kế, có thể hiển thị thông tin trong các cột sau:

Sử dụng nút Menu hoặc nhấp chuột phải trong bảng để truy cập menu con Show/Hide Columns, nơi bạn có thể bật/tắt hiển thị các cột dữ liệu theo yêu cầu.

Mỗi net có thể thuộc một trong ba loại: Passed, Failed hoặc Not Analyzed.

	Net Passed có tất cả các giá trị nằm trong giới hạn do các phép kiểm tra xác định.
	Net Failed có ít nhất một giá trị nằm ngoài các mức dung sai đã xác định. Mọi giá trị không đạt đều được tô màu vàng.
	Net Not Analyzed không thể được sàng lọc vì một lý do nào đó. Để xem lý do, hãy bật cột Analysis Errors.

Các net không đạt

Các nguyên nhân phổ biến khiến một net không thể được phân tích trong quá trình sàng lọc bao gồm: có chứa đầu nối, điốt hoặc tranzito, không có chân đầu ra hoặc có nhiều chân đầu ra. Khi sàng lọc các net chứa chân hai chiều nhưng không có chân đầu ra chuyên dụng, mỗi chân hai chiều sẽ được mô phỏng riêng như một chân đầu ra. Kết quả của trường hợp xấu nhất trong các mô phỏng này sẽ được hiển thị.

Các net có thể có những lỗi khác dẫn đến kết quả phân tích không chính xác trong cả quá trình sàng lọc lẫn các mô phỏng tiếp theo. Toàn bộ hàng của những net này sẽ được tô màu đỏ. Ngoài ra, các net đã được mô phỏng (tức là các net chưa được đi dây trên PCB) được tô màu xám nhạt.

Kiểm tra các net không đạt hoặc chưa được phân tích

Để xem nguyên nhân một net không đạt hoặc chưa được phân tích:

• Nếu toàn bộ hàng của một net được tô đỏ, hãy chọn net đó, sau đó nhấp chuột phải và chọn Show Errors. Thao tác này cũng thêm các thông báo vào bảng Messages; bạn có thể dùng tính năng dò chéo từ các thông báo này để khắc phục vấn đề.

  

• Để xem tất cả thông tin có sẵn về một net đã chọn, hãy nhấp chuột phải và chọn Details. Hộp thoại Full Details hiển thị tất cả kết quả phân tích sàng lọc có thể hiển thị trong bảng kết quả, cùng với các thông tin sau:
  • Component Count – số lượng linh kiện có pad kết nối với net đã chọn.
  • Track Count – số lượng đoạn đường mạch riêng lẻ đã đi dây tạo nên toàn bộ net đã đi dây.
  • Minimum Impedance (Ohms) – trở kháng nhỏ nhất của net, xét đến trở kháng riêng của tất cả các đoạn đường mạch trong net.
  • Maximum Impedance (Ohms) – trở kháng lớn nhất của net, xét đến trở kháng riêng của tất cả các đoạn đường mạch trong net.

  

• Chọn Cross Probe từ menu chuột phải (hoặc nhấp vào Menu) để dò chéo đến net đã chọn trên sơ đồ nguyên lý hoặc PCB.

  Sử dụng phím tắt F4 để bật/tắt hiển thị bảng Signal Integrity (và các bảng khác hiện đang ở chế độ 'nổi'), giúp nhanh chóng chuyển đổi giữa bảng và thiết kế của bạn.
• Để hiển thị những net nào được ghép với một net hoặc một nhóm net, hãy chọn các net mong muốn, sau đó nhấp chuột phải và chọn Find Coupled Nets. Thao tác này sẽ chọn tất cả các net được ghép với những net đã chọn. Tiêu chí xác định các net được coi là ghép với nhau có thể được cấu hình trong hộp thoại Signal Integrity Preferences (truy cập bằng cách nhấp vào nút Menu và chọn Preferences trong bảng Signal Integrity).
• Bạn có thể sao chép thông tin hữu ích vào bảng nhớ tạm và dán vào các ứng dụng khác để xử lý thêm hoặc lập báo cáo. Chọn các net cần thiết và chọn Copy từ menu chuột phải. Ngoài ra, bạn có thể tùy chỉnh thông tin hiển thị bằng cách chọn các cột cần hiển thị thông qua lệnh Show/Hide Columns trong menu chuột phải.
• Bạn cũng có thể tạo báo cáo nêu bật các kết quả phân tích bằng cách chọn Display Report từ menu chuột phải trong bảng Signal Integrity. Thao tác này mở tệp báo cáo Signal Integrity Tests Report.txt trong trình soạn thảo văn bản và thêm tệp đó vào dự án.

Thiết lập tùy chọn

Bạn có thể chỉ định nhiều tùy chọn áp dụng cho tất cả các phân tích đã xác định. Các tùy chọn này bao gồm thiết lập chung, phương pháp tích phân và các ngưỡng độ chính xác. Mọi thay đổi đối với các tùy chọn sẽ áp dụng cho tất cả dự án.

Nhấp vào nút Menu trong bảng Signal Integrity và chọn Preferences để mở hộp thoại Signal Integrity Preferences.

Hộp thoại Signal Integrity Preferences

• Sử dụng thẻ General để thiết lập các tùy chọn xử lý lỗi, cho phép hiển thị gợi ý và/hoặc cảnh báo khi thiết kế có lỗi liên quan đến việc thực hiện phân tích tính toàn vẹn tín hiệu. Mọi gợi ý hoặc cảnh báo phát sinh sẽ được liệt kê dưới dạng thông báo trong bảng Messages. Nếu tùy chọn Show Warnings được bật và có cảnh báo, một hộp thoại xác nhận cảnh báo sẽ xuất hiện khi bạn cố truy cập bảng Signal Integrity. Ngoài ra, bạn có thể chọn ẩn bảng Signal Integrity sau khi chọn hiển thị dạng sóng. Bạn cũng có thể xác định đơn vị mặc định cho các phép đo tính toàn vẹn tín hiệu, cũng như có hiển thị tiêu đề đồ thị và biểu đồ FFT khi các dạng sóng kết quả được hiển thị trong trình biên tập SimData hay không.

• Thẻ Configuration xác định các ngưỡng khác nhau liên quan đến mô phỏng, chẳng hạn như khoảng cách tối đa giữa các net được ghép với nhau và chiều dài tối thiểu để được coi là một đoạn ghép.

• Thẻ Integration xác định phương pháp tích phân số dùng cho phân tích. Phương pháp Trapezoidal tương đối nhanh và chính xác nhưng có xu hướng dao động trong một số điều kiện nhất định. Các phương pháp Gear cần thời gian phân tích dài hơn nhưng có xu hướng ổn định hơn. Về lý thuyết, sử dụng phương pháp Gear bậc cao hơn sẽ cho kết quả chính xác hơn, nhưng làm tăng thời gian phân tích. Giá trị mặc định là Trapezoidal.

• Thẻ Accuracy trong hộp thoại Signal Integrity Preferences xác định các ngưỡng dung sai và thiết lập giới hạn cho nhiều thuật toán tính toán tham gia vào quá trình phân tích.

  Tùy chọn độ chính xác

  Tùy chọn	Mô tả
  RELTOL	Dung sai tương đối khi tính các giá trị dòng điện và điện áp
  ABSTOL	Dung sai tuyệt đối khi tính các giá trị dòng điện
  VNTOL	Dung sai tuyệt đối khi tính các giá trị điện áp
  TRTOL	Hệ số ước lượng sai số tích phân
  NRVABS	Giới hạn sai số cắt cụt khi sử dụng thuật toán Newton-Raphson
  DTMIN	Kích thước bước thời gian nhỏ nhất được phép
  ITL	Số lần lặp tối đa khi sử dụng thuật toán Newton-Raphson
  LIMPTS	Số cặp giá trị tối đa trong tệp đầu ra cho mỗi đường cong điện áp

• Sử dụng thẻ DC Analysis để xác định các ngưỡng dung sai và thiết lập giới hạn cho nhiều tham số liên quan đến phân tích DC.

Thiết lập dung sai

Các phép kiểm tra vọt lố và sụt dưới mức mặc định được xác định sẵn vì đây có lẽ là những đặc tính phù hợp nhất để xác định net nào có khả năng gặp vấn đề nhiều nhất. Bốn quy tắc dung sai mặc định và mọi quy tắc về tính toàn vẹn tín hiệu được thiết lập trong sơ đồ nguyên lý hoặc PCB đều được bật và thực thi trong lần đầu phân tích thiết kế. Để bật hoặc tắt các quy tắc này, hãy nhấp vào nút Menu trong bảng Signal Integrity và chọn Set Tolerances. Hộp thoại Set Screening Analysis Tolerances sẽ xuất hiện.

Hộp thoại Set Screening Analysis Tolerances

Nhấp vào ô chọn Enabled bên cạnh một loại quy tắc để cho phép thực thi quy tắc đó khi phân tích thiết kế.

Nhấp vào PCB Signal Integrity Rules (nếu không ở chế độ chỉ sơ đồ nguyên lý) để mở hộp thoại PCB Rules and Constraints Editor, nơi bạn có thể thêm hoặc sửa đổi mọi quy tắc về tính toàn vẹn tín hiệu cần thiết. Nhấp vào OK cho đến khi bạn quay lại bảng Signal Integrity.

Chuẩn bị phân tích

Trước khi chạy các phân tích, bạn phải chọn các net cần phân tích thêm. Bạn cũng có thể chỉnh sửa bộ đệm để xem hoặc thay đổi công nghệ linh kiện và thuộc tính chân, đồng thời thêm các mạch kết cuối vào net nếu cần.

Chọn net để phân tích

Để thực hiện phân tích thêm trên các net (phản xạ và/hoặc xuyên nhiễu), bạn phải chọn các net trong danh sách bên phải của bảng Signal Integrity. Nhấp đúp vào một net trong danh sách bên trái để chọn và chuyển net đó sang danh sách bên phải. Ngoài ra, bạn có thể dùng các nút mũi tên để chuyển net vào hoặc ra khỏi trạng thái đã chọn này. Bạn có thể chọn nhiều net trong danh sách bên trái bằng cách giữ phím Shift hoặc Ctrl.

Bạn có thể định vị chéo các net đã chọn trên tài liệu sơ đồ nguyên lý hoặc PCB tương ứng bằng cách chọn các tùy chọn Cross Probe từ menu chuột phải. Tài liệu đích sẽ được kích hoạt trong không gian thiết kế và các net đã chọn sẽ được hiển thị theo các phương thức tô sáng được xác định trên trang System – Navigation của hộp thoại Preferences.

Khi các net ở trạng thái đã chọn này, bạn có thể cấu hình thêm cho chúng trước khi chạy mô phỏng.

Thiết lập net bị nhiễu và net gây nhiễu

Đối với phân tích xuyên nhiễu, cần thiết lập net bị nhiễu hoặc net gây nhiễu. Lưu ý rằng do bản chất của phép phân tích, chức năng này chỉ khả dụng khi đã chọn hai net trở lên (đã chuyển sang danh sách bên phải).

Chọn một net trong danh sách net bên phải, nhấp chuột phải rồi chọn Set Aggressor hoặc Set Victim theo yêu cầu. Trạng thái của các net sẽ được cập nhật. Để hủy thiết lập này cho các net, chọn Clear Status từ menu chuột phải.

Thiết lập chiều của chân hai chiều

Bạn có thể thiết lập chiều của các chân hai chiều trong một net nhất định. Để thiết lập chiều, chọn net cần điều chỉnh trong danh sách phía trên bên phải. Danh sách các chân của net đó sẽ được hiển thị bên dưới. Trong danh sách chân, thay đổi trạng thái vào/ra của từng chân hai chiều đã chọn bằng cách nhấp chuột phải và chọn một trạng thái từ menu chuột phải. Các thiết lập vào/ra này sẽ được lưu cùng dự án cho lần sử dụng bảng này tiếp theo.

Bạn cũng có thể định vị chéo chân/pad trên tài liệu sơ đồ nguyên lý hoặc PCB tương ứng bằng cách chọn các tùy chọn Cross Probe từ menu chuột phải. Tài liệu đích sẽ được kích hoạt trong không gian thiết kế và chân/pad đã chọn sẽ được hiển thị theo các phương thức tô sáng được xác định trên trang System – Navigation của hộp thoại Preferences.

Chỉnh sửa bộ đệm

Bạn có thể muốn xem hoặc thay đổi công nghệ của linh kiện và các thuộc tính chân, chẳng hạn như mô hình đầu vào, đầu ra và chiều của chân. Bạn chỉ có thể sửa đổi các linh kiện được nối với net hiện được chọn trong danh sách bên phải. Sử dụng tùy chọn Edit Buffer trong menu chuột phải của danh sách chân để truy cập hộp thoại dữ liệu của linh kiện.

Hộp thoại và các tùy chọn xuất hiện sẽ phụ thuộc vào loại linh kiện chứa chân đó, ví dụ: điện trở, IC, BJT, v.v. Hộp thoại Integrated Circuit được minh họa dành cho linh kiện loại IC.

Hộp thoại Integrated Circuit

Việc chọn Technology và Direction của chân sẽ hiển thị danh sách các mô hình đầu vào và/hoặc đầu ra phù hợp để lựa chọn. Các thay đổi về công nghệ và chiều chỉ được sử dụng cục bộ trong quá trình phân tích và sẽ không được lưu khi bảng được đặt lại.

Các trường Technology, Input Model và Output Model của linh kiện phụ thuộc vào ngữ cảnh. Khi bạn chọn công nghệ cho linh kiện, các mô hình mặc định của linh kiện sẽ được lấy từ công nghệ này. Lưu ý rằng nếu các mô hình chân cụ thể đã được gán (ví dụ: trong quá trình nhập mô hình IBIS), việc thay đổi công nghệ của linh kiện sẽ không gán lại mô hình cho các chân đó.

Kết cuối

Các dao động xuất hiện trên dạng sóng tín hiệu là do nhiều lần phản xạ trên đường truyền (đường mạch) tương ứng. Những phản xạ này, hay còn gọi là “rung”, thường xảy ra trong thiết kế PCB do sự không phối hợp trở kháng giữa bộ phát và bộ thu – thường là khi bộ phát có trở kháng thấp và bộ thu có trở kháng cao.

Để có chất lượng tín hiệu tốt tại tải, lý tưởng nhất là không có phản xạ (không có rung). Có thể sử dụng mạch kết cuối để giảm mức rung xuống mức chấp nhận được đối với thiết kế.

Bảng Signal Integrity tích hợp công cụ tư vấn kết cuối, cho phép bạn chèn các “mạch kết cuối ảo” vào net tại vị trí do bạn xác định. Nhờ đó, bạn có thể thoải mái thử nghiệm các phương án kết cuối khác nhau mà không cần thay đổi thực tế trên bo mạch.

Các mô phỏng kết cuối khả dụng gồm:

• Series Res
• Parallel Res to VCC
• Parallel Res to GND
• Parallel Res to VCC and GND
• Res and Cap to GND
• Parallel and Cap to GND
• Parallel Schottky Diodes

Có thể bật hoặc tắt từng loại kết cuối trong danh sách kết cuối. Bạn có thể bật nhiều loại kết cuối khi thực hiện phân tích phản xạ và xuyên nhiễu — mỗi loại sẽ tạo ra một bộ dạng sóng riêng. Điều này cho phép bạn xác định kiểu kết cuối phù hợp nhất để bổ sung vào thiết kế nhằm đạt chất lượng tín hiệu tối ưu trên các đường truyền, từ đó giảm phản xạ (rung) xuống mức chấp nhận được.

Khi chạy phân tích phản xạ hoặc xuyên nhiễu, từng loại kết cuối được bật sẽ được thử nghiệm và tạo ra một bộ dạng sóng riêng. Khi sử dụng kết cuối Serial Res, mạch kết cuối sẽ được đặt tại tất cả các chân đầu ra trong net đã chọn. Đối với các loại kết cuối khác, mạch kết cuối sẽ được đặt tại tất cả các chân đầu vào trong net.

Để đạt kết quả tốt nhất cho các mạch kết cuối, bạn cũng cần thiết lập giá trị của các linh kiện liên quan dựa trên đặc tính của net.

• Khi chọn một kiểu kết cuối, sơ đồ minh họa kiểu kết cuối đó sẽ được hiển thị bên dưới. Sơ đồ này cho phép thiết lập cả giá trị tối thiểu và tối đa cho các điện trở và tụ điện được sử dụng trong mạch kết cuối.
• Các giá trị tối thiểu và tối đa được sử dụng khi số lần quét (hiển thị trong danh sách kết cuối) được đặt thành một số lớn hơn một.
• Để biết thêm thông tin về một loại kết cuối, hãy chọn loại đó rồi nhấp vào nút ? (Trợ giúp). Nếu bạn bật tùy chọn Suggest, các giá trị đề xuất sẽ được tính toán (theo công thức ghi trong cửa sổ thông tin bật lên cho từng loại kết cuối) và hiển thị bằng màu xám. Bạn có thể chấp nhận các giá trị này hoặc tắt tùy chọn Suggest và nhập các giá trị riêng theo yêu cầu.
• Nếu muốn chạy phân tích bằng cách quét một dải giá trị cho các linh kiện kết cuối, hãy đảm bảo tùy chọn Perform Sweep được bật và đặt số lượng Sweep Steps cần thiết khi chạy phân tích. Các giá trị được sử dụng trong mỗi lượt quét sẽ phụ thuộc vào giá trị tối thiểu, tối đa đã nhập và giá trị được chọn trong trường Sweep Steps (ví dụ: nếu Sweep Steps được đặt thành 2, lượt phân tích đầu tiên sẽ sử dụng giá trị tối thiểu và lượt thứ hai sử dụng giá trị tối đa). Lưu ý rằng mỗi lượt quét sẽ tạo ra một bộ dạng sóng riêng để so sánh.

Đặt mạch kết cuối lên sơ đồ nguyên lý

Sau khi đã tạo các dạng sóng và xác định được mạch kết cuối tối ưu, bạn có thể muốn đặt mạch kết cuối đó trực tiếp lên trang sơ đồ nguyên lý. Có thể thực hiện việc này thông qua menu chuột phải trong danh sách Termination. Lưu ý rằng thao tác đặt mạch chỉ áp dụng cho net đang được chọn.

Nếu bạn muốn thực sự đặt mạch kết cuối đã chọn lên sơ đồ nguyên lý thay vì chỉ sử dụng nó như một “mạch kết cuối ảo”:

1. Nhấp chuột phải trong phần Termination của bảng Signal Integrity và chọn Place on Schematic.

2. Hộp thoại Place Termination xuất hiện, cho phép thiết lập nhiều thuộc tính như sử dụng linh kiện nào trong thư viện cho các phần tử kết cuối, sử dụng chế độ đặt tự động hay thủ công, đặt tại tất cả các chân phù hợp hay chỉ chân được chọn, cũng như các giá trị chính xác cần dùng cho linh kiện. Nhấp vào OK để tiếp tục.

   
   Hộp thoại Place Termination

3. Trình phân tích tính toàn vẹn tín hiệu tìm tài liệu sơ đồ nguyên lý nguồn chứa chân đó. Sau đó, tại một vùng trống trên tài liệu, trình phân tích sẽ thêm các linh kiện cần thiết với giá trị chính xác (điện trở, tụ điện hoặc bất kỳ linh kiện nào được yêu cầu) cùng các đối tượng nguồn. Hãy kết nối mạch kết cuối này với chân thích hợp trong sơ đồ nguyên lý.

Lưu ý rằng sau bước này, có thể bạn vẫn cần nối dây các linh kiện với chân cho đúng. Ngoài ra, nếu thiết kế cũng có PCB, các linh kiện này cần được đồng bộ và đi dây trên PCB. Hãy đồng bộ PCB để thêm các linh kiện này bằng cách chọn Design » Update PCB.

Chạy các phép phân tích

Sau khi đã cấu hình các net theo yêu cầu (và chọn các tùy chọn kết cuối), hãy nhấp vào nút Reflections hoặc Crosstalks trong bảng Signal Integrity để tạo các dạng sóng.

• Đối với phân tích phản xạ, có thể mô phỏng một hoặc nhiều net. Tuy nhiên, nên giữ số lượng net ở mức hợp lý vì thời gian phân tích sẽ tăng đáng kể khi phân tích nhiều net.

  Trình phân tích tính toàn vẹn tín hiệu tính toán điện áp tại các nút của net bằng cách sử dụng thông tin đi dây và lớp từ PCB cùng các mô hình bộ đệm I/O của bộ phát và bộ thu tương ứng. Bộ giải trường 2D tự động tính toán các đặc tính điện của đường truyền. Mô hình giả định rằng tổn hao trên đường dẫn DC đủ nhỏ để có thể bỏ qua.

• Đối với phân tích xuyên nhiễu, phải đưa vào ít nhất hai net. Thông thường, mỗi lần phân tích xuyên nhiễu sẽ xem xét hai hoặc ba net, thường là một net và hai net liền kề nó.

  Mức độ xuyên nhiễu (hoặc mức độ EMI) tỷ lệ thuận với các phản xạ trên đường tín hiệu. Nếu đáp ứng được các điều kiện về chất lượng tín hiệu và giảm phản xạ xuống mức gần như không đáng kể bằng cách kết cuối tín hiệu đúng cách, tức là tín hiệu được truyền đến đích với mức rò tín hiệu tối thiểu, thì xuyên nhiễu cũng sẽ được giảm thiểu. Xem Kết cuối để biết thêm thông tin.

  Chỉ có thể phân tích xuyên nhiễu khi thực hiện phân tích tính toàn vẹn tín hiệu sau bố trí từ tài liệu thiết kế PCB. Lý do là loại phân tích này yêu cầu các net đã được đi dây.

Sau khi nhấp vào một nút, quá trình phân tích bắt đầu và một tệp dữ liệu mô phỏng (<ProjectName>.sdf) được tạo. Tệp này mở trong một tab riêng, hiển thị kết quả phân tích trong trình chỉnh sửa SimData.

Tham khảo Làm việc với kết quả phân tích tính toàn vẹn tín hiệu để tìm hiểu thêm.