Mới trong Altium Designer

Cải tiến thiết kế PCB

Cập nhật các gói của IPC Compliant Footprint Wizard

Updated All Packages for Compliance with IPC Standard 7351, Revision B

IPC Compliant Footprint Wizard đã được cập nhật cho tất cả các gói hiện được hỗ trợ để bảo đảm việc tạo footprint tuân theo Bản sửa đổi B của IPC Standard 7351 - Generic Requirements for Surface Mount Design and Land Pattern Standard. Một số khu vực đã được cập nhật để tương thích, bao gồm (nhưng không giới hạn ở):

• Công thức tính kích thước pad và khoảng hở

• Vấn đề làm tròn khi chồng xếp

• Ánh xạ lớp

• Silkscreen và courtyard

• Giá trị bảng mật độ

• Đặt đầu ra package outline theo các giá trị tối đa 

Added Ability to Control Pad Trimming for a Gullwing Package Footprint

Trang Footprint Dimensions của Wizard đã được nâng cấp với khả năng kiểm soát việc có áp dụng pad trimming hay không khi dùng các giá trị footprint được tính toán để tạo footprint cho gói gullwing (SOT23 được dùng trong hình minh họa bên dưới). Sử dụng danh sách thả xuống Trim Pad để chọn tùy chọn trimming mong muốn.

Additional Updates

• Một tham số Lead Span Range (L) mới đã được thêm vào khi định nghĩa kích thước của gói MOLDED. Điều này cho phép chỉ định các giá trị nhỏ nhất và lớn nhất cho khoảng cách giữa các cạnh ngoài của chân linh kiện.

• Tham số Body Length Range (L) đã được đổi tên thành Body Length Range (L1) và hình ảnh minh họa đã được cập nhật cho gói MOLDED.

• Khi tạo gói SODFL hoặc MOLDED (phân cực), chân phân cực (cathode) hiện được nhận diện trên mô hình 3D STEP được tạo ra chỉ bằng một vạch trắng (SODFL), hoặc vạch trắng và cạnh vát (MOLDED).  

• Khi tạo footprint gói PQFP, đường viền silkscreen hiện được tạo bằng cùng kiểu/cách tiếp cận như với gói QFN. Đường viền hiện bám theo đường bao tối đa của gói với một độ lệch ra phía ngoài đường bao gói bằng một nửa độ rộng nét silkscreen. Độ rộng nét silkscreen mặc định là 0.127 mm.

• Khi tạo footprint gói PQFP hoặc CQFP, đường bao gói hiện được xây dựng dựa trên các giá trị kích thước tối đa thay vì các giá trị danh định, tương tự như các gói SOIC, SOP, TSSOP và SOT.

• Khi tạo footprint gói gullwing bằng IPC Compliant Footprints Batch generator, một tham số PadTrimming mới đã được thêm vào phần Footprint Specifications trên tab Data của tệp mẫu Excel liên quan để kiểm soát việc có áp dụng pad tri mming hay không. SOIC đã được dùng trong hình bên dưới.

  

Để biết thêm thông tin, hãy tham khảo trang Tạo PCB Footprint.

Cải tiến CAMtastic

Tự động gán màu cho các tệp Gerber và ODB++ được nhập

Màu lớp hiện được gán theo loại lớp (ví dụ: đỏ cho signal-top, xanh dương cho signal-bottom, v.v.) khi các tệp Gerber và ODB++ được nhập vào trình chỉnh sửa CAM nếu thông tin màu lớp bị thiếu trong các tệp đang được nhập. Chức năng màu mặc định mới đã được triển khai để loại bỏ các trường hợp lớp có thể bị gán sai màu.

Để biết thêm thông tin, hãy tham khảo trang Chuẩn bị dữ liệu chế tạo.

Cải tiến thiết kế Harness

Khả năng 'Split' bảng kết nối

Bảng kết nối của một thiết kế harness nâng cao có thể có rất nhiều mục, khiến việc đặt vừa vào một tài liệu bản vẽ dưới dạng một bảng duy nhất trở nên khó khăn. Thay vì phải thu nhỏ phông chữ và bảng, dùng nhiều mục bảng tùy chỉnh hoặc dùng tài liệu bên ngoài, giờ đây bạn có thể 'split' một bảng kết nối trong tài liệu Harness Draftsman (*.HarDwf) để bảng kết nối được trình bày trên nhiều 'trang'. Trong bảng Properties  cho bảng kết nối đã đặt, hãy bật tùy chọn Limit Page Height trong vùng Pages  để sử dụng tính năng mới này. Việc này sẽ giới hạn chiều cao của bảng kết nối theo giá trị chiều cao được chỉ định (Max Page Height) và do đó giới hạn số dòng hiển thị trong bảng.

Trình chỉnh sửa sẽ phát hiện rằng toàn bộ bảng kết nối chưa được hiển thị, như được chỉ ra bởi mục Page của bảng (ví dụ: 1 from 2), và menu thả xuống liên quan cho phép bạn chỉ định trang nào sẽ được hiển thị. Để thêm các trang tiếp theo của bảng kết nối, hãy đặt một bảng kết nối khác (Place » Connection Table) và chỉ định Page tiếp theo trong vùng Pages của bảng Properties .

Để biết thêm thông tin, hãy tham khảo trang Tạo bản vẽ sản xuất cho thiết kế Harness.

Cải tiến quản lý dữ liệu

Đã bổ sung hỗ trợ cho kiểu dữ liệu 'Temperature Coefficient'

Khi định nghĩa tham số người dùng như một phần của component template trong một Workspace được kết nối trên Altium Platform, giờ đây đã hỗ trợ thêm một kiểu dữ liệu có đơn vị – Temperature coefficient (ppm/°C).

Các tham số sử dụng kiểu đơn vị mới này được hỗ trợ trong nhiều khu vực khác nhau của phần mềm, bao gồm bảng Components panel, trình chỉnh sửa Component (ở cả chế độ chỉnh sửa single và batch), cũng như bởi tính năng Library Importer và Components Synchronization (trong phần Parameter Mapping của bảng Properties).

Để biết thêm thông tin về các kiểu dữ liệu tham số component có nhận biết đơn vị, hãy tham khảo trang Component Templates.

Khả năng thay đổi cấu hình môi trường đang áp dụng

Khi kết nối tới một Altium Platform Workspace đã định nghĩa Environment Configurations, và khi người dùng được gán vào nhiều nhóm khác nhau (có thể có nhiều cấu hình môi trường cùng áp dụng), giờ đây bạn có thể thay đổi cấu hình đang áp dụng sau khi đã chọn ban đầu một cấu hình và bật tùy chọn Remember my choice trong hộp thoại Select a Configuration. Để hỗ trợ việc này, một hộp thoại Connection Properties mới, được truy cập từ menu Properties của Workspace, tại trang Data Management - Servers page của Preferences, cho phép bạn nhanh chóng thay đổi cấu hình cần sử dụng trong số các cấu hình khả dụng với bạn.

Để biết thêm thông tin về việc áp dụng các cấu hình môi trường, hãy tham khảo trang Accessing Your Workspace.

Cải tiến Import/Export

Trình thuật sĩ nhập Allegro nâng cao (Open Beta)

Bản phát hành này giới thiệu Trình thuật sĩ nhập Allegro được nâng cấp, hỗ trợ nhập solder mask và paste mask ở cấp padstack cho pad (hình dạng chuẩn và tùy chỉnh, bao gồm cả pad tented) và via (bao gồm việc tính toán độ mở rộng và bao gồm các mặt được tented).

Ngoài ra, khi nhập một thiết kế Allegro có các sub-class được liệt kê bên dưới được định nghĩa trên các lớp Top hoặc Bottom, một cặp lớp thành phần hiện sẽ được tạo trong tài liệu PCB được sinh ra để chứa các giá trị từ các lớp Top và Bottom này, với các lớp này được ẩn theo mặc định về mặt hiển thị.

Sub-class thiết kế Allegro	Cặp lớp thành phần Altium
Layers - Components - Comp value	COMPONENT_VALUE_TOP và COMPONENT_VALUE_BOTTOM
Layers - Components - Dev type	DEVICE_TYPE_TOP và DEVICE_TYPE_BOTTOM
Layers - Components - Tolerance	TOLERANCE_TOP và TOLERANCE_BOTTOM
Layers - Components - User part	PART_NUMBER_TOP và PART_NUMBER_BOTTOM

Để biết thêm thông tin, hãy tham khảo trang Importing a Design from Allegro.

Tính năng được công khai hoàn toàn trong Altium Designer 26.6

Tính năng sau đây hiện đã chính thức ở trạng thái Public trong bản phát hành này:

• WebView2

Cải tiến trong Schematic Capture

Đã bổ sung khả năng xác định lề dọc của chân

Giờ đây bạn có thể xác định lề dọc tùy chỉnh cho định danh và tên của chân. Điều này cho phép bạn kiểm soát hoàn toàn lề ngang (X) và lề dọc (Y). Có thể xác định lề toàn cục trên trang Schematic - General của hộp thoại Preferences trong vùng Pin Settings tại các trường Designator và Margin (X/Y). Để xác định lề cục bộ, hãy sử dụng các trường Margin (X/Y)  trong panel Properties . 

Lề dọc của chân được xác định bằng các trường mới Pin Designator Vertical Margin và Pin Name Vertical Margin trong các panel List và hộp thoại Find Similar Objects. Ngoài ra, có hai từ khóa truy vấn mới trong danh mục SCH Functions\Fields – PinDesignator_CustomPosition_VerticalMargin và PinName_CustomPosition_VerticalMargin – để nhắm tới lề dọc của hai thuộc tính này khi tạo biểu thức truy vấn logic.

Để biết thêm thông tin, hãy tham khảo trang Creating a Schematic Symbol.

Cải tiến thiết kế PCB

Bảo vệ sở hữu trí tuệ ODB++ (Open Beta)

Bản phát hành này mang đến khả năng cấu hình thiết lập ODB++ để bảo vệ tài sản sở hữu trí tuệ (IP) có giá trị của bạn bằng cách giới hạn những gì được tạo ra.

Trong hộp thoại ODB++ Setup, bạn có thể chọn những lớp tín hiệu nào sẽ được xuất như một phần của dữ liệu được tạo. Ngoài ra, bạn có thể kiểm soát việc có bao gồm netlist hay không và nếu có thì có trung hòa nó hay không (bằng cách thay thế tên net bằng Net_[1-…]). Bạn cũng có thể kiểm soát việc có bao gồm linh kiện hay không, với khả năng loại bỏ các thuộc tính (tham số) của linh kiện.

Thông tin đường dẫn thư mục cũng sẽ bị xóa khỏi các tệp báo cáo ([Design name].REP) và quy tắc (odb\user\[Design name].RUL) được tạo.

Để biết thêm thông tin về cách chuẩn bị dữ liệu chế tạo ODB++, hãy tham khảo trang Preparing Fabrication Data.

Cải tiến Wire Bonding

Các cải tiến 3D cho Wire Bonding (Open Beta)

Bản phát hành này mang đến khả năng hỗ trợ nâng cao cho bond wire trong chế độ xem 3D của bo mạch. Bao gồm:

• Các điều khiển chỉnh sửa bổ sung để xác định hình dạng/profil của bond wire. Giờ đây bạn có thể chỉ định Angle (α) đầu và Angle (β) cuối.

  Lưu ý rằng khi Angle (α) được đặt thành 90, giá trị của Angle (β) sẽ được xác định tự động và không thể thay đổi.

  Tùy chọn Die Bond Type đã được đổi tên thành Type, với cách lựa chọn trực quan hơn phản ánh điểm đầu và điểm cuối của bond wire (là Ball - Wedge hoặc Wedge - Wedge). Bạn cũng có thể bật và chỉ định một Override Color cho bond wire. Điều này giúp dễ dàng phân biệt giữa các “tầng” bond wire khác nhau gắn với các chu kỳ khác nhau của máy wire bonding khi tạo sơ đồ lắp ráp wire bonding.

  

• Khả năng đặt die pad và bond wire trên các đối tượng 3D body chung (định dạng mô hình STEP, SOLIDWORKS Part và Parasolid, cũng như các 3D body đùn). Khi được đặt trên một 3D body chung, die pad sẽ tự động được đặt ở độ cao của body ngay bên dưới tâm pad.

  
  Trong ví dụ này, một mô hình định dạng Parasolid được sử dụng làm die.

• Việc đưa các đối tượng bond wire vào kiểm tra Component Clearance, để phát hiện các vi phạm khoảng hở giữa bond wire và các đối tượng khác (không phải bond wire) trong không gian 3D.

  
  Một ví dụ về va chạm được phát hiện giữa bond wire và một 3D body.

  Lưu ý rằng khoảng cách bond wire đến bond wire vẫn được phát hiện như trước đây thông qua việc sử dụng quy tắc Wire Bonding rule.

• Các đối tượng bond wire hiện cũng được bao gồm khi xuất PCB sang định dạng STEP và Parasolid.

Ngoài ra, các màu được dùng cho bond wire trong thiết kế PCB hiện cũng được tính đến khi đặt chế độ xem chế tạo bo mạch, chế độ xem lắp ráp bo mạch và chế độ xem linh kiện vào bản vẽ sản xuất PCB (*.PCBDwf). Bạn có thể chọn dùng màu của lớp hoặc màu ghi đè (nếu được chỉ định cho bond wire ở phía PCB).

Ngoài ra, khi sử dụng hỗ trợ nâng cao cho bond wire, các tính năng sau sẽ khả dụng:

• Bond Wires được bổ sung làm một đối tượng trong Bộ lọc lựa chọn, truy cập từ Active Bar và panel Properties (lọc trước và sau lựa chọn) – .

• Bond Wire đã được thêm như một kiểu đối tượng riêng biệt (khi lọc hiển thị các đối tượng) trong cả panel PCB List và PCBLIB List – .

• Khi sử dụng Layer Sets, các lớp Die và Wire Bonding hiện là một phần của bộ lớp Signal Layers – .

Để biết thêm thông tin về wire bonding, hãy tham khảo trang Wire Bonding.

Cải tiến quản lý dữ liệu

Panel Design Reuse nâng cao (Open Beta)

Tính năng này cung cấp cho bạn panel Design Reuse mới nhất, được nâng cấp khi làm việc với các reuse block và snippet.

Để biết thêm thông tin, hãy tham khảo trang Working with Reuse Blocks.

Tăng cường quản lý mô hình footprint trong Item Manager

Item Manager đã được cải tiến để xử lý trường hợp một component trong Workspace có nhiều mô hình footprint được định nghĩa và mô hình hiện đang được gán sau đó bị đổi tên.

Một component trong Workspace có thể được gán nhiều mô hình footprint. Nếu mô hình footprint hiện đang được gán sau đó bị đổi tên và được lưu lại vào Workspace (việc này tạo ra một revision mới của mô hình footprint), rồi chính component trong Workspace cũng được lưu lại vào Workspace (tạo ra một component revision mới sử dụng revision mới của mô hình footprint), thì các phiên bản của component đã được đặt trong thiết kế sẽ cần được cập nhật lên revision mới nhất. Trong trường hợp này, có thể sử dụng các lệnh Automatch và Update to latest revision  của Item Manager. Các tính năng này hiện đã gán đúng revision mới nhất của mô hình footprint có tên đã bị thay đổi.

Để biết thêm thông tin về Item Manager, hãy tham khảo trang Managing Content with the Item Manager.

Kiểm tra Revision mới nhất trong Batch Component Editing

Kiểm tra quy tắc component Revision that is being edited is not latest giờ đây được áp dụng chính xác khi chỉnh sửa một hoặc nhiều component trong Workspace bằng trình chỉnh sửa Component ở Batch Component Editing mode. Điều này bảo đảm rằng các vi phạm sẽ được đánh dấu khi chỉnh sửa một component không phải là revision mới nhất có sẵn trong Workspace.

Trong ví dụ hiển thị bên dưới, bốn component revision đang được chỉnh sửa trong trình chỉnh sửa Component ở chế độ Batch Component Editing. Mỗi revision đều không phải là bản mới nhất (tức là trong Workspace có các revision mới hơn của những component này), và một vi phạm được đánh dấu cho từng revision. 

Để biết thêm thông tin về việc xác minh một component trước khi lưu vào Workspace, hãy tham khảo trang Validating a Component.

Tính năng được công bố hoàn toàn công khai trong Altium Designer 26.5

Tính năng sau hiện đã chính thức ở trạng thái Public trong bản phát hành này:

• Tối ưu tải Pad và Via Templates

Tính năng bổ sung trong Altium Designer 26.5

• Hỗ trợ Partial LFS Repository: Một tùy chọn cài đặt nâng cao mới – VCS.AllowLFSRepos – có trong Advanced Settings dialog ở bản phát hành này; khi được bật, tùy chọn này khôi phục khả năng một phần trước đây để sử dụng các kho LFS khi làm việc với hệ thống quản lý phiên bản Git. CẢNH BÁO: Altium Designer không hỗ trợ đầy đủ việc làm việc với các kho LFS và trong một số trường hợp, việc này có thể dẫn đến mất dữ liệu người dùng.

Cải tiến thiết kế PCB

Khoảng hở trục Z (Open Beta)

Bản phát hành này bổ sung một quy tắc thiết kế Z-Axis Clearance mới vào cả Constraint Manager và hộp thoại PCB Rules and Constraints Editor cũ hơn (không truy cập được trong Document View). Quy tắc này, thuộc danh mục Electrical, có thể được dùng để kiểm tra khoảng hở tối thiểu giữa nhiều loại primitive khác nhau trên các lớp đồng khác nhau.

Trong Constraint Manager, ràng buộc Z-Axis Clearance có thể được chỉ định khi định nghĩa khoảng hở điện giữa các lớp net và/hoặc các cặp vi sai (từ khung nhìn Clearances) và cũng có thể bằng cách thêm một quy tắc nâng cao mới thuộc loại này (từ khung nhìn All Rules, khi Constraint Manager được truy cập từ PCB).

Bạn cũng có thể thêm một quy tắc thuộc loại này vào một chỉ thị parameter set khi đặt trên sơ đồ nguyên lý.

Quy tắc mới được hỗ trợ bởi cả DRC Online và Batch DRC (được bật mặc định cho Batch DRC) cũng như các cơ chế vi phạm liên quan (details/overlay – cả hai cũng bị tắt mặc định). Khi bật hiển thị Violation Details cho quy tắc (PCB Editor – DRC Violations Display page của hộp thoại Preferences), văn bản trong không gian thiết kế PCB sẽ được hiển thị theo định dạng:

< [RuleValue] ([Actual Z-Axis Clearance Value]; XY: [Z-Axis Clearance Projected on XY])

Trong đó, [RuleValue] là ràng buộc được chỉ định trong quy tắc và [Actual Z-Axis Clearance Value] là khoảng cách ngắn nhất theo đường chéo giữa các cạnh của các primitive trên các lớp khác nhau.

Ở những vị trí khác trong phần mềm, định dạng sau được sử dụng:

Z-Axis Clearance: ([Actual Z-Axis Clearance Value] < [RuleValue]) Between [Object1Description] And [Object2Description]

Quy tắc mới cũng được hỗ trợ bởi:

• Đổ đồng polygon (solid và hatched) và internal plane

  Lưu ý rằng khoảng trống chỉ được tạo cho polygon khi phát hiện vi phạm giữa một polygon và các đối tượng kiểu khác (track, pad, v.v.). Mặc dù khoảng hở và vi phạm được phát hiện giữa các polygon pour trên các lớp tín hiệu khác nhau, các khoảng trống sẽ không được tự động tạo trong trường hợp này.

  Cũng lưu ý rằng mặc dù khoảng hở và vi phạm được phát hiện giữa các đối tượng (đặt trên các lớp tín hiệu) và internal plane (theo khoảng cách ngắn nhất), các vi phạm như vậy phải được xử lý thủ công.

• Tính năng PCB CoDesign

Để biết thêm thông tin, hãy tham khảo trang Electrical Rule Types.

Cải tiến Constraint Manager

Đã thêm giá trị Min, Max và Preferred cho Diameter và Hole Size

Giờ đây bạn có thể chỉ định riêng các giá trị tối thiểu (Min), tối đa (Max) và ưu tiên (Preferred) cho Diameter và Hole Size khi định nghĩa một quy tắc Routing Via Style trong khung nhìn Physical , ngoài định nghĩa ưu tiên theo template. Điều này cho phép xác định các ràng buộc cụ thể hơn.

Ngoài ra, khi truy cập Constraint Manager từ PCB hoặc khi cấu hình các ràng buộc cho một layer stack cụ thể, giờ đây bạn có thể chuyển đổi giữa khung nhìn mở rộng Min/Max Preferred và khung nhìn Templates bằng cách chọn tab mong muốn.

Để biết thêm thông tin, hãy tham khảo trang Defining Design Requirements Using the Constraint Manager.

Cải tiến quản lý dữ liệu

Hợp nhất dữ liệu nhà cung cấp (Open Beta)

Bản phát hành này mang đến một cải tiến quan trọng khi sử dụng tính năng đồng bộ hóa Custom Parts Provider của Altium Designer (tìm hiểu thêm) để ánh xạ dữ liệu nhà cung cấp từ một nguồn cơ sở dữ liệu được chỉ định sang dữ liệu chuỗi cung ứng của Workspace.

Dữ liệu nhà cung cấp từ Custom Parts Provider đã cấu hình của bạn giờ đây được hợp nhất với Altium Parts Provider để hiển thị toàn bộ thông tin nhà cung cấp đã được kết hợp ở mọi nơi dữ liệu nhà cung cấp (SPN) xuất hiện trong giao diện phần mềm, bao gồm bảng Manufacturer Part Search, ActiveBOM, và bất cứ khi nào thêm lựa chọn linh kiện.

Để biết thêm thông tin về việc đồng bộ hóa cơ sở dữ liệu chuỗi cung ứng sang dữ liệu Workspace, hãy tham khảo trang Supply Chain Database to Workspace Data Synchronization.

Khả năng thay đổi trạng thái vòng đời từ ActiveBOM

Giờ đây bạn có thể thay đổi trạng thái vòng đời của (các) component đã chọn trực tiếp từ bên trong tài liệu ActiveBOM (*.BomDoc). Một lệnh Change State mới có thể được tìm thấy trong menu con Operations khi nhấp chuột phải của ActiveBOM.

Để biết thêm thông tin, hãy tham khảo trang Managing Item Revision Lifecycle.

Thay đổi giao diện thiết lập chia sẻ nâng cao

Khi chia sẻ một thiết kế trực tiếp hoặc ảnh chụp nhanh thiết kế thông qua hộp thoại Share, hộp thoại trước đây được truy cập từ điều khiển Advanced Settings đã được thiết kế lại thành một cửa sổ bật lên.

Để biết thêm thông tin về chia sẻ thiết kế, hãy tham khảo trang Sharing a Design.

Lệnh 'Create Tag' được cải tiến

Lệnh Create Tag đã được khôi phục trong menu con History & Version Control. Lệnh này cũng đã được cải tiến khi nhập giá trị cho thẻ. Nếu sử dụng ký tự không hợp lệ, biểu tượng  sẽ xuất hiện trong hộp thoại Create Tag. Di chuột qua biểu tượng để xem “gợi ý” về những ký tự được phép dùng, tức là chữ cái, chữ số, dấu chấm ('.'), dấu gạch ngang ('-'), dấu thăng ('#') và dấu gạch dưới ('_'); sau đó cập nhật thẻ nếu cần.

Để biết thêm thông tin, hãy tham khảo trang Browsing the History of a Project.

Hỗ trợ cơ sở dữ liệu PostgreSQL trong các tính năng đồng bộ hóa

Các tính năng Đồng bộ hóa Custom Parts Provider và Đồng bộ hóa Thành phần của Altium Designer hiện đã được cải tiến để hỗ trợ cơ sở dữ liệu PostgreSQL.

Để biết thêm thông tin về các tính năng đồng bộ hóa, hãy tham khảo các trang Component Database to Workspace Data Synchronization và Supply Chain Database to Workspace Data Synchronization.

Cải tiến BOM CoDesign

Lệnh 'Explore Suggested Component' được nâng cao

Khi sử dụng tính năng BOM CoDesign, cụ thể là lệnh Explore Suggested Component (từ phần Differences của bảng Properties), nếu linh kiện được đề xuất không phải là revision mới nhất, thì revision cụ thể đó giờ đây sẽ được mở trong bảng Components.

Mặc dù revision linh kiện được đề xuất CMP-009-00009-5 không phải là mới nhất (revision CMP-009-00009-6 của cùng linh kiện đó tồn tại trong thư viện), lệnh Explore Suggested Component hiện sẽ mở revision được đề xuất trong bảng Components.

Để biết thêm thông tin về tính năng BOM CoDesign, hãy tham khảo trang BOM CoDesign.

Tính năng được công khai hoàn toàn trong Altium Designer 26.4

Tính năng sau hiện đã chính thức ở trạng thái Public trong bản phát hành này:

• Giá trị mặc định của quy tắc Solder Mask Expansion nay là 0 mils 

Các tính năng bổ sung trong Altium Designer 26.4

• Thư viện Open CASCADE cho tài liệu Multi-board Assembly (Open Beta): Một tùy chọn cài đặt nâng cao mới – System.MBAEngine.UseOpenCascade – có sẵn trong hộp thoại Advanced Settings dialog ở bản phát hành này, cho phép chuyển từ việc sử dụng thư viện C3D để mô hình hóa hình học cho tài liệu multi-board assembly (*.MbaDoc) sang sử dụng thư viện Open CASCADE khi được bật. Lưu ý rằng khi mở một tài liệu multi-board assembly cũ hơn (từ phiên bản phần mềm trước) trong bản phát hành này với tùy chọn được bật, các mate đã tạo sẽ bị xóa. Bạn có thể chọn giữ nguyên vị trí tương đối của các phần trong assembly hoặc đặt chúng thành một hàng. Bạn cũng sẽ có tùy chọn tạo bản sao lưu của phiên bản cũ tại thời điểm mở.

• JSON Web Token (Open Beta): Một tùy chọn cài đặt nâng cao mới – EDMS.CloudLoginByJWT – có sẵn trong hộp thoại Advanced Settings dialog ở bản phát hành này; khi được bật, tùy chọn này sử dụng JWT (JSON Web Token) để định danh và xác thực người dùng khi kết nối từ Altium Designer tới một Workspace trên Nền tảng Altium.

Cải tiến thiết kế PCB

Tăng cường hỗ trợ cho định dạng SOLIDWORKS và Parasolid

• Đã bổ sung hỗ trợ cho các mô hình SOLIDWORKS 2024 và 2025 (*.SldPrt) khi làm việc với 3D bodies.

• Việc xuất PCB sang định dạng tệp Parasolid (*.x_t) hiện sử dụng Parasolid phiên bản 35.1. Điều này cho phép các phiên bản SOLIDWORKS mới hơn (2024 và 2025) mở/nhập tệp một cách chính xác.

Để biết thêm thông tin, hãy tham khảo trang Mechanical Data Import-Export Support.

Cải tiến thiết kế harness

Hiển thị dây jumper

Các dây jumper được định nghĩa trong sơ đồ đi dây giờ đây đã được phản ánh chính xác trong bản vẽ layout liên quan. Dây jumper kết nối hai cavity của cùng một đầu nối. Khi chọn một bundle trong bản vẽ layout, vùng Bundle Objects của bảng Properties giờ đây sẽ bao gồm các dây jumper như vậy bắt đầu và kết thúc tại cùng một điểm kết nối như một phần của bundle đó.

Các dây này sẽ chỉ có tùy chọn xác định chiều dài thủ công. Giá trị được nhập sau đó sẽ được đưa vào tài liệu ActiveBOM và bản vẽ chế tạo của dự án harness (bảng BOM và danh sách đi dây).

Để biết thêm thông tin, hãy tham khảo trang Creating the Layout Drawing.

Cải thiện tính năng 'Update From Libraries' 

Tính năng cập nhật từ thư viện (Tools » Update From Libraries) đã được cải tiến cho sơ đồ đi dây (*.WirDoc) và bản vẽ layout (*.LdrDoc) của các thiết kế harness.

• Khi truy cập tính năng này từ một sơ đồ đi dây, các dây, cavity component và các part liên quan giờ đây cũng được bao gồm.

  

• Khi truy cập tính năng này từ một bản vẽ layout, lớp phủ harness, nhãn layout và các part liên quan giờ đây cũng được bao gồm.

  

Để biết thêm thông tin, hãy tham khảo các trang Defining the Wiring Diagram và Creating the Layout Drawing.

Cải tiến nền tảng

Master Services Agreement thay thế EULA

Thỏa thuận Cấp phép Người dùng Cuối (EULA) đã được thay thế bằng Master Services Agreement (MSA) khi cài đặt Altium Designer Develop hoặc Altium Designer Agile.

Để biết thêm thông tin, hãy tham khảo các trang Installing & Managing Altium Designer Develop và Installing & Managing Altium Designer Agile .

Cải tiến wire bonding

Hỗ trợ cho PCB panelized

Các bond wire và die pad giờ đây được hiển thị khi xem tài liệu PCB panelized ở chế độ 3D.

Ngoài ra, hiện cũng hỗ trợ tạo Wire Bonding Table Report từ một tài liệu PCB panelized.

Để biết thêm thông tin về PCB panelized, hãy tham khảo trang Board Panelization.

Từ khóa truy vấn mới để phát hiện bond wire

Một từ khóa truy vấn IsBondwire mới (Kiểm tra kiểu đối tượng PCB) hiện khả dụng khi xây dựng biểu thức truy vấn logic để sử dụng trong việc lọc đối tượng trong PCB/PcbLib hoặc trong việc xác định phạm vi của một quy tắc thiết kế.

Để biết thêm thông tin, hãy tham khảo trang Object Type Checks.

Cải tiến thiết kế harness

Khả năng đặt điểm ngắt cho harness bundle

Một điểm ngắt, được dùng để chỉ ra rằng bundle Không Theo Tỷ Lệ (NTS), giờ đây có thể được đặt trên một harness bundle trong bản vẽ layout harness (*.LdrDoc). Bundle sẽ hiển thị ký hiệu ngắt ở giữa đoạn dài nhất của nó như trong hình đầu tiên bên dưới, và phần thuộc tính sẽ hiển thị Drawn Length,  phản ánh chiều dài của bundle như được vẽ trong không gian thiết kế. Thông thường, chiều dài vật lý của bundle sẽ lớn hơn đáng kể. Khi trường Length (chiều dài vật lý thực tế) được đặt và khác với chiều dài đã vẽ, bundle sẽ hiển thị ký hiệu ngắt ở giữa đoạn dài nhất của nó để chỉ ra rằng bundle Không Theo Tỷ Lệ (NTS). Để đặt điểm ngắt, hãy bật tùy chọn Add Break Symbol trong vùng Properties của thuộc tính bundle. Các lớp phủ harness bao phủ một harness bundle có điểm ngắt cũng sẽ hiển thị điểm ngắt ở cùng vị trí. Nếu lớp phủ harness kết thúc tại điểm ngắt của harness bundle, lớp phủ sẽ được vẽ dài hơn một chút, như minh họa trong hình thứ hai.

Để biết thêm thông tin, hãy tham khảo trang Creating the Harness Layout Drawing.

Cải tiến quản lý dữ liệu

Khả năng giữ nguyên trạng thái vòng đời khi đồng bộ hóa linh kiện

Với bản phát hành này, giờ đây bạn có thể giữ nguyên trạng thái vòng đời khi thực hiện đồng bộ hóa linh kiện giữa Workspace của mình và cơ sở dữ liệu linh kiện bằng tính năng Components Synchronization của Altium Designer.

Khả năng này được hỗ trợ thông qua một tùy chọn Preserve lifecycle state mới. Khi nguồn dữ liệu (bảng) được chọn trong tài liệu Components Synchronization Configuration (*.CmpSync), tùy chọn này có thể được tìm thấy trong phần Advanced của bảng Properties.

Lưu ý rằng khả năng này dành cho những người được cấp quyền vận hành Allow to skip lifecycle state change for new revisions (tìm hiểu thêm tại Setting Global Operation Permissions for a Workspace).

Để biết thêm thông tin về tính năng Components Synchronization, hãy tham khảo trang Component Database to Workspace Data Synchronization.

Các tính năng được công khai hoàn toàn trong Altium Designer 26.2

Các tính năng sau đây hiện đã chính thức ở trạng thái Public trong bản phát hành này:

• BOM CoDesign - khả dụng từ phiên bản 25.1

• Loại trừ các trường liên quan đến Nhà cung cấp khỏi kết quả so sánh BOM - khả dụng từ phiên bản 26.1

Cải tiến thiết kế PCB

Giá trị mặc định của quy tắc Solder Mask Expansion nay là 0 mils (Open Beta)

Tuân theo tiêu chuẩn IPC-7351B liên quan đến giá trị mặc định của padstack, trong đó các lỗ mở solder mask thường có tỷ lệ 1:1 với kích thước land, các giá trị cho quy tắc Solder Mask Expansion (trong tài liệu PCB) và solder mask expansion điều khiển theo quy tắc (trong tài liệu thư viện PCB) nay được đặt mặc định là 0 mil (trước đây là 4 mil).

Đối với thư viện PCB (*.PcbLib), hỗ trợ cho các giá trị mặc định mới này nằm ở cấp thư viện, được kế thừa bởi tất cả footprint linh kiện được tạo trong đó. Cùng một PCBlib sẽ hiển thị, đối với mọi đối tượng có solder mask expansion điều khiển theo quy tắc, mức mở rộng 4 mil khi được mở trong phiên bản Altium Designer trước đó và mức mở rộng 0 mil khi được mở trong bản phát hành này và các bản sau, như minh họa bên dưới đối với một đối tượng pad.

Đối với tài liệu PCB (*.PcbDoc), tất cả các quy tắc Solder Mask Expansion hiện có sẽ giữ nguyên các giá trị ban đầu của chúng. Các giá trị mặc định được dùng cho bất kỳ quy tắc mới nào được tạo sẽ được xác định bởi phiên bản Altium Designer nơi quy tắc đó được tạo và sẽ không thay đổi khi mở trong phiên bản Altium Designer khác. Vì vậy, giá trị mặc định là mở rộng 4 mil khi được tạo trong phiên bản Altium Designer trước đó và mở trong bất kỳ phiên bản nào khác, và mở rộng 0 mil khi được tạo trong bản phát hành này (hoặc mới hơn) và mở trong bất kỳ phiên bản nào khác, như minh họa bên dưới.

Một quy tắc thiết kế Solder Mask Expansion mới được tạo trong Constraint Manager.

Một quy tắc thiết kế Solder Mask Expansion mới được tạo trong hộp thoại PCB Rules and Constraints Editor.

Để biết thêm thông tin về quy tắc thiết kế Solder Mask Expansion, hãy tham khảo trang Mask Rule Types.

Cải tiến Constraint Manager

Đã bổ sung khả năng lọc Classes

Khả năng lọc classes đã được triển khai trong chế độ xem Clearances của Constraint Manager để hỗ trợ làm việc với số lượng lớn classes. Điều này cho phép tạo các bộ lọc (hoặc nhóm) classes để chuyển đổi qua lại và làm việc với các tập con tập trung của ma trận clearance.

Sử dụng nút  ở góc trên bên phải của chế độ xem Clearances để truy cập cửa sổ pop-up, từ đó bạn có thể tạo, chỉnh sửa, xóa và bật/tắt bộ lọc.

Để biết thêm thông tin về cách làm việc với ma trận clearance, hãy tham khảo trang Defining Design Requirements Using the Constraint Manager.

Cải tiến Draftsman

Nâng cao khả năng nhập DXF vào tài liệu Draftsman (Open Beta)

Tính năng này bổ sung hỗ trợ nhập các tệp DXF phiên bản R12 trở lên vào tài liệu bản vẽ sản xuất (*.PCBDwf, *.HarDwf, *.MbDwf). Việc nhập các tệp DXF có chứa spline nay cũng đã được hỗ trợ.

Để biết thêm thông tin về cách nhập tệp DXF, hãy tham khảo trang Draftsman Placement & Editing Techniques.

Cải tiến Wire Bonding

Các primitive bond wire trong panels

Các bond wire nay được hiển thị với đúng loại (Bond Wire) tại các vị trí sau:

• Vùng Primitives của panel PCB, với một linh kiện được chọn trong chế độ Nets

• Vùng Component Primitives của panel PCB, với một net được chọn trong chế độ Components

• Panel PCB Library panel, với một footprint được chọn.

Việc chọn một primitive bond wire sẽ chọn/tô sáng bond wire đó trong không gian thiết kế.

Ngoài ra, một tùy chọn Show Bond Wires tương ứng nay cũng khả dụng trong menu ngữ cảnh nhấp chuột phải của một vùng, để bật/tắt hiển thị bond wire.

Để biết thêm thông tin về wire bonding, hãy tham khảo trang Wire Bonding.

Cải tiến thiết kế 3D-MID

Kiểm tra quy tắc thiết kế 3D-MID (Open Beta)

Bản phát hành này cung cấp tính năng Kiểm tra Quy tắc Thiết kế (DRC) theo lô cho các vi phạm quy tắc Width, Clearance, Length và Matched Lengths, liên quan đến các đường track được định tuyến trên nền 3D của bạn. Lưu ý rằng mặc dù báo cáo DRC được tạo sẽ cung cấp thông tin cho tất cả các phép kiểm tra này, chỉ các vi phạm clearance mới được tô sáng trong không gian thiết kế.

Để biết thêm thông tin, hãy tham khảo trang 3D-MID Design.

Cải tiến thiết kế Multi-board

Khả năng xác định 'Termination Type' cho các Harness Entry

Termination Type của một harness entry nay có thể được xác định trên sơ đồ multi-board. Các loại termination khả dụng gồm:

• Connector – tùy chọn tiêu chuẩn dùng khi kết nối với đầu nối ghép trên PCB. Thông thường, điều này liên quan đến các đầu nối gắn trên bo tiêu chuẩn.

• Crimps/Ferrules – các dây riêng lẻ được kết thúc bằng crimp hoặc ferrule trước khi được đưa vào đầu nối ở phía PCB.

• Wire termination – các dây được cắt phẳng ở đầu harness và được bắt vít hoặc hàn trực tiếp vào PCB. Điều này thường gặp ở các kết nối dây trực tiếp tới bo, chẳng hạn như với một số đầu nối JST.

Thông tin này được phản ánh trong các thuộc tính của harness entry được chọn và module entry tương ứng.

Để biết thêm thông tin về cách làm việc với các kết nối trên sơ đồ multi-board, hãy tham khảo trang Working with Connections.

Các cải tiến về thiết kế Harness

Nâng cao đồng bộ hóa dây

Các dây harness được nối bằng wire break nay được nhận diện ngay cả khi chúng có các Design Item ID khác nhau. Ngoài ra, tất cả các đoạn dây có cùng designator được nối bởi cùng một wire break nay đều được so sánh (về part number, comment, màu sắc và tất cả các tham số). Nếu phát hiện bất kỳ khác biệt nào, vi phạm Mismatched parameters in connected wire segments sẽ được báo cáo. Một cảnh báo cũng xuất hiện trong Properties panel của dây và wire break, cho biết đã phát hiện xung đột giữa các tham số. Nhấp vào Synchronize trong cảnh báo để mở hộp thoại Conflict Wire Parameters, tại đây bạn có thể chọn tham số nào sẽ được dùng cho đoạn dây.

Khả năng đặt lớp bọc phủ lên một điểm nối

Giờ đây bạn có thể áp dụng/mở rộng lớp bọc harness over một điểm nối (một điểm kết nối trong bản vẽ layout nơi hai hoặc nhiều bundle gặp nhau) trên bản vẽ layout harness (*.LdrDoc). Điều này loại bỏ nhu cầu phải có các lớp bọc harness riêng biệt giữa các điểm nối trong một phần có chứa nhiều đầu nối.

Ngoài ra, điểm bắt đầu của một lớp bọc nay được lấy là điểm ngoài cùng bên trái, trên cùng của đường dẫn của nó, và đường dẫn đó nay chỉ bao gồm các bundle mà lớp bọc nằm trên.

Để biết thêm thông tin, hãy tham khảo trang Creating the Layout Drawing.

Trường Quantity trong BOM được đổi thành 'As Required' cho một số đối tượng nhất định

Lớp phủ dây, cáp và bó dây là các đối tượng được tính theo chiều dài và giá trị được hiển thị trong trường Length . Để tránh nhầm lẫn, trường Quantity cho các mục lớp phủ dây, cáp và bó dây trong bảng Bill Of Materials và tài liệu ActiveBOM trong tài liệu bản vẽ sản xuất (*.HarDwf) hiện là As Required. 

Để biết thêm thông tin, hãy tham khảo trang Managing Your Bill of Materials (BOM) with ActiveBOM.

Cải thiện việc nhóm chân trong Wiring List

Việc nhóm chân trong wiring list được đặt trong tài liệu sản xuất bó dây (*.HarDwf) đã được cải thiện. Kể từ bản phát hành này, tính năng nhóm tự động được áp dụng cho đầu nối có nhiều dây nhất, và tất cả các khoang của đầu nối đó được nhóm chính xác trong cột From của wiring list như minh họa bên dưới.

Sổ làm việc Excel cho nhà sản xuất bó dây

Đã bổ sung khả năng tạo, thông qua Output Job, một sổ làm việc Excel duy nhất chứa dữ liệu để các nhà sản xuất bó dây sử dụng. Để hỗ trợ việc này, một bộ xuất mới – Manufacturing Data – hiện khả dụng trong phần Report Outputs.

Sổ làm việc được tạo bao gồm bốn trang tính riêng biệt:

• Bill of Materials – hữu ích cho việc tạo báo giá nhanh.

• Wiring List – dùng cho các máy gia công dây.

• Labels – bản tóm tắt các nhãn vật lý cần in cho các bó bó dây, dùng với máy in Zebra hoặc các máy in khác.

• Coverings – bản tóm tắt các lớp phủ cần áp dụng lên các bó bó dây.

Để biết thêm thông tin, hãy tham khảo trang Preparing Reports.

Cải tiến nền tảng

Chuyển sang .NET 8

Với bản phát hành này, Altium Designer chuyển từ việc sử dụng .NET 6 sang .NET 8. Phiên bản này được đóng gói như một phần của Altium Designer và cho phép tận dụng các chức năng và phát triển mới hơn của .NET, bao gồm các cải thiện hiệu năng tổng thể.

Để biết thêm thông tin, hãy tham khảo trang System Requirements.

WebView2 (Open Beta)

Bắt đầu từ bản phát hành này, WebView2 được sử dụng cho các thành phần liên quan đến trình duyệt trong Altium Designer (ví dụ: trang Home). Điều này cho phép truy cập vào engine trình duyệt web mới nhất trong Altium Designer chỉ bằng cách cập nhật Windows.

Cải tiến quản lý dữ liệu

Khả năng sao chép dự án Workspace bằng quy trình workflow

Đã bổ sung hỗ trợ tạo bản sao của một dự án Workspace bằng các process workflow đã được định nghĩa (và bật). Khi một dự án Workspace được mở, nhấp chuột phải vào mục dự án trong bảng Projects và chọn một định nghĩa quy trình đã kích hoạt (thuộc chủ đề Project Creations) từ menu con Make a copy of the managed project để bắt đầu sao chép dự án theo workflow nền tảng của quy trình đó.

Để biết thêm thông tin, hãy tham khảo trang Process-based Project Creation.

Thêm khả năng giữ nguyên trạng thái vòng đời khi phát hành model

Khi phát hành một revision mới của model linh kiện (schematic symbol, PCB footprint, simulation model, hoặc harness wiring) lên Workspace được kết nối, giờ đây bạn có thể giữ nguyên trạng thái vòng đời hiện tại của model.

Lưu ý rằng khả năng này khả dụng cho những người dùng được gán quyền vận hành Allow to skip lifecycle state change for new revisions (tìm hiểu thêm về Setting Global Operation Permissions for a Workspace).

Để biết thêm thông tin về việc chỉnh sửa nội dung Workspace, hãy tham khảo trang Creating & Editing Content.

Liên kết bình luận đánh giá thiết kế

Khi một bình luận được thêm vào như một phần của quá trình đánh giá thiết kế, liên kết đến bản đánh giá đó (From <DesignReviewName>) hiện được hiển thị trong mục tương ứng ở bảng Comments And Tasks và cửa sổ bình luận theo ngữ cảnh cho bình luận đó (trong không gian thiết kế). Nhấp vào liên kết để mở trang Overview của bản đánh giá trong một tab mới của trình duyệt mặc định.

Để biết thêm thông tin về bình luận tài liệu, hãy tham khảo trang Document Commenting.

Hỗ trợ thêm các kiểu dữ liệu có đơn vị

Khi định nghĩa tham số người dùng như một phần của mẫu linh kiện trong Workspace được kết nối trên Altium Platform, các kiểu dữ liệu có đơn vị bổ sung sau đây hiện đã được hỗ trợ:

• Diện tích (mm²)

• Bar (bar)

• Bit

• Candela (cd)

• Số thập phân

• Số nguyên

• Joule (J)

• Lumen (lm)

• Milimét (mm)

• Pascal (Pa)

• Pound trên inch vuông (psi)

• Vòng/phút (rpm)

• Siemens (S)

• Tesla (T)

Các tham số sử dụng những kiểu đơn vị mới này được hỗ trợ ở nhiều khu vực khác nhau của phần mềm, bao gồm bảng Components panel, trình chỉnh sửa Component (ở cả chế độ chỉnh sửa single và batch), cùng với tính năng Library Importer và Components Synchronization (trong phần Parameter Mapping của bảng Properties).

Để biết thêm thông tin về các kiểu dữ liệu tham số linh kiện có đơn vị, hãy tham khảo trang Component Templates.

Khả năng đồng bộ Part Choices khi sử dụng Components Synchronization

Đã bổ sung khả năng định nghĩa và đồng bộ thông tin part choice bằng tính năng Components Synchronization và tài liệu cấu hình Components Synchronization Configuration liên quan (*.CmpSync). Việc kiểm soát các tham số được đồng bộ hiện có trong vùng Part Choices Mapping của bảng Properties khi một bảng được chọn trong tài liệu. Sử dụng các nút để thêm và xóa các cặp tham số part choice (Manufacturer / Part Number) và các tùy chọn menu thả xuống để xác định ánh xạ. Khi ánh xạ được xác định, các tham số tương ứng sẽ xuất hiện dưới các cột Part Choice n trong vùng lưới của tài liệu.

Để biết thêm thông tin về tính năng Components Synchronization, hãy tham khảo trang Component Database to Workspace Data Synchronization.

Cảnh báo mới về sự cố kết nối đến Workspace

Nếu có sự cố khi kết nối đến Workspace và các trạng thái VCS mới nhất của tài liệu dự án không thể được làm mới, điều khiển Refresh VCS Statuses (kèm cảnh báo tool-tip liên quan) hiện sẽ xuất hiện bên cạnh mục dự án trong bảng Projects. Khi kết nối được khôi phục, hãy nhấp vào mục này để đồng bộ lại các trạng thái VCS và xem các thay đổi mới nhất.

Để biết thêm thông tin về việc chỉ báo trạng thái tài liệu, hãy tham khảo trang Managing Project Documents.

Cải tiến BOM CoDesign

Loại trừ các trường liên quan đến nhà cung cấp khỏi kết quả so sánh BOM (Open Beta)

Khi so sánh một ActiveBOM với một Managed BOM đã chọn bằng tính năng BOM CoDesign, nếu cài đặt nâng cao bị tắt, dữ liệu liên quan đến nhà cung cấp (tham số Supplier và Supplier Part Number) sẽ bị loại khỏi Differences section trên tab Related BOMs của bảng Properties khi được truy cập từ tài liệu ActiveBOM.

Để biết thêm thông tin về việc xem kết quả so sánh, hãy tham khảo trang BOM CoDesign.

Cải tiến nhập/xuất

Cải thiện nhập thiết kế Allegro

Tất cả các tệp cấu hình cần thiết hiện đã được bao gồm trong tệp Allegro2Altium.bat, một tệp batch có trong bản cài đặt Altium Designer của bạn và được dùng để chuyển đổi tệp nhị phân Allegro (*.brd hoặc *.dra) sang định dạng ASCII (khi thiết kế/thư viện đó không nằm trên cùng máy tính với Altium Designer). Vì vậy, chỉ cần tệp bat cho việc nhập và không cần thêm tệp nào khác.

Để biết thêm thông tin về việc xem kết quả so sánh, hãy tham khảo trang Importing a Design from Allegro.

Hỗ trợ các chế độ xem linh kiện thay thế từ thiết kế xDX Designer

Các chế độ xem thay thế cho linh kiện hiện đã được hỗ trợ, trong cả tài liệu schematic và schematic library được tạo ra, khi nhập một thiết kế xDX Designer.

Để biết thêm thông tin về việc xem kết quả so sánh, hãy tham khảo trang Importing a Design from xDX Designer or DxDesigner.

Các tính năng đã được công khai hoàn toàn trong Altium Designer 26.1

Các tính năng sau hiện đã chính thức ở trạng thái Public trong bản phát hành này:

• Detailed Pad Stack for Allegro Imports - khả dụng từ phiên bản 25.7

• Properties Panel Optimization for PCB Object Properties - khả dụng từ phiên bản 25.7

Các tính năng bổ sung trong Altium Designer 26.1

• Các liên kết ẩn đến kho VCS bên ngoài (Open Beta): Một tùy chọn cài đặt nâng cao mới – VCS.HideProjectExternalRepositoriesLinks – được cung cấp trong hộp thoại Advanced Settings dialog ở bản phát hành này; khi được bật, tùy chọn này sẽ ẩn các liên kết đến kho VCS bên ngoài (được tạo tự động khi đưa một dự án dưới VCS bên ngoài vào Workspace đã kết nối) trên trang Data Management – Design Repositories page của hộp thoại Preferences .

• Phiên bản Simbeor (Open Beta): Một tùy chọn cài đặt nâng cao mới – PCB.SimbeorVersion – được cung cấp trong hộp thoại Advanced Settings dialog ở bản phát hành này. Tính năng này kiểm soát phiên bản Simbeor được dùng để tính toán độ trễ và trở kháng (Simbeor 2020.3 (tùy chọn '0') hoặc Simbeor 2023.1 (tùy chọn '1')). 

• Khởi tạo instance cho via (Open Beta): Một tùy chọn cài đặt nâng cao mới – PCB.ViaInstancing – được cung cấp trong hộp thoại Advanced Settings dialog ở bản phát hành này. Khi tùy chọn này được bật, khái niệm 'via instancing' sẽ được sử dụng, tức là cách tiếp cận xây dựng hình học của một instance của via thay vì một mẫu via. Điều này giúp cải thiện hiệu năng, đồng thời giảm cả mức tiêu thụ bộ nhớ lẫn thời gian dựng cảnh.

• Tối ưu hóa tải mẫu Pad và Via (Open Beta): Một tùy chọn cài đặt nâng cao mới – PCB.Performance.PadViaTemplate.LoadingOptimization – được cung cấp trong hộp thoại Advanced Settings dialog ở bản phát hành này, giúp tăng tốc quá trình tải PCB bằng cách tối ưu việc tải các mẫu pad và via.

• Tối ưu hóa xử lý ECO (Open Beta): Một tùy chọn cài đặt nâng cao mới – WSM.DotNetECOImplementation – được cung cấp trong hộp thoại Advanced Settings dialog ở bản phát hành này, cho phép sử dụng chức năng xử lý ECO tăng tốc.