Mới trong Altium Designer

Cải tiến thiết kế PCB

Tăng số lượng lớp tín hiệu (Open Beta)

Trong bản phát hành này, số lượng lớp tín hiệu có thể có trong một thiết kế PCB đã được tăng từ 32 lên 128. Đây thường là yêu cầu cần thiết và đặc biệt phù hợp với các thiết kế lớn hơn, phức tạp hơn.

Đúng như bạn mong đợi, mọi khu vực của phần mềm bị ảnh hưởng bởi hỗ trợ lớp mở rộng này, đặc biệt là PCB editor, đã được cập nhật để đáp ứng điều đó, bao gồm Layer Stack Manager, panel View Configuration, panel Properties, bộ lọc, DRC, tạo đầu ra, v.v. Một số ví dụ về các khu vực bị ảnh hưởng được minh họa trong slideshow bên dưới.

Để biết thêm thông tin, vui lòng tham khảo trang Defining the Layer Stack.

Cải tiến Constraint Manager

Nâng cao điều khiển chế độ Clearance Rule

Khi tạo một rule Clearance nâng cao từ chế độ xem All Rules khi truy cập Constraint Manager từ PCB, các điều khiển mới đã được thêm vào cho phép bạn chuyển đổi giữa chế độ hoạt động “Simple” và “Advanced” cho ma trận khoảng hở tối thiểu (tương tự hộp thoại PCB Rules and Constraints Manager). Ở chế độ Simple, các đối tượng Track và Arc (bao gồm cả Track Keepout và Arc Keepout) được gộp vào mục “Track” duy nhất. Các đối tượng Fill, Poly và Region (bao gồm cả Fill Keepout và Region Keepout) được gộp vào mục “Copper” duy nhất. Lưu ý rằng mục dành cho đối tượng “Text” sẽ bị ẩn trong chế độ này. Ở chế độ Advanced, tất cả các đối tượng đều được hiển thị.

Để biết thêm thông tin về việc tạo một rule nâng cao, vui lòng tham khảo trang Defining Design Requirements Using the Constraint Manager.

Cải tiến Draftsman

Thêm con trỏ “bàn tay” khi panning

Giờ đây, con trỏ “bàn tay” sẽ được hiển thị khi panning tài liệu bản vẽ chế tạo dựa trên Draftsman (*.PCBDwf, *.HarDwf, *.MbDwf) bằng chức năng Right-click, Hold&Drag , đồng bộ với Schematic và PCB editors.

Để biết thêm thông tin, vui lòng tham khảo trang Shortcuts for the Altium Designer Draftsman Editor.

Cải tiến Import/Export

Advanced OrCAD Engine (Open Beta)

Bản phát hành này giới thiệu một OrCAD Engine mới, nâng cao khi nhập các thiết kế và thư viện OrCAD của bạn bằng Import Wizard.

Để biết thêm thông tin, vui lòng tham khảo trang Importing a Design from OrCAD.

Các tính năng được công khai hoàn toàn trong Altium Designer 26.8

Các tính năng sau hiện đã chính thức ở trạng thái Public trong bản phát hành này:

• Bảo vệ sở hữu trí tuệ ODB++

• Quản lý yêu cầu

Cải tiến Wire Bonding

Điều khiển khả năng hiển thị của Bond Wires và Die Pads (Open Beta)

Khi xem PCB ở chế độ 2D Layout Mode, giờ đây bạn có thể điều khiển khả năng hiển thị của bond wire bằng mục Bond Wires mới (và các điều khiển liên quan) trong vùng Object Visibility trên tab View Options của panel View Configuration.

Khi xem PCB ở chế độ 3D Layout Mode, khả năng hiển thị của bond wire và die pad hiện được điều khiển như một phần của tùy chọn Show 3D Bodies trong vùng General Settings trên tab View Options của panel View Configuration.

Để biết thêm thông tin về wire bonding, vui lòng tham khảo trang Wire Bonding.

Cải tiến nền tảng

Khả năng chuyển vùng một author seat trong Altium Designer Develop

Quản trị viên của một Workspace Altium Develop giờ đây có thể dành riêng một author seat cho một thành viên Workspace cụ thể bằng trang Admin – Usage and Billing trong giao diện trình duyệt của Workspace. Điều này cho phép thành viên Workspace làm việc với Altium Designer Develop (26.7 trở lên) ở chế độ ngoại tuyến, không cần kết nối tới Workspace Altium Develop hoặc đăng nhập vào Altium Account của họ, trong suốt thời hạn thuê bao. Vào bất kỳ lúc nào, quản trị viên Workspace có thể thu hồi seat đã được chuyển vùng đó.

Khi một author seat đang được sử dụng ở chế độ roaming trong Altium Designer Develop, biểu tượng  được hiển thị bên cạnh điều khiển Active Server.

Để biết thêm thông tin, vui lòng tham khảo trang Authoring Access in Altium Designer Develop .

Các tính năng được công khai hoàn toàn trong Altium Designer 26.7

Các tính năng sau hiện đã chính thức ở trạng thái Public trong bản phát hành này:

• Phiên bản Simbeor

• Via Instancing

Cải tiến thiết kế PCB

Cập nhật các package trong IPC Compliant Footprint Wizard

Updated All Packages for Compliance with IPC Standard 7351, Revision B

IPC Compliant Footprint Wizard đã được cập nhật cho tất cả các package hiện được hỗ trợ nhằm đảm bảo việc tạo footprint tuân theo Revision B của IPC Standard 7351 - Generic Requirements for Surface Mount Design and Land Pattern Standard. Một số khu vực đã được cập nhật để tương thích. Bao gồm (nhưng không giới hạn ở):

• Công thức kích thước pad và khoảng cách

• Vấn đề làm tròn khi xếp chồng

• Ánh xạ lớp

• Silkscreen và courtyard

• Giá trị bảng mật độ

• Đặt đầu ra đường bao package thành các giá trị tối đa 

Added Ability to Control Pad Trimming for a Gullwing Package Footprint

Trang Footprint Dimensions của Wizard đã được nâng cấp với khả năng kiểm soát việc có áp dụng cắt bớt pad hay không khi sử dụng các giá trị footprint tính toán để tạo footprint package gullwing (SOT23 được dùng trong hình minh họa bên dưới). Sử dụng danh sách thả xuống Trim Pad để chọn tùy chọn cắt bớt mong muốn.

Additional Updates

• Một tham số Lead Span Range (L) mới đã được thêm vào khi định nghĩa kích thước của package MOLDED. Điều này cho phép chỉ định giá trị nhỏ nhất và lớn nhất cho khoảng cách giữa các mặt ngoài của chân.

• Tham số Body Length Range (L) đã được đổi tên thành Body Length Range (L1) và hình minh họa đã được cập nhật cho package MOLDED.

• Khi tạo package SODFL hoặc MOLDED (phân cực), chân phân cực (cathode) giờ đây được nhận diện trên mô hình STEP 3D được tạo chỉ bằng một vạch trắng (SODFL), hoặc vạch trắng và cạnh vát (MOLDED).  

• Khi tạo footprint package PQFP, đường bao silkscreen giờ đây được tạo bằng cùng kiểu/cách tiếp cận như với package QFN. Đường bao hiện bám theo đường bao package tối đa với độ lệch ra phía ngoài đường bao package bằng một nửa độ rộng nét silkscreen. Độ rộng nét silkscreen mặc định là 0.127 mm.

• Khi tạo footprint package PQFP hoặc CQFP, đường bao package giờ đây được xây dựng dựa trên các giá trị kích thước tối đa thay vì các giá trị danh định, nhất quán với các package SOIC, SOP, TSSOP và SOT.

• Khi tạo footprint package gullwing bằng IPC Compliant Footprints Batch generator, một tham số PadTrimming mới đã được thêm vào phần Footprint Specifications trên tab Data của tệp mẫu Excel liên quan để kiểm soát việc có áp dụng việc cắt bớt pad hay không. SOIC đã được dùng trong hình bên dưới.

  

Để biết thêm thông tin, vui lòng tham khảo trang Creating a PCB Footprint.

Cải tiến CAMtastic

Tự động gán màu cho các tệp Gerber và ODB++ đã nhập

Màu của các lớp nay được gán theo loại lớp (ví dụ: đỏ cho signal-top, xanh dương cho signal-bottom, v.v.) khi nhập các tệp Gerber và ODB++ vào trình biên tập CAM nếu thông tin màu lớp bị thiếu trong các tệp được nhập. Chức năng màu mặc định mới đã được triển khai để loại bỏ các trường hợp lớp có thể bị gán sai màu.

Để biết thêm thông tin, hãy tham khảo trang Preparing Fabrication Data.

Cải tiến Thiết kế Harness

Khả năng 'Tách' Bảng Kết nối

Bảng kết nối của một thiết kế harness nâng cao có thể có rất nhiều mục nhập, khiến việc đặt vừa trong một tài liệu bản vẽ dưới dạng một bảng duy nhất trở nên khó khăn. Thay vì phải thu nhỏ phông chữ và bảng, tạo nhiều mục bảng tùy chỉnh hoặc dùng tài liệu bên ngoài, giờ đây bạn có khả năng 'tách' bảng kết nối trong tài liệu Harness Draftsman (*.HarDwf) để bảng kết nối được trình bày trên nhiều 'trang'. Trong bảng Properties  của một bảng kết nối đã đặt, hãy bật tùy chọn Limit Page Height trong vùng Pages  để dùng tính năng mới này. Điều này sẽ giới hạn chiều cao của bảng kết nối theo giá trị chiều cao được chỉ định (Max Page Height) và do đó giới hạn số dòng hiển thị trong bảng.

Trình biên tập sẽ phát hiện rằng toàn bộ bảng kết nối chưa được hiển thị, như được chỉ ra bởi mục Page của bảng điều khiển (ví dụ: 1 from 2), và menu thả xuống liên quan cho phép bạn chỉ định trang nào sẽ được hiển thị. Để thêm các trang khác của bảng kết nối, hãy đặt một bảng kết nối khác (Place » Connection Table) và chỉ định Page tiếp theo trong vùng Pages của bảng Properties .

Để biết thêm thông tin, hãy tham khảo trang Creating a Manufacturing Drawing for a Harness Design.

Cải tiến Quản lý Dữ liệu

Đã thêm hỗ trợ cho kiểu dữ liệu 'Temperature Coefficient'

Khi định nghĩa tham số người dùng như một phần của mẫu linh kiện trong Workspace được kết nối trên Altium Platform, nay đã hỗ trợ thêm một kiểu dữ liệu có nhận biết đơn vị – Temperature coefficient (ppm/°C) –.

Các tham số sử dụng kiểu đơn vị mới này được hỗ trợ ở nhiều khu vực khác nhau của phần mềm, bao gồm bảng Components panel, trình biên tập Component (ở cả chế độ chỉnh sửa single và batch), cùng với tính năng Library Importer và Components Synchronization (trong phần Parameter Mapping của bảng Properties).

Để biết thêm thông tin về các kiểu dữ liệu tham số linh kiện có nhận biết đơn vị, hãy tham khảo trang Component Templates.

Khả năng Thay đổi Cấu hình Môi trường đang Áp dụng

Khi kết nối tới một Workspace trên Altium Platform đã định nghĩa Environment Configurations, và khi một người dùng được gán vào nhiều nhóm (nên có thể áp dụng nhiều cấu hình môi trường), giờ đây có thể thay đổi cấu hình đang áp dụng sau khi đã chọn ban đầu và bật tùy chọn Remember my choice trong hộp thoại Select a Configuration. Để hỗ trợ việc này, một hộp thoại Connection Properties mới, được truy cập từ menu Properties của Workspace, trên trang Data Management - Servers page của Preferences, cho phép bạn nhanh chóng thay đổi cấu hình sẽ dùng từ các cấu hình sẵn có cho bạn.

Để biết thêm thông tin về việc áp dụng cấu hình môi trường, hãy tham khảo trang Accessing Your Workspace.

Cải tiến Nhập/Xuất

Advanced Allegro Import Wizard (Open Beta)

Bản phát hành này giới thiệu Allegro Import Wizard nâng cao, hỗ trợ nhập solder mask và paste mask ở cấp padstack cho pad (hình dạng thường và tùy chỉnh, bao gồm cả pad tented) và via (bao gồm việc tính toán độ mở rộng và cả các mặt tented).

Ngoài ra, khi nhập một thiết kế Allegro có các sub-class được liệt kê bên dưới được định nghĩa trên các lớp Top hoặc Bottom, một cặp lớp linh kiện nay sẽ được tạo trong tài liệu PCB được sinh ra để chứa các giá trị từ các lớp Top và Bottom này; các lớp này được ẩn theo mặc định xét theo khả năng hiển thị.

Allegro Design Sub-class	Cặp lớp linh kiện Altium
Layers - Components - Comp value	COMPONENT_VALUE_TOP và COMPONENT_VALUE_BOTTOM
Layers - Components - Dev type	DEVICE_TYPE_TOP và DEVICE_TYPE_BOTTOM
Layers - Components - Tolerance	TOLERANCE_TOP và TOLERANCE_BOTTOM
Layers - Components - User part	PART_NUMBER_TOP và PART_NUMBER_BOTTOM

Để biết thêm thông tin, hãy tham khảo trang Importing a Design from Allegro.

Tính năng được công khai đầy đủ trong Altium Designer 26.6

Tính năng sau hiện đã chính thức ở trạng thái Public trong bản phát hành này:

• WebView2

Cải tiến Schematic Capture

Đã thêm khả năng định nghĩa lề dọc của chân

Giờ đây bạn có thể định nghĩa lề dọc tùy chỉnh cho designator và tên của chân. Điều này cho bạn toàn quyền kiểm soát lề ngang (X) và lề dọc (Y). Có thể định nghĩa lề toàn cục trên trang Schematic - General của hộp thoại Preferences trong vùng Pin Settings ở các trường Designator và Margin (X/Y). Để định nghĩa lề cục bộ, hãy dùng các trường Margin (X/Y)  trong bảng Properties . 

Lề dọc của chân được định nghĩa bằng các trường mới Pin Designator Vertical Margin và Pin Name Vertical Margin trong các bảng List và hộp thoại Find Similar Objects. Ngoài ra, có thêm hai từ khóa truy vấn mới trong danh mục SCH Functions\Fields – PinDesignator_CustomPosition_VerticalMargin và PinName_CustomPosition_VerticalMargin – để nhắm tới lề dọc của hai thuộc tính này khi tạo biểu thức truy vấn logic.

Để biết thêm thông tin, hãy tham khảo trang Creating a Schematic Symbol.

Cải tiến Thiết kế PCB

Bảo vệ Sở hữu Trí tuệ ODB++ (Open Beta)

Bản phát hành này mang đến khả năng cấu hình thiết lập ODB++ để bảo vệ tài sản sở hữu trí tuệ (IP) có giá trị của bạn bằng cách hạn chế những gì được tạo ra.

Trong hộp thoại ODB++ Setup, bạn có thể chọn những lớp tín hiệu nào sẽ được xuất như một phần của dữ liệu được tạo ra. Ngoài ra, bạn có thể kiểm soát việc có bao gồm netlist hay không và, nếu có, có trung hòa nó hay không (bằng cách thay thế tên net bằng Net_[1-…]). Bạn cũng có thể kiểm soát việc có bao gồm linh kiện hay không, với khả năng loại bỏ các thuộc tính (tham số) của linh kiện.

Thông tin đường dẫn thư mục cũng sẽ bị xóa khỏi các tệp báo cáo ([Design name].REP) và tệp quy tắc (odb\user\[Design name].RUL) được tạo ra.

Để biết thêm thông tin về việc chuẩn bị dữ liệu chế tạo ODB++, hãy tham khảo trang Preparing Fabrication Data.

Cải tiến Wire Bonding

Các cải tiến 3D cho Wire Bonding (Open Beta)

Bản phát hành này mang đến hỗ trợ nâng cao cho bond wire trong chế độ xem 3D của bo mạch. Bao gồm:

• Các điều khiển chỉnh sửa bổ sung để định nghĩa hình dạng/profile của bond wire. Giờ đây bạn có thể chỉ định Angle (α) ở đầu và Angle (β) ở cuối.

  Lưu ý rằng khi Angle (α) được đặt thành 90, giá trị của Angle (β) được xác định tự động và không thể thay đổi.

  Tùy chọn Die Bond Type đã được đổi tên thành Type, với cách chọn trực quan hơn phản ánh điểm đầu và điểm cuối của bond wire (hoặc Ball - Wedge hoặc Wedge - Wedge). Bạn cũng có thể bật và chỉ định một Override Color cho bond wire. Điều này giúp phân biệt các 'tầng' bond wire khác nhau gắn với các chu kỳ khác nhau của máy wire bonding khi tạo sơ đồ lắp ráp wire bonding.

  

• Khả năng đặt die pad và bond wire trên các khối 3D tổng quát (định dạng mô hình STEP, SOLIDWORKS Part và Parasolid, cũng như các khối 3D extruded). Khi được đặt trên một khối 3D tổng quát, die pad sẽ tự động được đặt ở độ cao của khối bên dưới tâm pad.

  
  Trong ví dụ này, một mô hình định dạng Parasolid được dùng làm die.

• Việc đưa các đối tượng bond wire vào kiểm tra Component Clearance, để phát hiện các vi phạm khoảng hở giữa bond wire và các đối tượng khác (không phải bond wire) trong không gian 3D.

  
  Ví dụ về va chạm được phát hiện giữa bond wire và một khối 3D.

  Lưu ý rằng khoảng cách giữa bond wire với bond wire vẫn được phát hiện như trước đây thông qua quy tắc Wire Bonding rule.

• Các đối tượng bond wire nay được bao gồm khi xuất PCB sang định dạng STEP và Parasolid.

Ngoài ra, các màu được dùng cho bond wire trong thiết kế PCB nay cũng được tính đến khi đặt board fabrication view, board assembly view và component view vào một bản vẽ sản xuất PCB (*.PCBDwf). Bạn có thể chọn dùng màu lớp hoặc màu ghi đè (nếu được chỉ định cho bond wire ở phía PCB).

Ngoài ra, khi sử dụng hỗ trợ nâng cao cho bond wire, các tính năng sau khả dụng:

• Bond Wires được thêm vào như một đối tượng trong Selection Filter, truy cập từ Active Bar và bảng Properties (lọc trước và sau khi chọn) – .

• Bond Wire đã được thêm như một kiểu đối tượng riêng biệt (khi lọc hiển thị đối tượng) trong cả bảng PCB List và PCBLIB List – .

• Khi sử dụng Layer Sets, các lớp Die và Wire Bonding nay là một phần của bộ lớp Signal Layers – .

Để biết thêm thông tin về wire bonding, hãy tham khảo trang Wire Bonding.

Cải tiến Quản lý Dữ liệu

Bảng Design Reuse nâng cao (Open Beta)

Tính năng này cung cấp bảng Design Reuse mới nhất, được nâng cấp khi làm việc với các reuse block và snippet.

Để biết thêm thông tin, hãy tham khảo trang Working with Reuse Blocks.

Quản lý mô hình footprint nâng cao trong Item Manager

Item Manager đã được cải tiến để xử lý trường hợp một linh kiện Workspace có nhiều mô hình footprint được định nghĩa và mô hình hiện đang được gán sau đó bị đổi tên.

Một linh kiện Workspace có thể có nhiều mô hình footprint được gán. Nếu mô hình footprint hiện đang được gán sau đó bị đổi tên và lưu lại vào Workspace (tạo một revision mới của mô hình footprint), rồi chính linh kiện Workspace cũng được lưu lại vào Workspace (tạo một revision linh kiện mới dùng revision mô hình footprint mới), thì các thể hiện của linh kiện đã được đặt trong thiết kế cần được cập nhật lên revision mới nhất. Trong trường hợp này, các lệnh Automatch và Update to latest revision của Item Manager có thể được sử dụng. Các tính năng này hiện gán đúng revision mới nhất của mô hình footprint có tên đã thay đổi.

Để biết thêm thông tin về Item Manager, hãy tham khảo trang Managing Content with the Item Manager.

Kiểm tra revision mới nhất trong chỉnh sửa linh kiện hàng loạt

Quy tắc kiểm tra linh kiện Revision that is being edited is not latest giờ đây được áp dụng đúng khi chỉnh sửa một hoặc nhiều linh kiện Workspace bằng trình biên tập Component trong Batch Component Editing mode. Điều này đảm bảo các vi phạm được gắn cờ khi chỉnh sửa một linh kiện không phải revision mới nhất hiện có trong Workspace.

Trong ví dụ dưới đây, bốn revision linh kiện đang được chỉnh sửa trong trình biên tập Component ở chế độ Batch Component Editing. Mỗi revision đều không phải là mới nhất (tức là các revision mới hơn của những linh kiện này có sẵn trong Workspace), và một vi phạm được gắn cờ cho mỗi revision. 

Để biết thêm thông tin về việc xác minh một linh kiện trước khi lưu vào Workspace, hãy tham khảo trang Validating a Component.

Tính năng được công khai đầy đủ trong Altium Designer 26.5

Tính năng sau hiện đã chính thức ở trạng thái Public trong bản phát hành này:

• Loading Optimization of Pad and Via Templates

Tính năng bổ sung trong Altium Designer 26.5

• Hỗ trợ kho lưu trữ LFS một phần: Một tùy chọn cài đặt nâng cao mới – VCS.AllowLFSRepos – khả dụng trong hộp thoại Advanced Settings dialog của bản phát hành này, khi được bật sẽ khôi phục khả năng trước đây ở mức một phần để sử dụng kho lưu trữ LFS khi làm việc với quản lý phiên bản Git. CẢNH BÁO: Altium Designer không hỗ trợ đầy đủ việc làm việc với các kho lưu trữ LFS và trong một số trường hợp, việc này có thể dẫn đến mất dữ liệu người dùng.

Cải tiến Thiết kế PCB

Khoảng hở trục Z (Open Beta)

Bản phát hành này bổ sung một quy tắc thiết kế Z-Axis Clearance mới vào cả Constraint Manager và hộp thoại PCB Rules and Constraints Editor cũ hơn (không truy cập được trong Document View). Quy tắc này, thuộc danh mục Electrical, có thể được dùng để kiểm tra khoảng hở tối thiểu giữa nhiều primitive khác nhau trên các lớp đồng khác nhau.

Trong Constraint Manager, ràng buộc Z-Axis Clearance có thể được chỉ định khi định nghĩa khoảng hở điện giữa các lớp net và/hoặc cặp vi sai (từ chế độ xem Clearances) và cũng bằng cách thêm một quy tắc nâng cao mới thuộc loại này (từ chế độ xem All Rules, khi Constraint Manager được truy cập từ PCB).

Bạn cũng có thể thêm một quy tắc loại này vào chỉ thị parameter set khi đặt trên sơ đồ nguyên lý.

Quy tắc mới được hỗ trợ bởi cả DRC Online và Batch (mặc định bật cho Batch DRC) và các cơ chế vi phạm liên quan (details/overlay – cả hai cũng mặc định tắt). Khi bật hiển thị Violation Details cho quy tắc (PCB Editor – DRC Violations Display page của hộp thoại Preferences), văn bản trong không gian thiết kế PCB sẽ được trình bày theo định dạng:

< [RuleValue] ([Actual Z-Axis Clearance Value]; XY: [Z-Axis Clearance Projected on XY])

Trong đó [RuleValue] là ràng buộc được chỉ định trong quy tắc và [Actual Z-Axis Clearance Value] là khoảng cách ngắn nhất theo đường chéo giữa các cạnh của các primitive trên các lớp khác nhau.

Ở các nơi khác trong phần mềm, định dạng sau được sử dụng:

Z-Axis Clearance: ([Actual Z-Axis Clearance Value] < [RuleValue]) Between [Object1Description] And [Object2Description]

Quy tắc mới cũng được hỗ trợ bởi:

• Polygon pours (solid và hatched) và internal planes

  Lưu ý rằng vùng hở được tạo cho polygon chỉ khi phát hiện vi phạm giữa một polygon và các đối tượng loại khác (track, pad, v.v.). Mặc dù khoảng hở và vi phạm được phát hiện giữa các polygon pour trên các lớp tín hiệu khác nhau, vùng hở sẽ không được tạo tự động trong trường hợp này.

  Cũng lưu ý rằng mặc dù khoảng hở và vi phạm được phát hiện giữa các đối tượng (đặt trên các lớp tín hiệu) và internal planes (theo khoảng cách ngắn nhất), các vi phạm đó phải được xử lý thủ công.

• Tính năng PCB CoDesign

Để biết thêm thông tin, hãy tham khảo trang Electrical Rule Types.

Cải tiến Constraint Manager

Đã thêm giá trị Min, Max và Preferred cho đường kính và kích thước lỗ

Giờ đây bạn có thể chỉ định riêng các giá trị tối thiểu (Min), tối đa (Max) và ưu tiên (Preferred) cho Diameter và Hole Size khi định nghĩa một quy tắc Routing Via Style trong chế độ xem Physical , ngoài định nghĩa ưu tiên theo template. Điều này cho phép định nghĩa các ràng buộc cụ thể hơn.

Ngoài ra, khi truy cập Constraint Manager từ PCB hoặc khi cấu hình các ràng buộc cho một layer stack cụ thể, giờ đây bạn có thể chuyển đổi giữa chế độ xem mở rộng Min/Max Preferred và chế độ xem Templates bằng cách chọn tab mong muốn.

Để biết thêm thông tin, hãy tham khảo trang Defining Design Requirements Using the Constraint Manager.

Cải tiến Quản lý Dữ liệu

Hợp nhất dữ liệu nhà cung cấp (Open Beta)

Bản phát hành này mang đến một cải tiến quan trọng khi sử dụng tính năng Đồng bộ hóa Custom Parts Provider của Altium Designer (tìm hiểu thêm) để ánh xạ dữ liệu nhà cung cấp từ một nguồn cơ sở dữ liệu được chỉ định sang dữ liệu chuỗi cung ứng của Workspace.

Dữ liệu nhà cung cấp từ Custom Parts Provider đã cấu hình của bạn hiện nay được hợp nhất với Altium Parts Provider để hiển thị toàn bộ thông tin nhà cung cấp ở mọi nơi dữ liệu nhà cung cấp (SPN) xuất hiện trong giao diện phần mềm, bao gồm Manufacturer Part Search bảng điều khiển, ActiveBOM, và khi thêm các lựa chọn linh kiện.

Để biết thêm thông tin về việc đồng bộ hóa cơ sở dữ liệu chuỗi cung ứng sang dữ liệu Workspace, hãy tham khảo trang Supply Chain Database to Workspace Data Synchronization.

Khả năng thay đổi trạng thái vòng đời từ ActiveBOM

Giờ đây bạn có thể thay đổi trạng thái vòng đời của (các) linh kiện đã chọn trực tiếp từ bên trong tài liệu ActiveBOM (*.BomDoc). Một lệnh Change State mới có thể được tìm thấy trong menu con Operations khi nhấp chuột phải của ActiveBOM.

Để biết thêm thông tin, hãy tham khảo trang Managing Item Revision Lifecycle.

Thay đổi giao diện người dùng của Advanced Sharing Settings

Khi chia sẻ một thiết kế trực tiếp hoặc ảnh chụp nhanh thiết kế thông qua hộp thoại Share, hộp thoại trước đây được truy cập từ điều khiển Advanced Settings đã được thiết kế lại thành một cửa sổ bật lên.

Để biết thêm thông tin về chia sẻ thiết kế, hãy tham khảo trang Sharing a Design.

Cải tiến lệnh 'Create Tag'

Lệnh Create Tag đã được khôi phục trên menu con History & Version Control. Lệnh này cũng đã được cải tiến khi nhập giá trị cho thẻ. Nếu sử dụng một ký tự không hợp lệ, biểu tượng  sẽ xuất hiện trong hộp thoại Create Tag. Di chuột qua biểu tượng để xem 'gợi ý' về những ký tự được phép, cụ thể là chữ cái, chữ số, dấu chấm ('.'), dấu gạch ngang ('-'), dấu thăng ('#') và dấu gạch dưới ('_'); sau đó cập nhật thẻ nếu cần.

Để biết thêm thông tin, hãy tham khảo trang Browsing the History of a Project.

Hỗ trợ cơ sở dữ liệu PostgreSQL trong các tính năng đồng bộ hóa

Các tính năng Đồng bộ hóa Custom Parts Provider và Đồng bộ hóa Components của Altium Designer nay đã được cải tiến để hỗ trợ cơ sở dữ liệu PostgreSQL.

Để biết thêm thông tin về các tính năng đồng bộ hóa, hãy tham khảo các trang Component Database to Workspace Data Synchronization và Supply Chain Database to Workspace Data Synchronization.

Cải tiến BOM CoDesign

Cải tiến lệnh 'Explore Suggested Component'

Khi sử dụng tính năng BOM CoDesign, đặc biệt là lệnh Explore Suggested Component (từ phần Differences của bảng Properties), nếu linh kiện được đề xuất không phải là revision mới nhất, thì revision cụ thể đó giờ đây sẽ được mở trong bảng Components.

Mặc dù revision linh kiện được đề xuất CMP-009-00009-5 không phải là mới nhất (revision CMP-009-00009-6 của cùng linh kiện đó có trong thư viện), lệnh Explore Suggested Component giờ đây sẽ mở revision được đề xuất trong bảng Components.

Để biết thêm thông tin về tính năng BOM CoDesign, hãy tham khảo trang BOM CoDesign.

Tính năng được công khai hoàn toàn trong Altium Designer 26.4

Tính năng sau đây nay đã chính thức ở trạng thái Public trong bản phát hành này:

• Giá trị mặc định của quy tắc Solder Mask Expansion nay là 0 mil 

Các tính năng bổ sung trong Altium Designer 26.4

• Thư viện Open CASCADE cho tài liệu Multi-board Assembly (Open Beta): Một tùy chọn cài đặt nâng cao mới – System.MBAEngine.UseOpenCascade – có sẵn trong hộp thoại Advanced Settings dialog ở bản phát hành này, cho phép chuyển từ việc sử dụng thư viện C3D để mô hình hóa hình học của tài liệu multi-board assembly (*.MbaDoc) sang sử dụng thư viện Open CASCADE khi được bật. Lưu ý rằng khi mở một tài liệu multi-board assembly cũ hơn (từ phiên bản phần mềm trước) trong bản phát hành này với tùy chọn được bật, các mate đã tạo sẽ bị xóa. Bạn có thể chọn giữ nguyên vị trí tương đối của các phần lắp ráp hoặc đặt chúng thành một hàng. Bạn cũng sẽ có tùy chọn tạo bản sao lưu của phiên bản cũ tại thời điểm mở.

• JSON Web Token (Open Beta): Một tùy chọn cài đặt nâng cao mới – EDMS.CloudLoginByJWT – có sẵn trong hộp thoại Advanced Settings dialog ở bản phát hành này; khi được bật, tùy chọn này sử dụng JWT (JSON Web Token) để nhận diện và xác thực người dùng khi kết nối từ Altium Designer tới một Workspace trên Nền tảng Altium.

Cải tiến thiết kế PCB

Tăng cường hỗ trợ cho định dạng SOLIDWORKS và Parasolid

• Đã bổ sung hỗ trợ cho các mô hình SOLIDWORKS 2024 và 2025 (*.SldPrt) khi làm việc với 3D bodies.

• Việc xuất PCB sang định dạng tệp Parasolid (*.x_t) hiện sử dụng Parasolid phiên bản 35.1. Điều này cho phép các phiên bản SOLIDWORKS mới hơn (2024 và 2025) có thể mở/nhập tệp một cách chính xác.

Để biết thêm thông tin, hãy tham khảo trang Mechanical Data Import-Export Support.

Cải tiến thiết kế harness

Hiển thị dây jumper

Các dây jumper được định nghĩa trong sơ đồ đi dây giờ đây đã được thể hiện chính xác trong bản vẽ bố trí liên quan. Dây jumper kết nối hai khoang của cùng một đầu nối. Khi chọn một bundle trong bản vẽ bố trí, vùng Bundle Objects của bảng Properties giờ đây sẽ bao gồm các dây jumper như vậy, bắt đầu và kết thúc tại cùng một điểm kết nối như một phần của bundle đó.

Các dây như vậy sẽ chỉ có tùy chọn xác định chiều dài thủ công. Giá trị đã nhập sau đó sẽ được đưa vào tài liệu ActiveBOM và bản vẽ sản xuất của dự án harness (bảng BOM và danh sách đi dây).

Để biết thêm thông tin, hãy tham khảo trang Creating the Layout Drawing.

Cải tiến tính năng 'Update From Libraries'

Tính năng cập nhật từ thư viện (Tools » Update From Libraries) đã được cải tiến cho sơ đồ đi dây (*.WirDoc) và bản vẽ bố trí (*.LdrDoc) của các thiết kế harness.

• Khi tính năng này được truy cập từ sơ đồ đi dây, dây, các thành phần khoang và các part liên kết giờ đây cũng được bao gồm.

  

• Khi tính năng này được truy cập từ bản vẽ bố trí, lớp bọc harness, nhãn bố trí và các part liên kết giờ đây cũng được bao gồm.

  

Để biết thêm thông tin, hãy tham khảo các trang Defining the Wiring Diagram và Creating the Layout Drawing.

Cải tiến nền tảng

Master Services Agreement thay thế EULA

Thỏa thuận cấp phép người dùng cuối (EULA) đã được thay thế bằng Master Services Agreement (MSA) khi cài đặt Altium Designer Develop hoặc Altium Designer Agile.

Để biết thêm thông tin, hãy tham khảo các trang Installing & Managing Altium Designer Develop và Installing & Managing Altium Designer Agile .

Cải tiến Wire Bonding

Hỗ trợ PCB panelized

Các bond wire và die pad hiện được hiển thị khi xem tài liệu PCB panelized ở chế độ 3D.

Ngoài ra, giờ đây cũng hỗ trợ tạo Wire Bonding Table Report từ tài liệu PCB panelized.

Để biết thêm thông tin về PCB panelized, hãy tham khảo trang Board Panelization.

Từ khóa truy vấn mới để phát hiện bond wire

Một từ khóa truy vấn IsBondwire mới (kiểm tra loại đối tượng PCB) hiện có sẵn khi xây dựng các biểu thức truy vấn logic để dùng trong lọc đối tượng trong PCB/PcbLib hoặc trong việc xác định phạm vi của một quy tắc thiết kế.

Để biết thêm thông tin, hãy tham khảo trang Object Type Checks.

Cải tiến thiết kế harness

Khả năng đặt điểm ngắt cho harness bundle

Một điểm ngắt, được dùng để biểu thị rằng bundle không theo tỷ lệ (NTS), giờ đây có thể được đặt trên một harness bundle trong bản vẽ bố trí harness (*.LdrDoc). Bundle sẽ hiển thị ký hiệu ngắt ở giữa đoạn dài nhất của nó như trong hình đầu tiên bên dưới, và phần thuộc tính sẽ hiển thị Drawn Length,  phản ánh chiều dài của bundle như được vẽ trong không gian thiết kế. Thông thường, chiều dài vật lý thực tế của bundle sẽ lớn hơn đáng kể. Khi trường Length (chiều dài vật lý thực tế) được đặt và khác với chiều dài đã vẽ, bundle sẽ hiển thị ký hiệu ngắt tại tâm đoạn dài nhất để cho biết bundle không theo tỷ lệ (NTS). Để đặt điểm ngắt, hãy bật tùy chọn Add Break Symbol trong vùng Properties của thuộc tính bundle. Lớp bọc harness che phủ harness bundle có điểm ngắt cũng sẽ hiển thị điểm ngắt ở cùng vị trí. Nếu lớp bọc harness kết thúc tại điểm ngắt của harness bundle, lớp bọc sẽ được vẽ dài hơn một chút, như thể hiện ở hình thứ hai.

Để biết thêm thông tin, hãy tham khảo trang Creating the Harness Layout Drawing.

Cải tiến quản lý dữ liệu

Khả năng giữ nguyên trạng thái vòng đời khi đồng bộ linh kiện

Với bản phát hành này, giờ đây bạn có thể giữ nguyên trạng thái vòng đời khi thực hiện đồng bộ linh kiện giữa Workspace và cơ sở dữ liệu linh kiện của mình bằng tính năng Components Synchronization của Altium Designer.

Khả năng này được hỗ trợ bởi một tùy chọn Preserve lifecycle state mới. Khi nguồn dữ liệu (bảng) được chọn trong tài liệu Components Synchronization Configuration (*.CmpSync), tùy chọn này có thể được tìm thấy trong phần Advanced của bảng Properties.

Lưu ý rằng khả năng này dành cho những người được cấp quyền vận hành Allow to skip lifecycle state change for new revisions (tìm hiểu thêm về Setting Global Operation Permissions for a Workspace).

Để biết thêm thông tin về tính năng Components Synchronization, hãy tham khảo trang Component Database to Workspace Data Synchronization.

Các tính năng được công khai hoàn toàn trong Altium Designer 26.2

Các tính năng sau đây nay đã chính thức ở trạng thái Public trong bản phát hành này:

• BOM CoDesign - khả dụng từ phiên bản 25.1

• Loại trừ các trường liên quan đến nhà cung cấp khỏi kết quả so sánh BOM - khả dụng từ phiên bản 26.1

Cải tiến thiết kế PCB

Giá trị mặc định của quy tắc Solder Mask Expansion nay là 0 mil (Open Beta)

Tuân theo tiêu chuẩn IPC-7351B liên quan đến giá trị mặc định của padstack, trong đó các lỗ mở solder mask thường có tỷ lệ 1:1 với kích thước land, các giá trị cho quy tắc Solder Mask Expansion (trong tài liệu PCB) và solder mask expansion theo quy tắc (trong tài liệu thư viện PCB) nay được đặt mặc định là 0 mil (trước đây là 4 mil).

Đối với thư viện PCB (*.PcbLib), hỗ trợ cho các giá trị mặc định mới này ở cấp thư viện và được kế thừa bởi tất cả footprint linh kiện được tạo trong đó. Cùng một PCBlib sẽ hiển thị, đối với tất cả solder mask expansion theo quy tắc của đối tượng, là 4 mil khi mở trong phiên bản Altium Designer trước đó và là 0 mil khi mở trong bản phát hành này trở về sau, như minh họa bên dưới đối với một đối tượng pad.

Đối với tài liệu PCB (*.PcbDoc), tất cả các quy tắc Solder Mask Expansion hiện có sẽ giữ nguyên giá trị ban đầu của chúng. Các giá trị mặc định dùng cho bất kỳ quy tắc mới nào được tạo sẽ được xác định bởi phiên bản Altium Designer nơi quy tắc đó được tạo và sẽ không thay đổi khi mở trong một phiên bản Altium Designer khác. Vì vậy, giá trị mặc định là 4 mil expansion khi được tạo trong phiên bản Altium Designer trước đó và mở trong bất kỳ phiên bản nào khác, và là 0 mil expansion khi được tạo trong bản phát hành này (hoặc mới hơn) và mở trong bất kỳ phiên bản nào khác, như minh họa bên dưới.

Một quy tắc thiết kế Solder Mask Expansion mới được tạo trong Constraint Manager.

Một quy tắc thiết kế Solder Mask Expansion mới được tạo trong hộp thoại PCB Rules and Constraints Editor.

Để biết thêm thông tin về quy tắc thiết kế Solder Mask Expansion, hãy tham khảo trang Mask Rule Types.

Cải tiến Constraint Manager

Thêm khả năng lọc lớp

Khả năng lọc lớp đã được triển khai trong chế độ xem Clearances của Constraint Manager để hỗ trợ làm việc với số lượng lớn lớp. Điều này cho phép xây dựng các bộ lọc (hoặc nhóm) lớp nhằm chuyển đổi giữa và làm việc với các tập con tập trung của ma trận clearance.

Sử dụng nút  ở góc trên bên phải của chế độ xem Clearances để truy cập cửa sổ bật lên, từ đó bạn có thể tạo, chỉnh sửa, xóa và bật/tắt các bộ lọc.

Để biết thêm thông tin về cách làm việc với ma trận clearance, hãy tham khảo trang Defining Design Requirements Using the Constraint Manager.

Cải tiến Draftsman

Tăng cường nhập DXF vào tài liệu Draftsman (Open Beta)

Tính năng này bổ sung hỗ trợ nhập các tệp DXF phiên bản R12 trở lên vào tài liệu bản vẽ sản xuất (*.PCBDwf, *.HarDwf, *.MbDwf). Việc nhập tệp DXF có chứa spline nay cũng được hỗ trợ.

Để biết thêm thông tin về nhập tệp DXF, hãy tham khảo trang Draftsman Placement & Editing Techniques.

Cải tiến Wire Bonding

Primitive bond wire trong panel

Bond wire giờ đây được hiển thị với đúng loại (Bond Wire) tại các vị trí sau:

• Vùng Primitives của bảng PCB, với một linh kiện được chọn trong chế độ NetsVùng Component Primitives của bảng PCB, với một net được chọn trong chế độ ComponentsBảng PCB Library panel, với một footprint được chọn.

Việc chọn một primitive bond wire sẽ chọn/tô sáng bond wire đó trong không gian thiết kế.

Ngoài ra, một tùy chọn Show Bond Wires tương ứng hiện đã có trong menu ngữ cảnh khi nhấp chuột phải của một vùng, để bật/tắt khả năng hiển thị bond wire.

Để biết thêm thông tin về wire bonding, hãy tham khảo trang Wire Bonding.

Cải tiến thiết kế 3D-MID

Kiểm tra quy tắc thiết kế 3D-MID (Open Beta)

Bản phát hành này cung cấp khả năng Kiểm tra Quy tắc Thiết kế (DRC) theo lô cho các vi phạm quy tắc Width, Clearance, Length và Matched Lengths đối với các track đã route trên đế 3D của bạn. Lưu ý rằng mặc dù báo cáo DRC được tạo sẽ cung cấp thông tin cho tất cả các kiểm tra này, chỉ các vi phạm clearance mới được tô sáng trong không gian thiết kế.

Để biết thêm thông tin, hãy tham khảo trang 3D-MID Design.

Cải tiến thiết kế Multi-board

Khả năng xác định 'Termination Type' cho harness entry

Termination Type cho một harness entry giờ đây có thể được xác định trên sơ đồ multi-board. Các loại termination khả dụng là:

• Connector – tùy chọn tiêu chuẩn được dùng khi kết nối tới một đầu nối ghép cặp trên PCB. Thông thường, điều này liên quan đến các đầu nối gắn trên bo tiêu chuẩn.

• Crimps/Ferrules – các dây riêng lẻ được bấm cos hoặc gắn đầu ferrule trước khi được đưa vào đầu nối ở phía PCB.

• Wire termination – dây được cắt bằng ở đầu bó dây và được bắt vít hoặc hàn trực tiếp vào PCB. Điều này thường gặp với các kết nối dây-trực-tiếp-đến-board, chẳng hạn như với một số đầu nối JST.

Thông tin này được phản ánh trong các thuộc tính của mục harness đã chọn và mục mô-đun tương ứng.

Để biết thêm thông tin về cách làm việc với các kết nối trên sơ đồ đa bo mạch, hãy tham khảo trang Working with Connections.

Cải tiến thiết kế harness

Đồng bộ dây nâng cao

Các dây harness được nối bằng ngắt dây hiện nay sẽ được nhận diện ngay cả khi chúng có Design Item ID khác nhau. Ngoài ra, tất cả các đoạn dây có cùng designator được nối bởi cùng một ngắt dây giờ đây sẽ được so sánh (về part number, comment, màu sắc và tất cả các tham số). Nếu phát hiện bất kỳ khác biệt nào, vi phạm Mismatched parameters in connected wire segments sẽ được báo cáo. Cảnh báo cũng xuất hiện trong bảng Properties của dây và ký hiệu ngắt dây, cho biết đã phát hiện xung đột giữa các tham số. Nhấp vào Synchronize trong cảnh báo để mở hộp thoại Conflict Wire Parameters, tại đó bạn có thể chọn bộ tham số sẽ dùng cho đoạn dây.

Khả năng đặt lớp bọc phủ qua điểm nối

Giờ đây bạn có thể áp dụng/mở rộng lớp bọc harness over qua một điểm nối (điểm kết nối trên bản vẽ bố trí nơi hai hoặc nhiều bó dây gặp nhau) trên bản vẽ bố trí harness (*.LdrDoc). Điều này loại bỏ nhu cầu phải có các lớp bọc harness riêng biệt giữa các điểm nối trong một đoạn có chứa nhiều đầu nối.

Ngoài ra, điểm bắt đầu của một lớp bọc hiện được lấy là điểm nằm ngoài cùng bên trái, trên cùng của đường đi của nó, và đường đi đó giờ đây chỉ bao gồm các bó dây mà lớp bọc đặt lên.

Để biết thêm thông tin, hãy tham khảo trang Creating the Layout Drawing.

Trường số lượng trong BOM được đổi thành 'As Required' cho một số đối tượng nhất định

Dây, cáp và lớp bọc harness là các đối tượng dựa trên chiều dài và giá trị được hiển thị trong trường Length . Để tránh nhầm lẫn, trường Quantity cho các mục dây, cáp và lớp bọc harness trong bảng Bill Of Materials và tài liệu ActiveBOM trong tài liệu bản vẽ chế tạo (*.HarDwf) hiện nay là As Required. 

Để biết thêm thông tin, hãy tham khảo trang Managing Your Bill of Materials (BOM) with ActiveBOM.

Cải thiện việc nhóm chân trong danh sách đi dây

Việc nhóm chân trong danh sách đi dây được đặt trong tài liệu chế tạo harness (*.HarDwf) đã được cải thiện. Bắt đầu từ bản phát hành này, việc nhóm tự động được áp dụng cho đầu nối có nhiều dây nhất, và tất cả các khoang của nó được nhóm chính xác trong cột From của danh sách đi dây như minh họa trong hình bên dưới.

Sổ làm việc Excel cho nhà sản xuất harness

Đã bổ sung khả năng tạo, thông qua Output Job, một Excel Workbook duy nhất chứa dữ liệu để các nhà sản xuất harness sử dụng. Để hỗ trợ việc này, một outputter mới – Manufacturing Data – hiện có trong phần Report Outputs.

Workbook được tạo ra bao gồm bốn sheet riêng biệt:

• Bill of Materials – hữu ích cho việc tạo báo giá nhanh.

• Wiring List – để sử dụng với máy gia công dây.

• Labels – bản tóm tắt các nhãn vật lý cần in cho các bó dây harness, để sử dụng với máy in Zebra hoặc các máy in khác.

• Coverings – bản tóm tắt các lớp bọc cần áp dụng lên các bó dây harness.

Để biết thêm thông tin, hãy tham khảo trang Preparing Reports.

Cải tiến nền tảng

Chuyển sang .NET 8

Với bản phát hành này, Altium Designer chuyển từ sử dụng .NET 6 sang .NET 8. Thành phần này được đóng gói như một phần của Altium Designer và cho phép phần mềm tận dụng các chức năng và phát triển mới hơn của .NET, bao gồm các cải thiện hiệu năng tổng thể.

Để biết thêm thông tin, hãy tham khảo trang System Requirements.

WebView2 (Open Beta)

Bắt đầu từ bản phát hành này, WebView2 được sử dụng cho các thành phần liên quan đến trình duyệt trong Altium Designer (ví dụ: trang Home). Điều này mang đến quyền truy cập vào engine trình duyệt web mới nhất trong Altium Designer chỉ bằng cách cập nhật Windows.

Cải tiến quản lý dữ liệu

Khả năng sao chép dự án Workspace bằng quy trình workflow

Đã bổ sung hỗ trợ tạo một bản sao của dự án Workspace bằng các process workflow đã định nghĩa (và được bật). Khi một dự án Workspace được mở, hãy nhấp chuột phải vào mục dự án trong bảng Projects và chọn một định nghĩa quy trình đã kích hoạt (thuộc chủ đề Project Creations) từ menu con Make a copy of the managed project để bắt đầu sao chép dự án theo workflow nền của quy trình đó.

Để biết thêm thông tin, hãy tham khảo trang Process-based Project Creation.

Đã bổ sung khả năng giữ nguyên trạng thái vòng đời khi phát hành model

Khi phát hành một revision mới của model thành phần (schematic symbol, PCB footprint, simulation model, hoặc harness wiring) lên Workspace được kết nối, giờ đây bạn có thể giữ nguyên trạng thái vòng đời hiện tại của model.

Lưu ý rằng khả năng này khả dụng cho những người được gán quyền vận hành Allow to skip lifecycle state change for new revisions (tìm hiểu thêm về Setting Global Operation Permissions for a Workspace).

Để biết thêm thông tin về chỉnh sửa nội dung Workspace, hãy tham khảo trang Creating & Editing Content.

Liên kết bình luận review thiết kế

Khi một bình luận được thêm vào như một phần của review thiết kế, liên kết đến review đó (From <DesignReviewName>) hiện được hiển thị trong mục tương ứng ở bảng Comments And Tasks và trong cửa sổ bình luận theo ngữ cảnh của bình luận đó (trong không gian thiết kế). Nhấp vào liên kết để mở trang Overview của review trong tab mới của trình duyệt mặc định.

Để biết thêm thông tin về bình luận tài liệu, hãy tham khảo trang Document Commenting.

Hỗ trợ thêm các kiểu dữ liệu có nhận biết đơn vị

Khi định nghĩa tham số người dùng như một phần của component template trong Workspace được kết nối trên Altium Platform, các kiểu dữ liệu có nhận biết đơn vị bổ sung sau đây hiện được hỗ trợ:

• Diện tích (mm²)

• Bar (bar)

• Bit

• Candela (cd)

• Số thập phân

• Số nguyên

• Joule (J)

• Lumen (lm)

• Milimét (mm)

• Pascal (Pa)

• Pound trên inch vuông (psi)

• Vòng trên phút (rpm)

• Siemens (S)

• Tesla (T)

Các tham số sử dụng những kiểu đơn vị mới này được hỗ trợ trong nhiều khu vực khác nhau của phần mềm, bao gồm bảng Components panel, trình chỉnh sửa Component (ở cả chế độ chỉnh sửa single và batch), và bởi tính năng Library Importer và Components Synchronization (trong phần Parameter Mapping của bảng Properties).

Để biết thêm thông tin về các kiểu dữ liệu tham số thành phần có nhận biết đơn vị, hãy tham khảo trang Component Templates.

Khả năng đồng bộ Part Choices khi sử dụng Components Synchronization

Đã bổ sung khả năng định nghĩa và đồng bộ thông tin part choice bằng tính năng Components Synchronization và tài liệu Components Synchronization Configuration liên quan (*.CmpSync). Việc kiểm soát các tham số được đồng bộ có sẵn trong vùng Part Choices Mapping của bảng Properties khi một bảng được chọn trong tài liệu. Sử dụng các nút để thêm và xóa các cặp tham số part choice (Manufacturer / Part Number) và các tùy chọn menu thả xuống để xác định ánh xạ. Khi các ánh xạ được định nghĩa, các tham số tương ứng sẽ xuất hiện trong các cột Part Choice n trong vùng lưới của tài liệu.

Để biết thêm thông tin về tính năng Components Synchronization, hãy tham khảo trang Component Database to Workspace Data Synchronization.

Cảnh báo mới về sự cố kết nối tới Workspace

Nếu có sự cố khi kết nối tới Workspace và các trạng thái VCS mới nhất của tài liệu dự án không thể được làm mới, điều khiển Refresh VCS Statuses (kèm cảnh báo tool-tip liên quan) hiện sẽ xuất hiện bên cạnh mục dự án trong bảng Projects. Khi kết nối được khôi phục, hãy nhấp vào mục đó để đồng bộ lại các trạng thái VCS và xem các thay đổi mới nhất.

Để biết thêm thông tin về việc hiển thị trạng thái tài liệu, hãy tham khảo trang Managing Project Documents.

Cải tiến BOM CoDesign

Loại trừ các trường liên quan đến nhà cung cấp khỏi kết quả so sánh BOM (Open Beta)

Khi so sánh một ActiveBOM với một Managed BOM được chọn bằng tính năng BOM CoDesign, khi thiết lập nâng cao bị tắt, dữ liệu liên quan đến nhà cung cấp (tham số Supplier và Supplier Part Number) sẽ bị loại khỏi Differences section trên tab Related BOMs của bảng Properties khi được truy cập từ tài liệu ActiveBOM.

Để biết thêm thông tin về việc xem kết quả so sánh, hãy tham khảo trang BOM CoDesign.

Cải tiến nhập/xuất

Cải tiến nhập thiết kế Allegro

Tất cả các tệp cấu hình cần thiết hiện nay đều được bao gồm trong tệp Allegro2Altium.bat, một tệp batch đi kèm trong bản cài đặt Altium Designer của bạn và được dùng để chuyển đổi tệp nhị phân Allegro (*.brd hoặc *.dra) sang định dạng ASCII (khi thiết kế/thư viện đó không nằm trên cùng PC với Altium Designer). Do đó, chỉ cần tệp bat để nhập và không cần thêm tệp nào khác.

Để biết thêm thông tin về việc xem kết quả so sánh, hãy tham khảo trang Importing a Design from Allegro.

Hỗ trợ các chế độ xem thay thế của component từ thiết kế xDX Designer

Các chế độ xem thay thế cho component hiện đã được hỗ trợ, trong cả tài liệu schematic được tạo ra và tài liệu thư viện schematic, khi nhập một thiết kế xDX Designer.

Để biết thêm thông tin về việc xem kết quả so sánh, hãy tham khảo trang Importing a Design from xDX Designer or DxDesigner.

Các tính năng được công khai hoàn toàn trong Altium Designer 26.1

Các tính năng sau hiện đã chính thức ở trạng thái Public trong bản phát hành này:

• Detailed Pad Stack for Allegro Imports - khả dụng từ 25.7

• Properties Panel Optimization for PCB Object Properties - khả dụng từ 25.7

Các tính năng bổ sung trong Altium Designer 26.1

• Ẩn liên kết đến kho lưu trữ VCS bên ngoài (Open Beta): Một tùy chọn thiết lập nâng cao mới – VCS.HideProjectExternalRepositoriesLinks – hiện có trong Advanced Settings dialog ở bản phát hành này, khi được bật, sẽ ẩn các liên kết đến kho lưu trữ VCS bên ngoài (được tạo tự động khi đưa một dự án dưới VCS bên ngoài vào Workspace được kết nối) trên trang Data Management – Design Repositories page của hộp thoại Preferences ().

• Phiên bản Simbeor (Open Beta): Một tùy chọn thiết lập nâng cao mới – PCB.SimbeorVersion – hiện có trong Advanced Settings dialog ở bản phát hành này. Tính năng này kiểm soát phiên bản Simbeor được sử dụng trong việc tính toán độ trễ và trở kháng (Simbeor 2020.3 (tùy chọn '0') hoặc Simbeor 2023.1 (tùy chọn '1')). 

• Via Instancing (Open Beta): Một tùy chọn thiết lập nâng cao mới – PCB.ViaInstancing – hiện có trong Advanced Settings dialog ở bản phát hành này. Khi tùy chọn này được bật, khái niệm 'via instancing' sẽ được sử dụng, tức là một cách tiếp cận để xây dựng hình học của một thể hiện via thay vì một mẫu via. Điều này cải thiện hiệu năng đồng thời giảm cả mức tiêu thụ bộ nhớ lẫn thời gian dựng cảnh.

• Tối ưu hóa tải pad và via template (Open Beta): Một tùy chọn thiết lập nâng cao mới – PCB.Performance.PadViaTemplate.LoadingOptimization – hiện có trong Advanced Settings dialog ở bản phát hành này, giúp tăng tốc việc tải PCB bằng cách tối ưu hóa việc tải pad và via template.

• Tối ưu hóa xử lý ECO (Open Beta): Một tùy chọn thiết lập nâng cao mới – WSM.DotNetECOImplementation – hiện có trong Advanced Settings dialog ở bản phát hành này, cho phép sử dụng chức năng xử lý ECO tăng tốc.