Para conocer la funcionalidad más reciente de análisis de Integridad de Potencia DC, eche un vistazo a Power Analyzer by Keysight de Altium.
La aplicación PDN Analyzer (PDNA) es relativamente sencilla de usar y, básicamente, consiste en configurar los parámetros de red de la simulación PI-DC, ejecutar la simulación y después interpretar los resultados. Los datos utilizados en una simulación de red de potencia de PDN Analyzer se toman directamente del proyecto de diseño de PCB cargado actualmente, que puede editarse de forma iterativa para mejorar la integridad de potencia de las rutas de alimentación; luego, la simulación de la PDN puede volver a ejecutarse para comprobar los resultados.
Esta guía de demostración para trabajar con PDN Analyzer utiliza dos diseños de referencia disponibles en Altium:
Además, la instalación de PDN Analyzer incluye el proyecto PCB SpiritLevel con varios ejemplos de archivos de configuración de análisis. Acceda al proyecto y a las muestras, y luego descomprímalos mediante la opción del menú PDNA File » Explore Samples .
La información de esta guía asume que PDN Analyzer está disponible en su instancia de Altium Designer y que usted tiene una comprensión básica de los principios PI-DC (DC Power Integrity) utilizados.
Consulte la página de PDN Analyzer para obtener información sobre cómo acceder a la funcionalidad de PDN Analyzer, así como sobre los conceptos básicos de la simulación PI-DC.
Interfaz de PDN Analyzer
La interfaz de la extensión PDN Analyzer se invoca como una ventana no modal de Altium Designer, que puede colocarse en cualquier ubicación conveniente del espacio de trabajo o en otra pantalla, si está disponible. Para abrir la ventana principal PDN Analyzer , abra un documento esquemático o PCB de un proyecto y seleccione la aplicación desde el menú Tools (Tools » PDN Analyzer ).
La GUI de PDN Analyzer con una sola red de potencia seleccionada. Las configuraciones de visualización y resultados están disponibles en la sección inferior del panel.
La GUI de la ventana PDNA está organizada con una sección superior dedicada al control de archivos/redes y a una representación interactiva de la(s) red(es) de potencia actualmente seleccionada(s), mientras que la sección inferior del panel proporciona acceso a las opciones de análisis, ajustes de visualización y datos de resultados. La versión 2 de PDNA admite múltiples redes interconectadas, lo que permite analizar la integridad de potencia DC de un diseño PCB completo como una estructura jerárquica o como redes de potencia individuales.
La GUI de PDN Analyzer con la jerarquía completa de red de potencia seleccionada. La visualización de las redes y capas incluidas se controla en la sección inferior del panel.
La interfaz PDN también ofrece un modo de pantalla compacto (File » Compact Layout ) que no incluye la sección inferior del panel, lo cual es ideal para acoplamiento horizontal/vertical en la pantalla principal de Altium Designer. Para habilitar el acoplamiento de pantalla en los modos de pantalla compacto o estándar, haga clic con el botón derecho en la barra de título de la interfaz PDNA, seleccione Allow Dock en el menú contextual y elija la opción Horizontally o Vertically .
Consulte la sección desplegable a continuación para ver detalles sobre la interfaz de usuario del panel PDN Analyzer .
PDN Analyzer Panel
Modos de diseño
El panel acoplable PDN Analyzer se utiliza mejor junto con el PCB Editor del software, para que los resultados visuales de la ejecución del análisis puedan verse de inmediato en el diseño de cobre del diseño. En su modo flotante (no acoplado), el panel puede moverse a un segundo monitor para mantener acceso visual al PCB Editor, o puede acoplarse vertical u horizontalmente en la pantalla principal de diseño para compartir espacio con el PCB Editor.
Para este último caso, el panel ofrece un modo de interfaz compacto que mueve su panel principal de configuración a una opción de pestaña separada (Config ). Para cambiar a este modo, seleccione la opción Compact Layout del menú desplegable del botón
En el modo Compact Layout, el panel Configuration pasa a acceso por pestañas, lo que preserva espacio en pantalla para el PCB Editor.
Configuración
El panel Configuration (o pestaña Config ) está dedicado al control de la red de simulación y presenta una representación gráfica interactiva de la(s) red(es) de potencia actualmente seleccionada(s).
Gestión de simulación y de red
La sección situada a la izquierda del panel/pestaña Configuration se utiliza para la gestión de archivos de simulación y proporciona una vista jerárquica de las redes de potencia cargadas en la simulación. Puede seleccionarse la estructura completa de la red o redes de potencia individuales. Las opciones de la sección incluyen:
El menú desplegable
New Simulation – iniciar una nueva simulación PDN, basada en una sola red de potencia/tierra.
Open – abrir un archivo de configuración de simulación guardado previamente o de ejemplo (*.pdna).
Save – guardar la configuración de simulación activa en disco con el nombre actual.
Save As – guardar la configuración de simulación activa en disco con el nombre deseado.
Explore – abrir un explorador de archivos de Windows en la ubicación de la simulación activa.
Explore Samples – abrir un explorador de archivos de Windows en la ubicación del proyecto de ejemplo de la instalación (almacenado como archivo zip); descomprima este proyecto en una ubicación conveniente. Tenga en cuenta que el proyecto también incluye un conjunto de archivos de configuración de ejemplo de PDN Analyzer, cada uno configurado para una temperatura específica del cobre: 25 °C (nominal), 100 °C, 175 °C.
Compact layout – el modo de pantalla alternativo descrito anteriormente.
Right click options – se accede haciendo clic con el botón derecho en el nombre de la simulación de nivel superior.
Import (1.x) – cargar una configuración de simulación guardada desde la versión anterior 1.xx de PDN Analyzer (*.pidc_config).
New Network – crear una nueva red de nivel base dentro de la configuración actual de la simulación.
Remove – descargar la simulación seleccionada.
Delete – eliminar la red seleccionada de la simulación (disponible como opción con clic derecho sobre el nombre de una red individual).
Clear Results – restablecer los resultados del análisis de la red de potencia, incluidos los almacenados en caché de una ejecución anterior de la simulación.
Revert – restaurar los resultados del último análisis de simulación y su configuración correspondiente.
Save – guardar la configuración de simulación activa en disco con el nombre actual (*.pdna).
Save As – guardar la configuración de simulación activa en disco con el nombre deseado.
Copy – clonar la simulación de red seleccionada.
Explore – abrir la carpeta /PDNAnalyzer_Output de la simulación actual en un explorador de archivos de Windows. Tenga en cuenta que esto incluye un archivo de registro de eventos completamente detallado para la simulación ejecutada más recientemente (PDNAnalyzer.log).
Settings – abre el cuadro de diálogo Settings para la configuración actual de la simulación. La configuración puede exportarse/importarse (*.pdna.settings) y restablecerse a sus valores predeterminados.
Simulation – especifique los ajustes de conductividad del metal para el cobre físico de la placa y el espesor (grosor de pared) de las vías de conexión entre capas.
Limits – especifique los límites máximos de densidad de corriente detectados por la simulación tanto para capas de cobre como para vías de dos tamaños.
Misc – establezca parámetros de simulación como las unidades de densidad de corriente aplicadas y el suavizado de datos (Noise Filtering), así como el esquema de offset de tensión utilizado para establecer la referencia de tensión cero del diseño.
El botón PDN Analyzer DC Net Identification ; también se abre cuando se invoca por primera vez PDN Analyzer. El sistema intentará detectar automáticamente redes de potencia DC adecuadas dentro del diseño PCB actual.
Qualifiers – deseleccione los filtros de calificación si es necesario para identificar correctamente las redes DC del diseño. Los filtros se basan en el número de conexiones y en la nomenclatura común de las redes de potencia.
Potential DC Nets – una lista tabular de la red de potencia identificada en el diseño. Use las opciones Enable all y/o Hide rejected para completar la lista según sea necesario para su análisis de potencia DC.
Name – el nombre de la red tal como se extrae de los datos de red del diseño de la placa. Utilice el campo de búsqueda asociado para filtrar la lista mediante una palabra clave introducida.
Nominal Voltage – introduzca una tensión adecuada para las redes de potencia como datos fuente básicos para el análisis.
Select – utilice las casillas de verificación para indicar qué redes desea registrar (identificar) mediante la simulación PDN.
Reject/Add Selected – utilice los botones Currently Identified DC Nets .
Currently Identified DC Nets – una lista tabular de redes de potencia que estarán disponibles para la simulación PDN, completada a partir de la lista Potential DC Nets .
Select – utilice las casillas de verificación para seleccionar redes que serán eliminadas (movidas de la lista de redes identificadas de vuelta a la lista de redes potenciales) mediante el botón
Haga clic en una entrada de red para realizar cross probe hacia esa red en el PCB Editor.
El botón
Gráfico de red de potencia
El cuerpo principal del panel Configuration proporciona una representación gráfica interactiva de la estructura de la red de potencia seleccionada en el árbol de redes de la simulación (a la izquierda). Cuando se selecciona el nombre de la simulación de nivel superior, el gráfico muestra la conectividad general de las subredes de potencia; haga doble clic en un elemento gráfico de una subred para abrir esa subred. El gráfico interactivo también se utiliza para construir una red de potencia a partir de los datos de red y la conectividad del diseño PCB usando sus opciones de clic derecho o haciendo doble clic en elementos gráficos.
Pase el cursor sobre un elemento activo (Source, Load, dispositivo en serie, etc.) para ver un resumen de sus propiedades, conectividad y, cuando corresponda, resultados del análisis.
► Consulte Ejemplo 1 , Ejemplo 2 y Ejemplo 3 a continuación para obtener información detallada sobre la creación de varios tipos de redes de potencia.
Haga clic con el botón derecho en el gráfico de configuración o en uno de sus elementos para acceder a las siguientes opciones:
New Network – crear una nueva red de nivel base (redes de alimentación y tierra) dentro de la simulación actual.
Edit Net – especificar la configuración de una red de alimentación en el cuadro de diálogo Choose Net (también disponible haciendo doble clic en un elemento de red). El cuadro de diálogo incluye una lista seleccionable de redes disponibles para la simulación (tal como se define en el cuadro de diálogo PDN Analyzer Net Identification , abierto desde el botón
Extend Net – se utiliza para agregar otra red a la red seleccionada mediante un elemento en serie, que se insertará automáticamente. La red adicional se selecciona en el cuadro de diálogo Choose Net , mientras que el dispositivo en serie insertado se configura haciendo doble clic en su elemento para acceder al cuadro de diálogo Device Properties . Consulte Extending Networks Through Series Elements para obtener más información.
Add Source – agregar un dispositivo fuente de Voltage o Voltage Regulator Model (VRM) entre un par especificado de red de alimentación/tierra mediante el cuadro de diálogo Device Properties . El cuadro de diálogo también está disponible haciendo doble clic en un elemento Source existente. Consulte Including Voltage Regulator Models para obtener más información sobre el trabajo con VRM.
Add Load – agregar un dispositivo de carga Resistor, current sink o Voltage Regulator Model (VRM) entre un par especificado de red de alimentación/tierra mediante el cuadro de diálogo Device Properties . El cuadro de diálogo también está disponible haciendo doble clic en un elemento Load existente.
Delete – eliminar la red de alimentación de la simulación. Tenga en cuenta que una red debe incluir como mínimo una red de alimentación y una red de tierra.
Settings – abrir el cuadro de diálogo Settings , como se describió anteriormente.
El cuadro de diálogo Device Properties , utilizado al agregar o editar un elemento de dispositivo existente (Load, Source, etc.), proporciona ajustes para especificar el tipo de dispositivo, la conectividad y los parámetros.
Las opciones de configuración disponibles del cuadro de diálogo dependerán de la función del elemento de dispositivo que se esté colocando o editando, pero en general son las siguientes:
Device Type – use el menú desplegable para seleccionar el tipo de dispositivo, donde las opciones disponibles están determinadas por el tipo de elemento (Source, Load, etc.).
Set Connectivity – use las opciones desplegables Net y Refdes de la lista para elegir las conexiones Terminal del dispositivo entre las redes y nodos disponibles, donde los Terminals son los indicados en el gráfico del modelo de simulación Schematic . Los Pins de conexión de red se asignan automáticamente según la conectividad de red del nodo especificado.
Filter – use la opción List DC Nets Only para restringir las opciones Net disponibles, y la opción Group Pins by Name para combinar pines de dispositivo interconectados. Cuando esta última está deshabilitada, los pines individuales pueden seleccionarse/deseleccionarse según sea necesario usando las casillas de verificación Select expuestas al hacer clic en el campo Pins . Consulte el ejemplo de LCD en Working with Loads para obtener más información.
Set Parameters – las opciones de parámetros disponibles dependerán del tipo de dispositivo que se esté colocando (o editando), pero generalmente definen sus propiedades base, como el voltaje de salida y la resistencia interna de una Voltage Source, la corriente de carga de un Current sink o el valor de resistencia de una carga Resistor.
Limits – los límites de Voltage, Current o Power del dispositivo que activarán una Violation cuando se ejecute la simulación. Una violación se indica mediante un borde rojo discontinuo alrededor del gráfico del elemento infractor y un icono rojo asociado al nombre de la red: consulte Current Density Limit Violations o Other Violations para ver ejemplos.
Pestaña Messages
La pestaña Messages incluye una lista secuencial de eventos de simulación para el análisis PDN ejecutado más recientemente, incluidas las Violations encontradas. En caso de que la simulación falle, la lista incluirá una entrada de evento que resume el problema. Para obtener más información sobre una ejecución de simulación, consulte el archivo PDN_Analyser.log disponible mediante la opción de configuración Explore .
Pestaña Visual
La pestaña Visual de la interfaz de PDN Analyzer proporciona un alto nivel de control sobre cómo se muestran en el PCB Editor los datos de análisis de la red de alimentación. Le permite especificar qué tipo de información se incluye en el renderizado del diseño de la PCB, el escalado de los datos de resultados, cómo y si se destacan los puntos de interés, y qué información se exporta. El diseño renderizado en el PCB Editor se aplica a la red de alimentación que está seleccionada actualmente en la jerarquía de red Configuration de PDN Analyzer.
Use la configuración predeterminada de la pestaña Visual como punto de partida para configurar la visualización del diseño de la PCB. Está configurada para mostrar el perfil de voltaje con gradación de color en todas las redes de riel de alimentación en modo 2D; anule la selección de la opción Overlay para ver los resultados puros del análisis. Los cambios de configuración realizados en la pestaña Visual se reflejan inmediatamente en el renderizado de la PCB.
Las opciones de la pestaña Visual incluyen:
Voltage – seleccione el botón Color Scale ).
Current Density – seleccione el botón Color Scale ).
Current Direction – marque la opción Show Arrows para superponer flechas indicadoras de dirección/distribución de corriente sobre el diseño renderizado de la PCB. Seleccione la opción Noise Suppression para aplicar suavizado de datos y obtener un resultado visual menos recargado.
Probe – seleccione el botón Probe , donde pueden seleccionarse interactivamente dos ubicaciones de datos en el diseño renderizado y compararse sus valores numéricos. Consulte Data Probe para obtener más información.
Image Capture – seleccione el botón Manage Image Capture , donde el renderizado actual de la PCB puede capturarse y guardarse. Las imágenes se almacenan en la carpeta /HTMLReport/ImagesCache de simulación del proyecto para su posterior inclusión en un Report . Consulte Analysis Report para obtener más información.
Peak Values – seleccione la opción Highlight Peak Values para marcar y resaltar visualmente el valor máximo o mínimo (según las opciones Filter ) Value en las redes y capas seleccionadas actualmente. Use las opciones Scope para especificar el área de detección, el botón Locate para resaltar visualmente el punto de valor pico, y las flechas de puntos de datos ( Locating Power Integrity issues para ver información de ejemplo.
Voltage Contour – seleccione la opción Slider para habilitar una superposición de línea discontinua que representa el nivel de voltaje en esa línea de contorno. El nivel detectado es el establecido por la posición del control deslizante, y es un valor de voltaje o de porcentaje según lo determinen las opciones Indicate asociadas. Seleccione la opción Specific Points para habilitar líneas de contorno de voltaje en cada uno de los puntos porcentuales indicados. Haga clic en Specific Point en sus valores predeterminados, y en el botón Voltage Contour para obtener más información.
Net – seleccione las Nets que desea mostrar en los resultados renderizados del análisis de la PCB. Las redes se agrupan por redes de alimentación disponibles.
Layer – seleccione las Layers de la placa que desea mostrar en los resultados renderizados del análisis de la PCB. Tenga en cuenta que las Vias están disponibles para su selección cuando se está en modo de vista 3D.
Views – use los botones Overlay para habilitar/deshabilitar la vista de visualización estándar de PCB del editor, y el botón Display Control and Options para obtener más información.
Color Scale – establezca las opciones Auto para mostrar el gradiente de color renderizado como un rango porcentual general (Per Rail ) o como un gradiente que corresponde al rango completo de datos de voltaje (Displayed ). Esta última se usa mejor cuando se muestra una sola red. Seleccione el modo Manual para anular el rango mostrado con los valores de voltaje introducidos en los campos Min y Max . Consulte Visual Rendering in the PCB Editor para obtener más información.
Report – haga clic en el botón HTML Report . Consulte Analysis Report para obtener más información.
Pestaña Pins
La pestaña Pins presenta una lista de todos los pines de componentes del diseño conectados a redes de alimentación configuradas. Cada entrada de pin de componente incluye su número, la red conectada y los resultados de valores Voltage y Current asociados de la última ejecución de simulación. Haga clic en el encabezado de una columna para ordenar la lista por ese nombre, y vuelva a hacer clic para invertir el orden.
Haga doble clic en una entrada para realizar cross probe a ese pin en el PCB Editor. Si la conexión del pin (pad) no puede verse en la vista renderizada, asegúrese de que la Layer y la Net de alimentación a la que está conectado estén habilitadas en el panel/pestaña Configuration .
La lista de la pestaña Pins ordenada por referencia de componente y – pase el cursor sobre la imagen – ordenada por corriente del pin.
Pestaña Vias
La pestaña Vias presenta una lista de todas las vías de PCB del diseño conectadas a redes de alimentación configuradas. Cada entrada de vía incluye su red conectada, coordenadas de ubicación, par de capas y los resultados de valores Voltage, Current y Current Density de extremo a extremo asociados de la última ejecución de simulación. Haga clic en el encabezado de una columna para ordenar la lista por ese nombre, y vuelva a hacer clic para invertir el orden.
Haga doble clic en una entrada para realizar cross probe a esa vía en el PCB Editor. Si la vía no puede verse en la vista renderizada, asegúrese de que Via esté marcado en la lista Layer (disponible en vista 3D) y que la Net de alimentación conectada esté habilitada en el panel/pestaña Configuration .
La lista de la pestaña Vias ordenada por conexión de red y – pase el cursor sobre la imagen – ordenada por densidad de corriente.
Pestañas Power Network
Hay disponible una vista por pestañas para cada red de alimentación disponible dentro de la configuración de la simulación; las pestañas de red que se muestran están determinadas por la selección de red de alimentación en el panel/pestaña Configuration . Etiquetada con el nombre de la red, la pestaña de red de alimentación proporciona un listado completo de los resultados de simulación agrupados y de los datos calculados que se aplican a esa red de alimentación. También se incluye un resumen del consumo de energía de la red.
Los grupos de datos del listado se aplican a los dispositivos dentro de la red de alimentación (fuentes, cargas y elementos en serie), donde se incluye una entrada de datos Performance Summary y una Pin Voltage/Current Details para cada dispositivo. Junto con los detalles sobre el dispositivo, los grupos de datos presentan valores clave de voltaje y corriente y, en el caso del resumen de rendimiento, márgenes de seguridad calculados relacionados con los límites del dispositivo tal como se especifican en el cuadro de diálogo Device Properties .
Identificación de redes DC
Cuando el PDN Analyzer se abre inicialmente para un diseño de PCB, intentará identificar todas las redes de alimentación DC a partir de los datos de redes del diseño basándose en la nomenclatura común de redes de alimentación. Si no se han identificado todas las redes de alimentación potenciales, desactive las opciones de filtro apropiadas de Qualifiers o, para ver todas las redes, seleccione la opción Enable all nets for filtering .
Use las casillas de verificación Select para elegir qué redes de alimentación estarán disponibles para el analizador PDNA e introduzca niveles de voltaje adecuados en sus campos Nominal Voltage correspondientes. Haga clic en el botón Add Selected para rellenar la lista Currently Identified DC Nets y confirmar estas redes como redes de alimentación identificadas.
Tenga en cuenta que al hacer doble clic sobre una entrada de red listada en el cuadro de diálogo se realizará una sonda cruzada hacia esa red en el diseño PCB.
Se pueden identificar y aplicar más redes durante la configuración del análisis PDN seleccionando el botón DC Nets en la interfaz gráfica del analizador.
Los siguientes ejemplos de análisis se incluyen para demostrar las principales capacidades y funciones del PDN Analyzer. Cada ejemplo muestra solo una de las muchas configuraciones de parámetros posibles que podrían usarse para evaluar la integridad de potencia de la red de diferentes maneras, según el enfoque de interés. Tenga en cuenta que un análisis completado correctamente puede guardarse como un archivo de configuración PDNA (*.pdna) y recargarse en cualquier momento: File » Save As y File » Open (de forma predeterminada en la carpeta PDNAnalyzer_Config del proyecto)
Ejemplo 1
Este ejemplo demuestra los conceptos básicos para configurar una simulación de integridad de potencia con una red de alimentación simple y sus cargas de corriente. Está configurado para evaluar la distribución del riel de alimentación de 5 V y su ruta de retorno a tierra en el proyecto de referencia SpiritLevel-SL1 , cuando se carga con la pantalla LCD del diseño. En este caso, el riel de alimentación 5V se considera una fuente de voltaje simple y no se incluyen sus redes conectadas (como a través del interruptor S1).
Las condiciones preliminares para este ejemplo de simulación PDN son:
el proyecto PCB Spirit Level está abierto en Altium Designer
la aplicación PDN Analyzer está activa (Tools » PDN Analyzer )
las redes DC del diseño PCB se han identificado en el cuadro de diálogo PDN Analyzer DC Net Identification , como se indicó arriba .
Comience el proceso de análisis especificando las redes de alimentación y de tierra. Haga doble clic en los elementos <Power Net> y <Ground Net> del gráfico de red de la interfaz para abrir el cuadro de diálogo Choose Net , que ofrecerá la opción de las redes de alimentación que se han identificado.
Si es necesario, use las opciones de calificación/filtrado del cuadro de diálogo para restringir o ampliar las redes listadas, o vuelva a la pantalla principal y seleccione el botón redes de alimentación DC .
Ahora se puede añadir un elemento Source o Load entre las redes de alimentación y de tierra especificadas; tenga en cuenta que los indicadores de estado Ground y Power cambian a un estado marcado (✔ ). Haga clic con el botón derecho en el área de trabajo del gráfico de red y seleccione Add Source (o Add Load ) en el menú contextual para abrir el cuadro de diálogo Device Properties . Los pasos, tal como se indican en el cuadro de diálogo, son los siguientes:
Para añadir una Source de alimentación a la red, en este caso una fuente de voltaje simple, seleccione la opción Voltage Source en el menú desplegable Device Type del cuadro de diálogo.
En el listado de conectividad de la fuente, el PDNA intentará elegir las opciones correctas de conexión de red en función de los parámetros de la red de alimentación; esto es entre las redes 5V y GND. Use las opciones del menú desplegable Refdes para especificar los puntos de conexión de componentes del voltaje de fuente. En este ejemplo, el punto de voltaje de fuente se designa como TP1 y su retorno a tierra como el zócalo de entrada DC del diseño J1 (pines 2 y 3).
En la sección inferior del cuadro de diálogo, los parámetros de la fuente especifican los atributos del modelo de simulación de la fuente de voltaje. Aquí, el voltaje de fuente (Vout ) se establece en 5V y la resistencia interna del modelo (Rout ) se deja con la configuración predeterminada 0Ω.
Por último, la corriente máxima de fuente y la corriente por pin (para fuentes con múltiples pines de salida) se dejan con la configuración predeterminada (0A: Don't Care). Cuando los Limits se establecen en valores de corriente específicos, el análisis PDN señalará una Violation si los resultados de la simulación superan esos valores.
Usando el mismo enfoque que al añadir una Source a la red, añada una Load y especifique sus parámetros en el cuadro de diálogo Device Properties .
En este caso, se añade una carga sumidero de corriente (Device Type: IC (Current)) para representar la corriente extraída del riel de 5 V por el componente LCD del diseño. Tenga en cuenta que también hay disponible una opción de carga puramente resistiva, eligiendo Resistor como Device Type .
Establezca la conexión de carga como LCD1 y especifique la Load Current que extraerá de la alimentación de 5 V; tenga en cuenta que se admiten prefijos de unidad (por ejemplo, 500m para representar 0.5A). Aunque la configuración de Limits de voltaje es opcional, aquí se ha establecido en +/-10% (usando el botón relacionado), lo que activará una violación de simulación si el voltaje en la propia carga cae por debajo de 4,5 V (o supera 5,5 V).
Con la red de alimentación definida y todos los parámetros especificados (todos los elementos de la red tienen un estado asociado ✔ ), el análisis PDN puede ejecutarse seleccionando el botón Messages como un flujo de eventos, que también indicará la causa de un fallo de simulación si el proceso no puede completarse.
Cuando se ejecuta un análisis, la configuración actual de la simulación —las redes especificadas, fuentes/cargas, etc., y sus parámetros relacionados— se almacena junto con los datos de resultados del análisis (File » Explore ; consulte la carpeta PDNAnalyzer_Ouput). Esta configuración puede restaurarse en cualquier momento para la simulación actual haciendo clic con el botón derecho en el nombre de la simulación y eligiendo Revert en el menú contextual.
Los resultados inmediatos del análisis PDN pueden verse en el gráfico de red, que incluirá los niveles calculados de voltaje y corriente de carga/fuente (cuando corresponda), así como el resaltado de cualquier sección de la red que haya causado una Violation de parámetro. Tenga en cuenta que la pestaña Visual ahora está enfocada y activa.
Pase el cursor sobre cualquier elemento de la red (Load, Source o Series Element ) para ver información adicional, como sus parámetros especificados y los resultados del análisis.
Representación visual en el editor PCB
Los resultados de la simulación ahora pueden verse gráficamente en el editor PCB de Altium Designer, bajo el control de la configuración disponible en la pestaña Visual del PDNA. Configure las opciones visuales para mostrar Voltage para ambos Layers (Top y Bottom) del 5V Net ; esta es la configuración de visualización predeterminada inicial. Los resultados del analizador se representan en el editor PCB sustituyendo la superposición gráfica existente de la PCB.
La vista de la caída de voltaje de la ruta de red seleccionada, en este caso desde la fuente de 5 V en TP1 hasta el componente LCD1, se representa con un gradiente de color que corresponde a la escala de voltaje presentada en la parte inferior de la vista. Esto se muestra como un porcentaje de voltaje (la opción Per Rail en Color Scale ) o como un rango literal de voltaje (la opción Displayed ).
En la imagen inferior, la transición de color a través de la ruta de red de la placa representa su caída total de voltaje, donde el nivel mínimo (0%: azul) debido a pérdidas IR está en el componente LCD1, y el nivel máximo (100 %: rojo) está en el punto de fuente de voltaje especificado (TP1).
Para mostrar el análisis de corriente correspondiente de la red, seleccione la opción Current Density de la pestaña Visual . Aquí, los niveles de color en la ruta de red de la placa se relacionan con el porcentaje de variación de la densidad de corriente, donde el 100 % (rojo) indica la densidad de corriente máxima calculada en el diseño de la ruta de red, y el 0 % (azul) es la mínima, muy probablemente 0A/mm2 .
Tenga en cuenta que, aunque la opción alternativa de escala de voltaje/corriente (Displayed ) es un estilo de escala más intuitivo para la visualización de redes individuales, proporciona información útil limitada para la visualización simultánea de múltiples redes de voltaje, como 5 V and GND en este ejemplo, o cuando se han analizado varias redes de alimentación en un diseño.
Para mostrar y analizar los resultados de integridad de potencia en la ruta de retorno GND del ejemplo, desactive la opción de red de 5 V en la lista Net bajo la pestaña Visual del PDNA y luego seleccione la red GND. La ruta de retorno a tierra se realiza a través de las capas Top y Bottom del diseño, que pueden mostrarse individualmente en el editor PCB seleccionando cada entrada en la lista Layer del PDNA.
La imagen siguiente muestra la visualización de Voltaje para la capa Bottom de la red GND, con la escala de Color Scale ajustada en Displayed . El nivel más alto de caída de voltaje (rojo: aproximadamente 0.5 mV) se encuentra en el pin GND del LCD, mientras que la menor caída de voltaje (azul: aproximadamente 0 V) está en el punto de retorno de la fuente de voltaje (J1).
Al cambiar a la opción Current Density de la PDNA, se muestran en rojo los 'hotspots' de corriente máxima. El nivel máximo de densidad de corriente en sí (1.74 A/mm2 ) es muy bajo y se encuentra dentro de límites aceptables.
Control de visualización y opciones
El PDN Analyzer ofrece varias opciones interactivas de visualización que determinan cómo se representan gráficamente los resultados del análisis en el editor PCB de Altium Designer. Junto con las opciones para el Color Scale de visualización, los gráficos pueden cambiarse entre renderizado 2D y 3D , donde este último proporciona una valiosa perspectiva de los resultados del análisis a través de las vías y entre capas.
También se proporciona una opción para Clear los resultados del análisis de la visualización del editor, lo que revierte automáticamente la representación gráfica al diseño estándar de la placa. En cambio, la opción Overlay de la vista habilita la visualización del diseño de la placa, que se renderizará junto con cualquier resultado de análisis mostrado actualmente. Esta opción es especialmente útil para confirmar dónde se encuentra, en el propio diseño de la placa, un punto de interés de los resultados del análisis.
Trabajo con cargas
Se pueden agregar más cargas a la red según sea necesario y volver a ejecutar el análisis de potencia para evaluar los resultados. Por ejemplo, para añadir la pequeña corriente de carga (digamos, 15mA) atribuible al LED de alimentación del diseño, seleccione su resistencia en serie (R15) como conexión al riel de 5 V, y el pin del LED como conexión a GND.
El PDN Analyzer también permite especificar conexiones de pines de dispositivo para una carga, lo que a su vez permite crear múltiples modelos de carga para un único componente que consume distintas corrientes a través de diferentes pines.
El dispositivo LCD del proyecto de ejemplo demuestra esta situación, donde su conexión de 5 V en el pin 15 (LED+) alimenta la retroiluminación de la pantalla, mientras que la conexión de 5 V en el pin 2 (VDD) alimenta la lógica interna; en la práctica, el pin 15 consumirá significativamente más corriente que el pin 2.
Cuando se añadió anteriormente como un único modelo de carga PDNA, ambos pines de LCD1 fueron designados (de forma predeterminada) como la conexión de carga de 5 V, y el análisis PDN distribuyó la corriente de carga de LCD1 por igual entre esos pines. Para mejorar la precisión del análisis de potencia, el componente LCD1 puede representarse como two modelos de carga: uno para cada pin de 5 V y su corriente de carga asociada. Este cambio puede realizarse editando los parámetros de pines del modelo de carga LCD1 existente y luego agregando otra carga para el pin separado.
Abra el modelo de carga LCD1 existente haciendo doble clic en su icono dentro del gráfico de red para abrir el cuadro de diálogo Device Properties ; luego haga doble clic en el campo Pins(s) de la entrada de la red de alimentación de 5 V. El modo de edición de pines resultante permite seleccionar pines individuales del dispositivo para esa carga. Deseleccione el pin 2 para reconfigurar la carga solo para el pin 15 (LED+) y ajuste el parámetro Load Current , por ejemplo, a 75mA para representar la corriente de la retroiluminación del LCD.
A continuación, cree otra carga de red de 5 V para LCD1 y configure el pin 2 como activo (con el pin 15 deshabilitado) para representar la carga VDD, que puede ajustarse a un Load Current adecuadamente menor; por ejemplo, 20mA.
La red de alimentación de 5 V puede volver a analizarse para obtener una representación más precisa de la carga de LCD1 a través de las rutas de la red.
La diferencia en la distribución de corriente de carga puede verse al comparar la densidad de corriente de las pistas de la red de alimentación de LCD1 entre la disposición de carga original y la actualizada. Las imágenes de análisis de densidad de corriente a continuación muestran a la izquierda el resultado del modelo original de LCD1 con una sola carga, y a la derecha el resultado actualizado con múltiples cargas.
Observe la densidad de corriente en las pistas que alimentan los pines 2 (la almohadilla del LCD hacia la izquierda) y 15. La versión actualizada muestra correctamente que la mayor parte de la corriente del LCD fluye hacia el pin 15 (la almohadilla del LCD hacia la derecha), en lugar de distribuirse uniformemente entre los dos pines, como ocurría antes (imagen izquierda).
Configuración de simulación
Los resultados de un análisis, y en particular el grado de pérdidas IR en las formas de la placa, también dependerán de la especificación de la conductividad del cobre de la placa y del espesor de pared de las vías. Para ver y editar estos ajustes, seleccione la pestaña Simulation en el cuadro de diálogo Settings ; para acceder al cuadro de diálogo, haga clic con el botón derecho en el nombre del análisis actual y seleccione Settings en el menú contextual.
Conductividad del metal
La sección Metal Conductivity del cuadro de diálogo proporciona detalles y ajustes para el valor de conductividad (inverso de la resistividad; 1/R) del metal usado en un diseño. La conductividad base (o resistividad), el coeficiente de temperatura y/o la temperatura pueden seleccionarse o modificarse en el cuadro de diálogo para reflejar las propiedades de construcción de la placa del diseño:
Pure Copper – normalmente se asume que el cobre tiene una conductividad de 5.88e7S/m a 25°C, y un coeficiente térmico de conductividad de 0.4%/°C. Este coeficiente de temperatura positivo significa que aumentar el ajuste de Temp. Compensation en el cuadro de diálogo de 25°C a 125°C (delta de 100°C) reducirá la conductividad de simulación en 40%, hasta 3.53e7S/m, por ejemplo.
PCB Copper – este es el ajuste predeterminado para las simulaciones y refleja los valores de conductividad reportados en la literatura del sector como representativos del metal presente en el cobre electrodepositado (ED) de PCB, que se mide en 4.7e7S/m a 25°C, con un coeficiente térmico de 0.4%/°C.
Custom – elija esta opción para introducir valores específicos de Conductividad o Resistividad para la simulación.
Tenga en cuenta que la cifra mostrada de Sim Conductivity representa el valor final de conductividad después de tener en cuenta todos los parámetros; la cifra de Resistividad de Sim es su valor inverso.
Vía
Configure el valor Via Wall Thickness del cuadro de diálogo para especificar el espesor del metal de la pared de la vía para todas las vías en el análisis de simulación del diseño.
Este ajuste puede afectar de manera notable las pérdidas de CC de la red de alimentación debido a la resistencia inherente que representa una vía de pared delgada (chapada). Sin embargo, cuando tiene tamaño/espesor suficiente, una vía no impedirá el rendimiento de CC de un diseño y mostrará la misma densidad de corriente que las pistas de alimentación que conecta, y sin pérdida significativa de voltaje entre sus puntos de conexión. A continuación, en una sección inferior , se muestra un ejemplo de análisis de CC de pérdida a través de vías.
En términos de la simulación, el tamaño de la vía y el espesor de su pared definen efectivamente la cantidad de material conductor representado por la vía, y por lo tanto su resistencia/conductividad. La simulación supone que el diámetro de la vía representa el tamaño final del orificio, y que el espesor de pared de la vía aumenta entonces el diámetro de la vía. Por lo tanto: Finished Hole Diameter + (2 x Wall_Thickness) = Drill Diameter.
Ejemplo 2
Este ejemplo demuestra cómo implementar una serie de redes conectadas que pueden analizarse como un todo, teniendo en cuenta los parámetros de los elementos en serie que las interconectan. También ofrece una visión general de cómo agregar fuentes de modelo de regulador de voltaje (VRM), que también actúan como interconexiones entre redes, y cómo se desarrolla una jerarquía completa de la red de alimentación de un diseño.
El ejemplo modela la red de PWR_IN a 5V del proyecto de referencia SpiritLevel-SL1 , e incluye tanto los VRM de 3.3 V (VCCO) como de 1.8 V (VCCINT) para crear una estructura completa de red de alimentación.
Las condiciones preliminares para este ejemplo de simulación PDN son:
el proyecto PCB Spirit Level está abierto en Altium Designer
la aplicación PDN Analyzer está activa (Tools » PDN Analyzer )
se han identificado las redes de CC del diseño PCB en el cuadro de diálogo PDN Analyzer DC Net Identification , tal como se indicó anteriormente .
Comience el proceso de construcción de la red de alimentación de ejemplo especificando la red de alimentación de entrada (PWR_IN) en una nueva simulación (seleccione File » New Simulation , si es necesario). Como indica el esquema del proyecto, el parámetro <Power Net> de la PDN es PWR_IN, <Ground Net> es GND, y el Source es J1.
Extensión de redes mediante elementos en serie
Para modelar la ruta completa de alimentación desde la red PWR_IN hasta la red 5V, es necesario agregar el fusible en serie (F1) y el interruptor (S1), junto con la red intermedia entre ellos. En la interfaz de PDNA, estos se agregan extendiendo secuencialmente la red de alimentación. Cada "extensión" de red se conecta mediante un modelo universal de elemento en serie.
Una red se extiende haciendo primero clic con el botón derecho en la red que desea ampliar y eligiendo la opción Extend Network en el menú contextual. En el cuadro de diálogo Choose Net , seleccione la red que está conectada a PWR_IN mediante un elemento en serie, que en este caso es NetD1_2: la red que une F1 y el pin 3 de S1, que se identifica como el pin 2 del diodo D1.
Como es poco probable que esta red se haya registrado en la etapa inicial de identificación de redes de CC , deseleccione la opción List DC nets only en el cuadro de diálogo Choose Net para exponer esa red para su selección.
El proceso de extensión de la red agregará automáticamente un elemento en serie entre las dos redes; haga doble clic en este elemento para especificar su conectividad y sus parámetros en el cuadro de diálogo Device Properties . El modelo de elemento en serie está compuesto por una fuente de voltaje en serie con una resistencia, lo que permite el modelado básico de componentes como resistencias, inductores, diodos e interruptores, etc.
En este caso, el elemento en serie es el componente fusible F1, que se selecciona como la conectividad en las opciones RefDes y se le asigna una Resistance interna nominal de 0.1Ω. Si el elemento en serie fuera un dispositivo semiconductor, como un diodo, se especificaría el parámetro Voltage Drop junto con el valor interno de Resistance del dispositivo.
Siguiendo el esquema, el siguiente paso es extender la red D1_2 hasta la red de alimentación 5V mediante el componente interruptor S1. Como antes, elija Extend Net en el menú contextual al hacer clic con el botón derecho y seleccione en el cuadro de diálogo Choose Net la red a la que desea extenderse.
El Elemento en Serie añadido en este caso es S1, que conecta la red D1_2 con la red de salida 5V a través de los pines 3 a 2 (consulte el schematic ). Dado que la entrada de repuesto del interruptor de S1 (pin 1) está unida a su conexión de salida (pin 2) y no transporta corriente de carga, como ejemplo, el pin 1 puede eliminarse del análisis de red usando las pin selection options del cuadro de diálogo Device Properties ; haga doble clic en el campo Pin(s) de la entrada del terminal OUT.
Ahora puede añadirse una carga a la sección de 5 V de las redes de alimentación conectadas; en este caso, la del módulo de pantalla LCD1.
Cuando se vuelve a ejecutar el análisis, tanto los datos como la representación gráfica en el PCB Editor incluirán las tres redes de alimentación conectadas y mostrarán la corriente calculada y la caída de tensión a través de los Elementos en Serie de interconexión.
Incluir modelos de reguladores de tensión
El PDN Analyzer ofrece modelos activos de reguladores de tensión (VRM) que pueden insertarse entre redes de tensión de entrada y salida. Cuando se añaden a las redes de alimentación de PDNA, se manifiestan tanto como una carga en la red de tensión de entrada como una fuente en la red de tensión de salida. Las opciones de modelo VRM incluyen reguladores de tensión lineales, conmutados y conmutados con sensado remoto.
El proyecto de referencia SpiritLevel-SL1 utiliza reguladores de tensión lineales para generar los rieles de alimentación de 3,3 V (VCCO) y 1,8 V (VCCINT). Cuando el regulador VCCO (U3) se añade a la red de simulación PDNA, se presenta como una carga en la red de entrada de 5 V y como una Fuente para la red de 3,3 V.
Para colocar el regulador lineal U3 como carga en la red de 5 V (tal como se implementó en el procedimiento anterior), añada una carga a la red de 5 V y seleccione la opción VRM (Linear) como Device Type en el cuadro de diálogo Device Properties . Configure las conexiones del modelo como se indica en el esquema y especifique el pin Ref como la conexión GND de R14. Este punto de referencia podría estar en una ubicación diferente, y quizá más adecuada, en el área inmediata de la PCB, dependiendo de la disposición de la red GND.
Para finalizar el VRM, configure su parámetro de tensión de salida (Vout: 3.3V) y, opcionalmente, su resistencia de salida (interna), la corriente de polarización en reposo y cualquier Limits que desee que se detecte durante el análisis.
PDNA dispone de un medio para añadir automáticamente el modelo del lado de salida del VRM como una Fuente a la red de tensión de salida de destino y, si es necesario, crear esa red.
Para el caso de ejemplo, haga clic con el botón derecho en el modelo de carga VRM que acaba de crear (Load2: U3) y seleccione la opción Add VRM To New Network . Esto creará automáticamente la red VCCO con el modelo del lado de salida del VRM (Source 1: U3) como una Fuente de tensión (3,3 V).
Tenga en cuenta que las dos manifestaciones del VRM de 3,3 V, su modelo de entrada como carga en la red de 5 V y su modelo de salida como Fuente para la red de 3,3 V, son interactivas y, en efecto, el mismo modelo. Como tal, puede accederse al VRM y editarse desde cualquiera de las dos redes en la interfaz de PDNA.
La nueva red VCCO ahora puede seleccionarse y añadirle una carga adecuada. En el ejemplo, se trata de una corriente de carga de 0,2 A consumida por múltiples pines del componente U1.
La disposición de red de alimentación completada incluye ahora dos redes (PWR_IN y VCCO) conectadas entre sí por el VRM de tipo lineal de 3,3 V. Cuando se selecciona el nivel superior de la jerarquía de red en la estructura actual de archivos de PDNA, el gráfico de red proporciona una vista general de estilo de bloques de las interconexiones de las redes de alimentación.
En este ejemplo, el VRM se añadió como carga a la red de 5 V (tensión de entrada) y luego se utilizó para crear automáticamente la red de salida de tensión de 3,3 V (VCCO) con el VRM como una Fuente. También es posible realizar el proceso inverso, y en algunos casos puede resultar más conveniente. En ese caso, el VRM se añade a la red de tensión de salida como una Fuente, y ese modelo se añade a una red de tensión de “entrada” como una carga (Add VRM To New Network o Add VRM To Existing Network ).
Un análisis PDN producirá resultados para la red compuesta, incluido el VRM. Gráficamente, el PCB Editor mostrará todas las redes cuando se seleccione el nivel superior de la jerarquía de red en la interfaz de PDNA. Seleccione una red individual en la lista para limitar el gráfico renderizado a esa red y active o desactive las opciones Net y Layer del panel inferior para controlar aún más la vista.
Tenga en cuenta que la trayectoria de la red GND del ejemplo incluirá ahora contribuciones de corriente de retorno de las redes PWR_IN y VCCO.
La red de distribución de alimentación del proyecto de ejemplo puede completarse añadiendo el VRM restante (U4) y su red de salida de alimentación de 1,8 V (VCCINT).
Añada un VRM lineal a la red de 5 V como se describió anteriormente y establezca su parámetro Vout en 1.8V.
Añada el VRM (aquí, Load 3) a una red nueva para crear la red de alimentación de 1,8 V (VCCINT).
Añada una carga adecuada a la red VCCINT; aquí, los pines de alimentación de 1,8 V del componente U1.
La jerarquía de red de la interfaz de PDNA mostrará ahora las tres redes interconectadas.
Un análisis PDN producirá resultados para la red compuesta, incluidos los VRM.
De nuevo, tenga en cuenta que la red GND ahora incluye la corriente de retorno de las tres redes, que utilizan las formas de capa GND comunes. Su nivel máximo de densidad de corriente (65.8 A/mm2 ) es ahora alto y probablemente exceda los límites aceptables.
Localización de problemas de integridad de potencia
El PDN Analyzer ofrece una amplia gama de información gráfica y de datos que puede utilizarse para evaluar y diagnosticar la integridad de potencia de un diseño de PCB analizado.
Tomando el ejemplo mostrado arriba, el análisis de la trayectoria de la red GND Top Layer indica la presencia de una densidad de corriente inaceptablemente alta, tal como muestra la lectura máxima de la escala de 65.8A/mm2 . La ubicación del área problemática no es inmediatamente obvia, pero puede revelarse usando la función Highlight Peak Values de PDNA.
Cuando se selecciona, con la opción Filter ajustada a Maxima , el área de pico de densidad de corriente se resaltará y marcará en el gráfico de análisis del PCB Editor.
Haga clic en el botón ( para avanzar en orden por las lecturas/ubicaciones de pico más altas. Ajuste las opciones de Scope para incluir picos resaltados en el área de la PCB que está visible actualmente (In View) ) o todos los de todo el diseño (Design ); esta última opción desplazará y acercará la vista a cada ubicación a medida que avance.
Puede deducirse más información sobre un área preocupante habilitando la función Show Arrows de PDNA, que superpone múltiples gráficos de flechas que indican la dirección de la corriente (el ángulo de la flecha) y la magnitud relativa (el tamaño de la flecha) en esa ubicación. En este ejemplo, confirma que el área de alta densidad es la trayectoria de retorno de corriente desde U1 (arriba) hasta el área GND en la periferia inferior de la placa.
Una forma de resolver este problema es aumentar el ancho de la pista en el área afectada.
La edición de la PCB puede completarse mientras el PDN Analyzer está activo, lo que permite realizar una mejora iterativa del diseño y luego volver a analizarlo. Haga clic en el botón Clear en el área Views para desactivar los resultados de PDNA en el PCB Editor y proceder con la edición necesaria de la PCB.
Luego puede repetirse el análisis PDN (haga clic en Top Layer) debido al aumento del ancho de pista en ese punto crítico: la imagen superior muestra el resultado inicial de densidad de corriente, mientras que la imagen inferior muestra el gráfico de densidad de corriente después de la modificación de la PCB.
Los puntos destacables en esta comparación del antes (imagen superior) y después (imagen inferior) son:
El nivel máximo de densidad de corriente en la capa GND se ha reducido a un nivel aceptable de aproximadamente una décima parte del valor anterior: de 65.8A/mm2 a 7.1A/mm2 .
Las áreas de corriente máxima, que ahora son valores mucho menores, están distribuidas de forma más uniforme a través de las trayectorias de retorno GND en lugar de concentrarse en una ubicación problemática.
Para una comparación gráfica más literal, establezca manualmente la escala de densidad de corriente en el valor anterior: seleccione la opción de escala Manual , introduzca 65.8 en el campo Max y haga clic en el botón
Infracciones del límite de densidad de corriente
Una manera más objetiva de localizar y resolver problemas de integridad de potencia en las trayectorias de corriente de un diseño de PCB es definir limitaciones específicas de densidad de corriente que activarán una infracción cuando se excedan. Consulte a continuación other types of violations .
Los límites de densidad de corriente para capas superficiales/internas y vías se especifican en la pestaña Limits del cuadro de diálogo Settings , que se abre haciendo clic con el botón derecho sobre el nombre de la simulación PDN actual y seleccionando Settings en el menú contextual. La configuración de límites impuesta se aplicará a todas las capas superficiales/internas y vías del diseño de la placa.
Las limitaciones de densidad de corriente especificadas se aplican a los resultados del análisis actual y pueden modificarse y reevaluarse sin necesidad de volver a ejecutar la simulación; la detección de límites es un proceso posterior al análisis. Cualquier red que contenga infracciones se muestra con un contorno rojo discontinuo.
En el caso de ejemplo mostrado aquí, la red de alimentación VCCO contiene infracciones de densidad de corriente. Cuando se selecciona la propia red VCCO, se muestra que la trayectoria de alimentación VCCO está en infracción por su contorno resaltado.
Pase el cursor sobre la red con infracción para mostrar una lista emergente de sus infracciones actuales y los detalles asociados. La única entrada en este caso indica que la Densidad de Corriente en una Vía (aprox. 34.5A/mm2 ) excede el límite definido (30A/mm2 ).
Haga doble clic en la entrada de infracción para realizar cross-probing hacia (desplazarse y hacer zoom hasta) su ubicación en la placa. En la imagen inferior, la vista gráfica de PDNA está configurada en modo 3D , lo que muestra con mayor claridad la Vía en cuestión y sus conexiones de capa superior/inferior.
Observe que, con el fin de demostrar una sola Infracción, la Vía se ha reducido de tamaño en el diseño de la placa del proyecto
Spirit Level project .
Los datos relacionados con esta Vía, incluida una indicación de su infracción de Densidad de Corriente, están disponibles en la pestaña Via de la interfaz de PDNA.
La lista de información de Vías se aplica a todas las redes incluidas en el diseño actual. Alterne los encabezados de columna Net y Current Density para organizar la lista de modo que muestre las Vías de la red VCCO ordenadas por Densidad de Corriente. Cualquier valor de Densidad de Corriente que exceda la limitación definida se resaltará en rojo.
Haga doble clic en cualquier entrada de la lista de Vías para realizar cross-probing hacia su ubicación en los gráficos de la placa en PDNA.
Otras infracciones
Además de detectar los límites especificados de Densidad de Corriente, el PDN Analyzer también detectará infracciones de rendimiento de la red objetivo, como cualquier parámetro Limit que se haya especificado en la configuración de simulación al agregar un Load , Source o Series Element .
Estos parámetros Limit de simulación incluyen:
El rango de tensión aceptable en una carga
La corriente máxima de salida de una fuente
La disipación de potencia permitida en una fuente Linear Regulator, y su corriente máxima de salida.
La corriente máxima de salida de una fuente Switchmode Regulator.
La corriente máxima a través de un Series Element.
A diferencia de los parámetros de simulación de elementos de red (como la tensión de Source o los ajustes de corriente de Load), que se procesan durante la ejecución del análisis, la detección de cualquier infracción de parámetros Limit (como la tensión mínima especificada en una Load) es un proceso posterior al análisis. Esto significa que un cambio en el valor de un parámetro Limit se detectará de inmediato, sin necesidad de volver a ejecutar el análisis de simulación.
Cuando se ha especificado un parámetro Limit (tiene un valor distinto de cero), una infracción del parámetro hará que el elemento de red infractor se resalte en el gráfico de red de la interfaz de PDNA. Pase el cursor sobre el elemento para ver sus parámetros y resultados del análisis.
En el ejemplo que se muestra a continuación, la disipación de potencia calculada en Source 1 (regulador de tensión U1) ha excedido su parámetro máximo definido de Disipación de Potencia de 2W.
La información más detallada sobre el rendimiento de una red de alimentación está disponible en su pestaña de red, que presenta una vista tabular de los datos de resultados del análisis e incluye valores calculados del consumo de potencia de la red.
Ejemplo 3
Este ejemplo demuestra la aplicación de los modelos de simulación de fuentes de alimentación conmutadas (SMPS) del PDN Analyzer (VRM) en una red de alimentación, y muestra cómo un modelo de red actualizado puede ofrecer un resultado de análisis de potencia más preciso. El ejemplo también proporciona una visión general del uso de las funciones Voltage Probe y Contour de PDNA para mostrar los datos de tensión en puntos o áreas específicas de la forma del diseño de la placa.
El ejemplo se basa en el proyecto de referencia de Altium DB46 Xilinx Daughter Board , y se centra en la sección SMPS (U5) utilizada para la red de alimentación de 1.2V del diseño (1V2).
De nuevo, las condiciones preliminares para este ejemplo de simulación PDN son:
el proyecto DB46 Xilinx Daughter Board está abierto en Altium Designer
la aplicación PDN Analyzer está activa (Tools » PDN Analyzer )
se han identificado las DC Nets del diseño PCB en el cuadro de diálogo PDN Analyzer DC Net Identification , como se describió anteriormente . Tenga en cuenta que, para este ejemplo, también se requieren las redes LXAGND
Comience el proceso de construcción de la red de alimentación del ejemplo especificando la red de alimentación de entrada en una nueva simulación (seleccione File » New Simulation , si es necesario). Como indica el esquema anterior, la <Power Net> de la PDN es 5V y la <Ground Net> es GND. La Source para la red de 5V es el conector de pines HDR_T1 o HDR_B1.
VRM de modo conmutado
El modelo para el circuito SMPS del diseño se añade a la red de alimentación de 5V eligiendo VRM(SMPS) como Device Type de carga en el cuadro de diálogo Device Properties . Como se indica en el esquema del modelo en el cuadro de diálogo, los conjuntos de pines IN y OUT se definen por separado.
Para definir correctamente este modelo para el circuito, especifique LX como salida, U5 para las opciones RefDes y 1.2V como parámetro Vout , tal como se muestra en el esquema anterior. Opcionalmente, ajuste los parámetros Rout y de eficiencia/corriente para que correspondan al dispositivo SMPS utilizado.
Complete la implementación del modelo SMPS agregando el VRM a su red de salida (Add VRM To New Network ), que se seleccionará automáticamente como la red LX. Luego, la red LX puede ampliarse para incluir la red de alimentación de 1.2V, según el esquema .
Las redes LX y 1V2 están vinculadas por el Series Element L1 (el inductor buck SMPS), que debe configurarse para presentar una resistencia en serie apropiada. Para los fines de este ejemplo, se establece en un valor algo elevado de 0.2Ω.
Por último, agregue U4 como una carga 0.3A en la red 1V2 y especifique una desviación de tensión de carga aceptable de +/-5%. Tenga en cuenta que las opciones de límite de Densidad de Corriente en la pestaña Limits del Settings cuadro de diálogo0 (la condición predeterminada Sin Límite) para este ejemplo.
Ejecute el análisis y observe que la carga en la red compuesta LX indica una Infracción, lo cual se debe a que la tensión de la red 1V2 en la carga (U4) es inaceptablemente baja (alrededor de 1.14V).
Data Probe
Junto con la interpretación visual del gráfico PDNA y la escala en el PCB Editor, el PDN Analyzer ofrece una serie de herramientas para interpretar los resultados del análisis en áreas o puntos específicos del diseño, como el Probe activo.
La herramienta Probe permite registrar y comparar los datos de tensión o densidad de corriente en puntos designados del diseño. La versatilidad de la herramienta proporciona un método para evaluar con precisión los resultados de los datos analizados en cualquier red o capa. Sin embargo, para este ejemplo puede utilizarse para confirmar el origen de la caída de tensión inaceptable en la carga de la red 1V2, que claramente se debe a la resistencia del Series Element L1.
Para realizar una lectura diferencial con la sonda de la tensión en la red 1V2, primero configure PNDA para que muestre solo Layer MidLayer 1 (que es la ruta principal de 1.2V hacia U4) y Net 1V2. Seleccione el botón Probe y habilitar la primera ubicación de sonda ( Utilice la cruceta del cursor para designar el punto de mayor tensión (la fuente de la red 1V2 en esta capa), luego marque la opción Difference de la sonda y designe la segunda ubicación ( : el punto de menor tensión, en la carga U4.
Observe que la lectura Difference de la sonda indica una caída de tensión de solo alrededor de 3mV para la ruta de la red. Del mismo modo, compruebe la ruta de la red LX (Top y Bottom Layer activas), que mostrará una caída de tensión de apenas 0.5mV.
La realización de una prueba de Diferencia de Tensión con sonda between las dos redes (Net LX y 1V2 habilitadas, Top y Bottom Layer ) muestra una caída de 60mV a través del inductor L1, que es la pérdida de tensión principal que desencadena esta Infracción de análisis en particular.
Aunque la investigación con Voltage Probe mostrada aquí ha determinado la causa principal de las pérdidas IR en la red de alimentación, podría haberse resuelto más directamente inspeccionando los datos de tensión de pines del dispositivo en la pestaña Pins de PDNA. La función Probe es ideal para investigaciones más detalladas, donde su precisión de ubicación puede aprovecharse al máximo.
VRM SMPS con sensado
La fuente de alimentación conmutada utilizada en este ejemplo normalmente emplearía un inductor (L1) con un valor de resistencia mucho menor; sin embargo, los resultados del análisis aquí sí resaltan que el modelo SMPS básico no puede tener en cuenta las pérdidas a través de L1. En general, no obstante, esto no sería un problema en un circuito práctico.
En el circuito SMPS del proyecto de ejemplo, la realimentación de tensión detectada por U5 (en el pin 8) se deriva de la cadena de resistencias R25–R26, que está entre la red de salida 1V2 y la red de tierra analógica AGND. Esta última está vinculada a la red GND mediante una resistencia tie 0Ω R118.
Observe que, para los fines de este ejemplo, el proyecto de referencia fuente
DB46 Xilinx Daughter Board se ha modificado para incluir una unión de red basada en resistencia (
R118) entre las redes
GND y
AGND, en lugar de la conexión directa de cobre.
Para modelar con mayor precisión el comportamiento del circuito alrededor de U5, se puede aplicar el modelo Switch Mode con sensado remoto de PDNA en lugar del dispositivo SMPS estándar. Este modelo ofrece terminales de sensado de tensión separados (S+ y S-) que pueden “conectarse” a cualquier pin de las redes de salida especificadas, como los de la cadena de resistencias de sensado de tensión en este circuito.
El primer paso para crear un modelo de red más completo para el circuito SMPS U5 es agregar la red AGND a la red existente GND. Utilice la opción Extend Network y seleccione la red AGND.
La red AGND está vinculada a la red GND mediante la resistencia R118, como se muestra en el esquema anterior, que debe configurarse con un Resistance valor de 0Ω.
Para actualizar el modelo SMPS en la red LX, elimine el dispositivo U5 fuente existente (Source 1 ) y, a continuación, agregue en su lugar el modelo alternativo SMPS Sense. Configure las conexiones de terminales IN y OUT del modelo como antes. Los terminales de sensado (S+/S-) se establecen en cada extremo de la cadena de resistencias de realimentación del circuito, tal como se indica en el esquema .
Propague el modelo SMPS de reemplazo desde la red LX a la red fuente 5V, de modo que las redes coincidan, eliminando su U5 Load y luego aplicando la opción Add VRM To Existing Network » 5V Source en la red LX.
Luego, el circuito actualizado puede volver a analizarse para evaluar los resultados. Como se muestra en la imagen inferior, el voltaje de carga ahora se encuentra bien dentro del +/-5% requisito y no indica ninguna infracción. En respuesta al sensado del voltaje de salida en la red 1V2, el SMPS ha compensado la pérdida de voltaje en el elemento en serie L1; como resultado, el voltaje en la red LX es 60mV mayor.
Aunque el uso del modelo avanzado SMPS-sense para este circuito en particular produce resultados de análisis más precisos, el uso práctico de dispositivos SMPS con capacidades de sensado remoto puede implicar conexiones directas en la PCB desde los terminales de sensado hasta la propia carga, en lugar de una red de realimentación cercana. En este caso, ambas líneas de sensado (S+ y S-) se enrutarían a través de pistas dedicadas de la PCB hasta o cerca de sus respectivos extremos de la carga.
Contorno de voltaje
La decisión sobre dónde ubicar de la mejor manera las líneas de sensado remoto del SMPS (como se describió anteriormente) es uno de los muchos usos posibles de la función Voltage Contour del PDN Analyzer, que indica gráficamente puntos clave de transición de voltaje en el diseño de la placa.
La función permite superponer líneas discontinuas de contorno de voltaje a través de las capas mostradas en los gráficos del PCB Editor. Se pueden especificar y mostrar múltiples líneas de contorno ya sea como un porcentaje de la caída de voltaje de la red o como voltajes literales; consulte las opciones Indicate .
Junto con el conjunto de líneas de contorno en puntos porcentuales especificados, puede incluirse una línea adicional mediante la opción Slider , que proporciona un método de ajuste continuo para establecer un punto de transición de línea.
Por ejemplo, para determinar un punto adecuado de sensado positivo de carga para un SMPS, sería deseable que la línea de sensado se conectara dentro de menos de, por ejemplo, 20% de la caída de voltaje en la carga. Para el ejemplo de SMPS-sense mostrado anteriormente, una pista de línea de sensado desde U5 (S+) se conectaría a la forma de potencia de la red 1V2 en cualquier punto conveniente entre los pines de carga U4 (a la izquierda) y la línea de 20% contorno de voltaje.
De manera similar, para determinar ubicaciones adecuadas de toma para la línea de sensado negativa (S-) del SMPS (U5), podría establecerse una línea de Contorno de voltaje de, por ejemplo, 80% para la ruta de retorno de la carga (U4) en la capa GND. En este caso, dado que se trata de una corriente negativa de retorno de carga, la ubicación deseable en la forma de tierra para la conexión de la línea de sensado negativa estaría dentro del perímetro de la línea de contorno 80%.
Informe de análisis
Para almacenar los resultados de un análisis de integridad de potencia para su examen posterior o su distribución a las partes interesadas, el PDN Analyzer ofrece una función de Report datos y documentación. La función Report genera un documento muy completo basado en HTML que incluye gráficos y datos tanto de los resultados del análisis actual como del propio diseño de la placa.
Seleccione el botón HTML Report . Marque las casillas de inclusión Results para establecer el nivel de detalle incluido en el Report y revise las imágenes capturadas que se incluirán en la carpeta del Report ( ; use el botón
Haga clic en el botón *.pdna).
AI-localized