PDN Analyzer (by CST)

PDN Analyzer powered by CST^® (Computer Simulation Technology) tích hợp trực tiếp với Altium Designer để cho phép mô phỏng và phân tích PI-DC trên dự án PCB hiện tại. Vì PDN Analyzer hoạt động bên trong Altium Designer nên không cần nhập/xuất dữ liệu thủ công, chuyển đổi dữ liệu hay chạy ứng dụng riêng biệt — chỉ cần khởi chạy PDN Analyzer từ trình biên tập Schematic hoặc PCB, thiết lập các tham số kiểm tra mong muốn và chạy mô phỏng. Kết quả chủ yếu được cung cấp thông qua mô hình 2D/3D của bố trí đồng trên bo mạch, cho phép đánh giá nhanh kết quả và tạo điều kiện thực hiện các thử nghiệm khám phá kiểu 'what if' đối với thiết kế layout PCB.

Giao diện PDN Analyzer được hiển thị cùng PCB ví dụ Spirit Level của Altium Designer, và kết quả mô phỏng PI-DC Voltage Drop của đường hồi net GND ở lớp Top cho nguồn VCCINT.

Truy cập chức năng PDN Analyzer

Để truy cập chức năng PDN Analyzer trong Altium Designer, tiện ích mở rộng PDN Analyzer software extension phải được cài đặt. Tiện ích mở rộng này có thể được cài đặt hoặc gỡ bỏ thủ công.

Để biết thêm thông tin về cách quản lý tiện ích mở rộng, hãy tham khảo trang Extending Your Installation (Altium Designer Develop, Altium Designer Agile, Altium Designer).

Để truy cập chức năng này, bạn cũng cần có đăng ký PDN Analyzer hợp lệ.

Những điều cốt lõi về Power Integrity

Về bản chất, vấn đề PI-DC (hay 'IR drop') khá đơn giản: điện trở tồn tại trong các hình dạng cấp nguồn của bo mạch (trace, polygon, plane, v.v.) tiêu thụ công suất và điện áp, làm suy giảm các giá trị này đến các tải khác nhau. Như bạn có thể thấy, các vấn đề IR sẽ tăng độ phức tạp theo số lượng tải trên nguồn do sự tương tác trong các đường đồng nguồn và mass.

Hình 1: Sơ đồ khối cơ bản của các vùng nguồn và mass, cùng các tải được áp vào.

Hình 1 (ở trên) cho thấy sơ đồ khối đơn giản của nguồn cấp trong mạch cùng các vùng nguồn và mass (trace và plane) dùng để cung cấp điện cho các tải khác nhau (bộ nhớ, vi điều khiển, v.v.).  Lưu ý rằng tất cả các tải đều được nối vào cùng các vùng nguồn và mass, và phụ thuộc vào các vùng này để có được điện áp hoạt động của chúng.  Nói chung, chúng ta thường giả định rằng các vùng nguồn và mass đó có điện trở 0Ω, nhưng điều này không hẳn đúng, và giả định đó có thể gây ra vấn đề.  Do thường có dòng điện tương đối lớn tham gia, ngay cả điện trở nhỏ trong các vùng nguồn và mass cũng có thể gây ra tổn hao công suất đáng kể và sụt áp.

Hình 2: Ảnh hưởng của 'IR Drop'

Hình 2 minh họa một ví dụ về các vấn đề có thể phát sinh nếu điện trở của các vùng nguồn và mass không được xem xét đúng mức.  Mặc dù mỗi vùng chỉ có điện trở tương đối nhỏ là 0,25Ω, chúng vẫn khiến điện áp tại tải giảm từ 5V xuống 4,5V.  Nhà thiết kế phải nhận thức được mức sụt này và đảm bảo rằng nó có thể được chấp nhận, hoặc thay đổi thiết kế để giảm bớt nó, nhằm bảo đảm thiết kế cuối cùng sẽ không bị lỗi khi triển khai thực tế.

Tuy nhiên, vấn đề này có vẻ dễ giải quyết — chỉ cần làm cho các vùng nguồn và mass ngắn hoặc đủ lớn để có điện trở không đáng kể, theo mối quan hệ sau: R = ρ * L/A, trong đó:

• R là tổng điện trở của một vùng (trace hoặc plane)
• ρ là điện trở suất của vật liệu được dùng cho vùng đó (thường là đồng, ρ ≈ 1.7µΩ-cm)
• L là chiều dài của vùng
• A là diện tích tiết diện của vùng (chiều rộng x độ dày)

Nói đơn giản, nếu bạn làm cho các vùng nguồn và mass ngắn, dày và rộng, bạn sẽ giảm thiểu điện trở của chúng.

Tuy nhiên, khó khăn ở đây là các vùng quá lớn sẽ chiếm dụng không gian đi dây quý giá và có thể hạn chế không gian dành cho các vùng điện áp khác.  Một thiết kế có các vùng nguồn và mass được xác định kích thước phù hợp sẽ gọn hơn và dùng ít lớp hơn so với thiết kế tùy tiện sử dụng plane hoặc trace quá lớn.  Mục tiêu của phân tích PI-DC là cho nhà thiết kế biết rằng các vùng nguồn và mass của thiết kế bo mạch là đủ dùng, nhưng không quá lớn.

Một yếu tố khác cần cân nhắc đối với IR drop là lượng công suất tiêu thụ bằng I2R – vì vậy chỉ một mức tăng nhỏ của dòng điện qua điện trở cũng gây ra mức tăng lớn về công suất tiêu thụ.  Điều này có thể biểu hiện thành vấn đề nhiệt, khi thiết kế nóng lên đáng kể vì các vùng nguồn và/hoặc mass không đủ lớn để chịu dòng điện đi qua.  Bằng cách đảm bảo IR drop qua các vùng nguồn và mass là rất nhỏ, công suất tiêu thụ trong các vùng đó được giảm thiểu.

Ở mức cực đoan, nếu một vùng có điện trở đủ lớn (rất hẹp và dài) và có dòng điện đủ lớn chạy qua, vùng đó về cơ bản sẽ trở thành một 'cầu chì', làm nóng chảy phần đồng và khiến thiết kế bị hỏng — thậm chí có thể tạo ra tình huống nguy hiểm.  Tiêu chuẩn IPC-2152 về khả năng mang dòng của PCB đề cập đến vấn đề này, nhưng với các giả định thiên về an toàn (ví dụ như không có đồng dẫn nhiệt ở gần để giúp tản nhiệt) và các nhà thiết kế thường áp dụng tiêu chuẩn đó với những giả định bảo thủ nhất, chẳng hạn chỉ cho phép mức tăng nhiệt tối thiểu.  Mặc dù PI-DC không thể thay thế tiêu chuẩn IPC-2152 như một hướng dẫn cho các cân nhắc về nhiệt, nó có thể cung cấp cái nhìn giá trị về cách một thiết kế có thể được tối ưu hóa an toàn bằng cách nghiên cứu sụt áp và mật độ dòng điện của hệ thống phân phối nguồn.  Một thiết kế được tối ưu để có mật độ dòng điện thấp nhất và sụt áp thấp nhất giữa các nguồn và mọi tải cũng sẽ sinh ít nhiệt hơn và ít có khả năng gặp vấn đề nhiệt hơn.

Một khía cạnh khác mà phân tích PI-DC đề cập là số lượng via được dùng để cấp nguồn.  Vấn đề này khá giống với việc xác định kích thước các vùng đồng cho phù hợp: nếu không có đủ via, điện áp sẽ bị mất và công suất bị lãng phí do IR drop, nhưng nếu dùng quá nhiều via thì diện tích đi dây quý giá sẽ bị lãng phí.  Đặc biệt, nếu dùng quá nhiều via cho một đường điện áp cụ thể, các via đó sẽ đi xuyên qua các vùng trên những lớp khác và làm giảm tiết diện đồng của chúng, từ đó gây ra vấn đề cho các điện áp khác.  Cũng như việc xác định đúng kích thước các vùng, phân tích điện áp tại các điểm tải cho phép xác định đúng kích thước và/hoặc số lượng via.

Cuối cùng, có một lợi thế đáng kể khi mô phỏng chính xác thiết kế cuối cùng đúng như hình dạng vật lý của nó, để bảo đảm nó được tối ưu.  Mô phỏng PI-DC cung cấp bước kiểm tra cuối cùng để xác nhận rằng các đầu nối và bộ ổn áp có kích thước phù hợp, chẳng hạn trong trường hợp các tải đã bị bớt đi hoặc thêm vào trong quá trình thiết kế.

Trong trường hợp không có dữ liệu đáng tin cậy về sụt áp qua các vùng nguồn, vùng mass và via khác nhau của PCB, nhà thiết kế buộc phải chọn cách an toàn bằng cách sử dụng quá nhiều plane, kích thước trace lớn và nhiều via, làm tiêu tốn không gian thiết kế quý giá, tăng số lớp và tăng kích thước tổng thể của thiết kế.  Altium PDN Analyzer cung cấp thông tin chính xác về mức độ phù hợp của phân phối nguồn DC trong thiết kế theo cách dễ dùng và trực quan, giúp nhà thiết kế tạo ra các thiết kế phân phối nguồn hiệu quả nhất có thể.

Không chỉ phù hợp cho việc xác minh thiết kế cuối cùng, các kết quả này còn có thể được sử dụng ở giai đoạn lập kế hoạch của một thiết kế để xây dựng kiến trúc phân phối nguồn hiệu quả nhất ngay từ đầu.  PI-DC là một công cụ vô giá để đạt được mạng phân phối nguồn hiệu quả và bền vững nhất có thể; PDN Analyzer giúp quá trình chạy mô phỏng và phân tích đó trở nên đơn giản, trực quan và hiệu quả.

Trong số những ưu điểm này và các ưu điểm khác mà PDN Analyzer mang lại cho các thiết kế PCB của bạn, công cụ này còn đem đến các lợi ích sau:

• Độ tin cậy của sản phẩm: Giúp bảo đảm hiệu năng chính xác của từng nguồn cấp trong thiết kế, xét theo mức điện áp tĩnh, độ ổn định điện áp và hiện tượng phát nhiệt/hư hại trên trace.
• Cải thiện layout PCB: Cung cấp thông tin có thể áp dụng để tạo ra cách sử dụng không gian bo mạch hiệu quả nhất, đồng thời cho phép dễ dàng xác định và khắc phục các khu vực có mật độ dòng điện cao gây vấn đề.
• Kiến thức: Không còn phải dựa vào cách tiếp cận theo kinh nghiệm hoặc các phép tính gần đúng khi xem xét layout của các đường dòng DC.

Mô phỏng PDN Analyzer

Ở dạng cơ bản nhất, một layout bo mạch được đưa vào phân tích PI-DC có thể bao gồm một nguồn Voltage Regulator và tải của nó, với các vùng đồng liên kết có nhiều hình dạng và độ rộng đường mạch khác nhau.

Ví dụ mạch cơ sở của một nguồn và tải.

Layout PCB của mạch cơ sở, với nhiều dạng vùng đồng và trace được kết nối bởi các lớp và via.

Giao diện panel PDN Analyzer (Tools » PDN Analyzer) mô phỏng trực quan một net mạch từ Nguồn đến Tải có tích hợp các đường Nguồn và Mass thực tế — tương tự như mạch ở trên và sơ đồ khối khái niệm (Hình 1). Ứng dụng tự động trích xuất mọi thông tin vật lý và điện từ thiết kế PCB đang hoạt động (netlist, linh kiện và các vùng trên lớp, v.v.), từ đó cung cấp dữ liệu cho bộ máy mô phỏng PI-DC.

Giao diện panel PDN Analyzer  hiển thị thiết lập mô phỏng PI cho mạch cơ bản và layout bo mạch.

Ở đây, nguồn điện áp là đầu ra của U1 (5V giữa chân 3 và 2), và tải là một dòng điện xác định qua RL (0,1A). Khi các tham số ban đầu đã được nhập qua giao diện (điện áp/dòng điện nguồn-tải, v.v.) và mô phỏng được chạy, dữ liệu phân tích thu được sẽ được mô hình hóa bằng đồ họa trong trình biên tập PCB dưới dạng hình ảnh dựng 2D hoặc 3D.

Kết quả mô phỏng Voltage Drop cho phần đồng của các net PWR và GND trên bo mạch (U1 đến RL, và RL đến U1).

Mô phỏng PI của PDN Analyzer có thể được thiết lập để hiển thị kết quả Điện áp (IR Drop, hình trên) hoặc Mật độ Dòng điện (hình dưới) cho tất cả các lớp bo mạch áp dụng.

Bản đồ Mật độ Dòng điện cho cả hai net PWR và GND (U1 đến RL).

► Xem hướng dẫn ví dụ về PDN Analyzer để biết mô tả đầy đủ về cách sử dụng PDN Analyzer và diễn giải kết quả của nó.