Análisis de integridad de señal (de Altium)
Altium Designer incluye capacidades de análisis de Integridad de Señal tanto antes como después del diseño de layout. El Analizador de Integridad de Señal de Altium Designer utiliza cálculos sofisticados de líneas de transmisión e información de macromodelos de búferes de E/S como entrada para las simulaciones. Basado en un modelo de simulador rápido de reflexiones y diafonía, el Analizador de Integridad de Señal produce simulaciones precisas utilizando algoritmos probados por la industria.
Las simulaciones preliminares de impedancia y reflexión pueden ejecutarse desde sus esquemáticos de origen antes del layout final de la placa y del enrutamiento. Esto le permite abordar posibles problemas de Integridad de Señal, como desajustes de impedancia en las nets, antes de comprometerse con el layout de la placa.
El análisis completo de impedancia, reflexión de señal y diafonía puede ejecutarse en su placa final (o en una placa parcialmente enrutada) para verificar el rendimiento real de su diseño. La comprobación de Integridad de Señal está integrada en el sistema de reglas de diseño de Altium Designer, lo que le permite verificar violaciones de Integridad de Señal como parte del proceso normal de DRC (Design Rule Checking) de la placa. Cuando se encuentran problemas de Integridad de Señal, Altium Designer le muestra los efectos de varias opciones de terminación, lo que le permite encontrar la mejor solución antes de modificar su diseño.
Ejecución de un análisis de Integridad de Señal desde un proyecto solo de esquemáticos
Puede realizar un análisis de Integridad de Señal en el diseño utilizando únicamente un esquemático cuando no haya una PCB como parte del proyecto. El esquemático debe formar parte de un proyecto, ya que los análisis no se ejecutarán en documentos abiertos como Free Documents. No hay análisis de diafonía disponible porque este análisis requiere nets enrutadas.
Cuando se ejecuta en modo solo esquemático, la longitud media predeterminada de pista y la impedancia pueden definirse mediante las opciones de configuración de Integridad de Señal. El Analizador de Integridad de Señal también lee las reglas de diseño de PCB desde el esquemático para las nets de estímulo y de alimentación. Estas reglas pueden agregarse como directivas de PCB Layout o directivas de Parameter Set en las nets del esquemático.
Desde el editor de esquemáticos, con el esquemático abierto, seleccione Tools » Signal Integrity en los menús. Esto primero le permitirá configurar cualquier modelo de integridad de señal necesario y luego mostrará el panel Signal Integrity, desde donde podrá ver los resultados iniciales y realizar análisis adicionales.
Ejecución de un análisis de Integridad de Señal desde un proyecto de PCB
Cuando se ejecuta un análisis de Integridad de Señal desde un documento PCB, la PCB debe formar parte de un proyecto junto con los esquemáticos relacionados. Tenga en cuenta que también puede ejecutar Integridad de Señal desde cualquiera de los documentos esquemáticos del proyecto y tendrá el mismo efecto que ejecutarlo desde la PCB. Esto permitirá realizar tanto análisis de reflexión como de diafonía.
Desde el editor de PCB, seleccione Tools » Signal Integrity, lo que continuará con el mismo proceso descrito anteriormente para el modo solo esquemático.
Ahora puede tener algunos (o ninguno) de los componentes del esquemático en la PCB, pero cualquiera que haya sido colocado debe estar vinculado mediante Component Links. Esto puede comprobarse seleccionando Project » Component Links. Tenga en cuenta también que cualquier net no enrutada utilizará la longitud Manhattan entre pines para calcular una estimación de la longitud de pista con fines de análisis.
Consulte las siguientes páginas para obtener más información sobre cómo realizar análisis de Integridad de Señal en Altium Designer:
Localizado por IA