プロジェクトオプション - オプション
Parent page: WorkspaceManager ダイアログ
Optionsタブ(Options for PCB Project ダイアログ)
概要
このOptions for PCB Project ダイアログのタブでは、プロジェクトで生成される出力の出力先パスと、それに関連するオプションを指定できます。また、各種のネットリスト生成(netlisting)オプションや、Net Identifier Scope(ネット識別子のスコープ)も指定できます。
アクセス
これは、プロジェクトのオプションを設定する際に利用できる複数タブのうちの1つで、Options for PCB Projectダイアログ内からアクセスします。このダイアログは次の方法で開けます:
-
回路図エディタまたはPCBエディタのメインメニューから Project | Content |
をクリックする。
- Projects パネルでプロジェクト自体のエントリを右クリックし、コンテキストメニューから Project Options を選択する。
オプション/コントロール
- Ouput Path - 現在の設計プロジェクト(*.PrjPcb)から出力ファイルを生成する際、または(*.LibPkg内で)パッケージ化ライブラリを Integrated Library としてコンパイルする際の、デフォルトの出力パス。
- ECO Log Path - ECOログファイルのデフォルト出力パス。
- Schematic Template Location - このフィールドを使用して、プロジェクトで使用する回路図テンプレートファイル(*.SchDot、*.SchDoc)の参照元ディレクトリを指定します。
出力オプション
- Open outputs after compile - 設計プロジェクトのコンパイルによって生成されたファイルを開くには、このオプションを有効にします。
- Timestamp folder - 生成出力用のタイムスタンプフォルダを作成するには、このオプションを有効にします。フォルダ名は <FolderName> Date Time の形式で、<FolderName> は Output Path フィールドで指定し、Date と Time はシステム設定と同じ形式になります。
- Archive project document - プロジェクトドキュメントをアーカイブするには有効にします。
- Use separate folder for each output type - このオプションを有効にすると、設計プロジェクトで生成される出力タイプごとに個別のフォルダを作成します。タイムスタンプフォルダの作成を選択している場合は、そのフォルダ配下に個別フォルダが作成されます。
ネットリストオプション
- Allow Ports to Name Nets - デフォルトのシステム生成ネット名ではなく、配線されたポートの Name プロパティを使ってネットに名前を付けるには、このオプションを有効にします。
- Allow Single Pin Nets - ピンが1つだけのネットの存在を許可するには、このオプションを有効にします。
- Append Sheet Numbers to Local Net - 回路図ドキュメントの Sheet Number パラメータ(ドキュメントレベルのパラメータ)の値を、そのシートにローカルなネットに付加するには、このオプションを有効にします。ローカルネットとは、シート外へ出ないネットです。シート外へ出るネット(したがってローカルではない)には、このオプションは適用されません。
- Higher Level Names Take Priority - このオプションを有効にすると、階層の上位シートで使用されているネットラベルが、下位シートのネット名として使用されます。
- Power Port Names Take Priority - ソフトウェアは、電源ポートを通常ポートに配線することで、グローバル電源ネットをローカライズする機能を備えています。これにより、そのシート上で当該電源ポートに接続されているすべてのピンが、別ネットに強制的に分離されます。このオプションを有効にすると、電源ポートに割り当てられたネット名を用いてネット名が付けられるよう強制されます。
Net Identifier Scope
マルチシート設計は、電気的(または接続性)レベルでは Net Identifiers によって定義されます。ネット識別子(ネットラベル、ポート、シートエントリ、電源ポート、隠しピン)は、同一ネット内の点同士に論理的な接続を作成します。これはシート内でも、複数シート間でも可能です。物理的な接続は、あるオブジェクトがワイヤによって別の電気オブジェクトに直接接続されている場合に存在します。論理的な接続は、同じ種類のネット識別子(例:ネットラベル同士)が同じ Net プロパティを持つときに作成されます。
設計の接続モデルを作成する際には、ネット識別子同士をどのように接続するかを定義する必要があります。これを Net Identifier Scope の設定と呼びます。マルチシート設計でシートを接続する方法は基本的に2つあります。horizontally(あるシートから別のシートへ、さらに別のシートへ…と直接つなぐ)か、vertically(サブシートから、親シート上でそれを表すシートシンボルへつなぐ)です。水平接続では、接続はポートからポートへ(ネットラベルからネットラベルも利用可能)行われます。垂直接続では、接続はシートエントリからポートへ行われます。
ドロップダウンリストから、次のスコープを選択します:
- Automatic (Based on project contents) - このモードは、次の基準に基づいて使用するネット識別子モードを自動選択します。トップシートにシートエントリがある場合は Hierarchical を使用し、シートエントリはないがポートが存在する場合は Flat を使用し、シートエントリもポートもない場合は Global を使用します。
- Flat (Only ports global) - ポートは設計全体の全シートにわたってグローバルに接続されます。このオプションでは、ネットラベルは各シートにローカルで、シート間では接続されません。同名のポートは全シートで接続されます。このオプションはフラットなマルチシート設計に使用できますが、大規模設計ではシート間でネットを追跡しにくくなるため推奨されません。
- Hierarchical (Sheet entry <-> port connections, power ports global) - ポートと一致するシートエントリの間を垂直に接続します。このオプションでは、シート間接続はシートシンボルのエントリと一致するサブシートのポートを介してのみ行われます。シート上のポートを使用して、ネットまたはバスを親シート上の対応するシートシンボル内のシートエントリへ引き上げます。一致するシートエントリがないポートは、別シートに同名ポートがあっても接続されません。ネットラベルは各シートにローカルで、シート間では接続されません。電源ポートはグローバルで、同名の電源ポートは設計全体で接続されます。このオプションは任意の深さ/階層の設計に使用でき、印刷した回路図上で設計全体にわたってネットを追跡できます。
- Strict Hierarchical (Sheet entry <-> port connections, power ports local) - この接続モードは Hierarchical モードと同様に動作しますが、電源ポートが各シートにローカルとして扱われ、同名の電源ポートであってもシート間では接続されない点だけが異なります。
- Global (Netlabels and ports global) - ポートとネットラベルは設計全体の全シートにわたって接続されます。このオプションでは、同じネットラベルを持つすべてのネットが全シートで相互に接続されます。また、同名のポートも全シートで接続されます。ポートに接続されたネットにネットラベルも付いている場合、そのネット名はネットラベル名になります。このオプションもフラットなマルチシート設計に使用できますが、回路図上でネット名を視覚的に見つけるのが必ずしも容易ではないため、シート間の追跡は困難です。
これらの方法によるピンスワップを許可
PCBエディタでは、ピン、差動ペア、および部品のスワップは、コンポーネントパッド上のネットと、それに対応する銅箔を入れ替えることで行われます。変更を回路図にマージする際、ピンスワップの扱い方には2つの方法があります:
- Adding / Removing Net-Labels - コンポーネントシンボル上の pins のスワップを許可するには、このオプションを有効にします。ネットラベルを入れ替えて回路図上でスワップを行う方法は、接続性がネットラベルによって確立されている場合、すなわちピン同士が物理的に直結(ハードワイヤ)されていない場合にのみ可能です。
- Changing Schematic Pins - コンポーネントのピンに接続された配線上の net labels のスワップを許可するには、このオプションを有効にします。ネットがコンポーネントに物理的にハードワイヤされている場合、利用できるのは「ピンのスワップ」のみになります。この方法は、単純なコンポーネント(抵抗アレイなど)に使用でき、または回路図設計の構造上ほかに選択肢がない場合に使用します。