Guia de Exemplo do PDN Analyzer (by CST)

O aplicativo PDN Analyzer (PDNA) é relativamente simples de usar e envolve basicamente configurar os parâmetros das redes para a simulação PI-DC, executar a simulação e interpretar os resultados. Os dados usados em uma simulação de rede de alimentação do PDN Analyzer são extraídos diretamente do projeto de PCB carregado no momento, que pode ser editado iterativamente para melhorar a integridade de alimentação dos caminhos de fornecimento de energia. Em seguida, a simulação PDN pode ser executada novamente para testar os resultados.

Este guia demonstrativo de uso do PDN Analyzer utiliza dois projetos de referência disponíveis na Altium:

• O projeto SpiritLevel-SL1: baixar ZIP
• O projeto DB46 Xilinx Daughter Board: baixar ZIP

As informações deste guia pressupõem que o PDN Analyzer esteja disponível na sua instalação do Altium Designer e que você tenha uma compreensão básica dos princípios de PI-DC (integridade de alimentação CC) utilizados.

Consulte a página do PDN Analyzer para obter informações sobre como acessar os recursos do PDN Analyzer e também sobre os fundamentos da simulação PI-DC.

Interface do PDN Analyzer

A interface da extensão PDN Analyzer é aberta como uma janela não modal do Altium Designer, que pode ser posicionada em qualquer local conveniente da área de trabalho ou em outra tela, se disponível. Para abrir a janela principal do PDN Analyzer, abra um documento de esquemático ou de PCB de um projeto e selecione o aplicativo no menu Tools (Tools » PDN Analyzer).

A interface gráfica do PDN Analyzer com uma única rede de alimentação selecionada. As configurações de exibição e de resultados estão disponíveis na seção inferior do painel.

A interface gráfica da janela do PDNA é organizada com uma seção superior dedicada ao controle de arquivos/redes e a uma representação interativa das redes de alimentação selecionadas no momento, enquanto a seção inferior do painel oferece acesso às opções de análise, às configurações de exibição e aos dados dos resultados. A versão 2 do PDNA oferece suporte a múltiplas redes interconectadas, permitindo analisar a integridade de alimentação CC de um projeto de PCB inteiro como uma estrutura hierárquica ou como redes de alimentação individuais.

A interface gráfica do PDN Analyzer com a hierarquia completa de redes de alimentação selecionada. A exibição das redes e camadas incluídas é controlada na seção inferior do painel.

A interface do PDN também oferece um modo de tela compacto (File » Compact Layout) que não inclui a seção inferior do painel, ideal para encaixe horizontal/vertical na tela principal do Altium Designer. Para habilitar o encaixe nos modos de tela compacto ou padrão, clique com o botão direito na barra de título da interface do PDNA, selecione Allow Dock no menu de contexto e escolha a opção Horizontally ou Vertically.

Consulte a seção expansível abaixo para obter detalhes sobre a interface do usuário do painel PDN Analyzer. 

Identificação de nets CC

Quando o PDN Analyzer é aberto pela primeira vez para um projeto de PCB, ele tenta identificar todas as redes de alimentação CC a partir dos dados das nets do projeto, com base na nomenclatura comum de redes de alimentação.  Se nem todas as possíveis nets de alimentação tiverem sido identificadas, desmarque as opções de filtro Qualifiers apropriadas ou, para ver todas as nets, selecione a opção Enable all nets for filtering.

Use as caixas de seleção Select para escolher quais nets de alimentação estarão disponíveis para o analisador PDNA e insira níveis de tensão adequados nos campos Nominal Voltage correspondentes. Clique no botão Add Selected para preencher a lista Currently Identified DC Nets e confirmar essas nets como redes de alimentação identificadas.

Observe que clicar duas vezes em uma entrada de net listada na caixa de diálogo permite localizar essa net no layout da PCB por referência cruzada.

Os exemplos de análise abaixo demonstram os principais recursos e funcionalidades do PDN Analyzer. Cada exemplo mostra apenas uma das muitas configurações de parâmetros possíveis que podem ser usadas para avaliar a integridade de alimentação da rede de diferentes maneiras, dependendo do foco de interesse. Observe que uma análise concluída com sucesso pode ser salva como um arquivo de configuração PDNA (*.pdna) e recarregada a qualquer momento – File » Save As e File » Open (por padrão, na pasta PDNAnalyzer_Config do projeto)

Exemplo 1

Este exemplo demonstra os conceitos básicos da configuração de uma simulação de integridade de alimentação com uma rede de alimentação simples e suas cargas de corrente. Ele é configurado para avaliar a distribuição da linha de alimentação de 5 V e seu caminho de retorno de terra no projeto de referência SpiritLevel-SL1, tendo como carga o display LCD do projeto. Nesse caso, a linha de alimentação 5V é considerada uma fonte de tensão simples, e suas redes conectadas (como por meio da chave S1) não são incluídas.

As condições preliminares para este exemplo de simulação PDN são:

• o projeto de PCB Spirit Level está aberto no Altium Designer
• o aplicativo PDN Analyzer está ativo (Tools » PDN Analyzer)
• as redes CC do projeto de PCB foram identificadas na caixa de diálogo PDN Analyzer DC Net Identification, conforme descrito acima.

Inicie o processo de análise especificando as redes de alimentação e de terra. Clique duas vezes nos elementos <Power Net> e <Ground Net> no diagrama de rede da interface gráfica para abrir a caixa de diálogo Choose Net, que permitirá escolher entre as redes de alimentação identificadas.

Se necessário, use as opções de qualificação/filtro da caixa de diálogo para restringir ou ampliar as redes listadas, ou retorne à tela principal e selecione o botão  para identificar novamente as redes de alimentação CC.

Agora é possível adicionar um elemento de fonte ou carga entre as redes de alimentação e de terra especificadas – observe que os indicadores de status de terra e alimentação passam para o estado marcado (✔). Clique com o botão direito na área de trabalho do diagrama de rede e selecione Add Source (ou Add Load) no menu de contexto para abrir a caixa de diálogo Device Properties. As etapas, conforme indicadas na caixa de diálogo, são as seguintes:

1. Para adicionar uma fonte de alimentação à rede, neste caso uma fonte de tensão simples, selecione a opção Voltage Source no menu suspenso Device Type da caixa de diálogo.
2. Na lista de conectividade da fonte, o PDNA tentará escolher as opções corretas de conexão de rede com base nos parâmetros da rede de alimentação – neste caso, entre as redes 5V e GND. Use as opções do menu suspenso Refdes para especificar os pontos de conexão dos componentes da tensão da fonte. Neste exemplo, o ponto de tensão da fonte é definido como TP1, e seu retorno de terra como o conector de entrada CC do projeto J1 (pinos 2 e 3).
3. Na seção inferior da caixa de diálogo, os parâmetros da fonte especificam os atributos do modelo de simulação da fonte de tensão. Aqui, a tensão da fonte (Vout) é definida como 5V, e a resistência interna do modelo (Rout) é mantida na configuração padrão de 0Ω.
4. Por fim, a corrente máxima da fonte e a corrente dos pinos (para fontes com vários pinos de saída) são mantidas nas configurações padrão (0A: Don't Care). Quando os Limits são definidos com valores de corrente específicos, a análise PDN sinalizará uma violação se os resultados da simulação excederem esses valores.

Usando a mesma abordagem empregada ao adicionar uma fonte à rede, adicione uma carga e especifique seus parâmetros na caixa de diálogo Device Properties.

Neste caso, uma carga do tipo sumidouro de corrente (Device Type: IC (Current)) é adicionada para representar a corrente consumida da linha de 5 V pelo componente LCD do projeto. Observe que também está disponível uma opção de carga puramente resistiva, escolhendo  Resistor como Device Type.

Defina a conexão da carga como LCD1 e especifique a Load Current que ela consumirá da alimentação de 5 V – observe que são aceitos prefixos de unidade (por exemplo, 500m para representar 0.5A). Embora as configurações de tensão Limits sejam opcionais, elas foram definidas como  +/-10% (usando o botão correspondente), o que acionará uma violação na simulação se a tensão na própria carga cair abaixo de 4,5 V (ou estiver acima de 5,5 V).

Com a rede de alimentação definida e todos os parâmetros especificados (todos os elementos da rede têm um status ✔ associado), a análise PDN pode ser executada selecionando o botão . O progresso da simulação é mostrado na aba Messages como uma sequência de eventos, que também indicará a causa de uma falha na simulação caso o processo não possa ser concluído.

Os resultados imediatos da análise PDN podem ser vistos no diagrama de rede, que incluirá os níveis calculados de tensão e corrente da carga/fonte (quando aplicável), além do destaque de quaisquer seções da rede que tenham causado uma violação de parâmetro. Observe que a aba Visual agora está em foco e ativa.

Passe o cursor sobre qualquer elemento da rede (carga, fonte ou elemento em série) para ver informações adicionais, como seus parâmetros especificados e os resultados da análise.

Renderização visual no Editor de PCB

Os resultados da simulação agora podem ser visualizados graficamente no editor de PCB do Altium Designer, sob o controle das configurações disponíveis na aba Visual do PDNA.  Defina as opções visuais para exibir Voltage para ambos os Layers (Top e Bottom) de 5V Net – as configurações iniciais padrão de exibição. Os resultados do analisador são renderizados no Editor de PCB, substituindo a sobreposição gráfica existente da PCB.

A visualização da queda de tensão no caminho da rede selecionada, neste caso da fonte de 5 V em TP1 até o componente LCD1, é renderizada com um gradiente de cores que corresponde à escala de tensão apresentada na parte inferior da visualização. Ela é mostrada como uma porcentagem de tensão (a opção Per Rail em Color Scale) ou como uma faixa de valores absolutos de tensão (a opção Displayed).

Na imagem abaixo, a transição de cores ao longo do caminho da rede na placa representa sua queda de tensão total, em que o nível mínimo (0%: azul), devido às perdas IR, está no componente LCD1, e o nível máximo (100%: vermelho) está no ponto da fonte de tensão especificado (TP1).

Para exibir a análise de corrente correspondente da rede, selecione a opção Current Density da aba Visual. Aqui, os níveis de cor no caminho da rede na placa correspondem à porcentagem da variação da densidade de corrente, em que 100% (vermelho) indica a densidade de corrente máxima calculada no traçado do caminho da rede, e 0% (azul) é o mínimo – muito provavelmente 0A/mm2.

Para exibir e analisar os resultados de integridade de alimentação no caminho de retorno GND do exemplo, desmarque a opção da rede 5V na lista Net, na aba Visual do PDNA, e selecione a rede GND. O caminho de retorno de terra passa pelas camadas superior e inferior do projeto, que podem ser exibidas individualmente no Editor de PCB selecionando cada entrada na lista Layer do PDNA.

A imagem abaixo mostra a exibição de tensão para a camada inferior da rede GND, com a escala Color Scale definida como Displayed. A maior queda de tensão (vermelho: aproximadamente 0,5 mV) está localizada no pino GND do LCD, enquanto a menor queda de tensão (azul: aproximadamente 0 V) está no ponto de retorno da fonte de tensão (J1).

Ao alternar para a opção Current Density do PDNA, os pontos de maior corrente são mostrados em vermelho. O valor máximo de densidade de corrente (1.74 A/mm2) é muito baixo e está bem dentro dos limites aceitáveis.

Controle e opções de exibição

O PDN Analyzer oferece várias opções interativas de exibição que determinam como os resultados da análise são representados graficamente no Editor de PCB do Altium Designer. Além das opções de exibição Color Scale, os gráficos podem ser alternados entre a renderização 2D e 3D, sendo que esta última oferece uma visão valiosa dos resultados da análise através das vias e entre as camadas.

Também é fornecida uma opção para Clear os resultados da análise da exibição do editor, o que restaura automaticamente a representação gráfica do layout padrão da placa. Por outro lado, a opção Overlay da visualização habilita a exibição do layout da placa, que será renderizado junto com quaisquer resultados de análise exibidos no momento. Essa opção é particularmente útil para confirmar onde um ponto de interesse nos resultados da análise está localizado no próprio layout da placa.

Trabalhando com cargas

Outras cargas podem ser adicionadas à rede conforme necessário, e a análise de alimentação pode ser executada novamente para avaliar os resultados. Para adicionar a pequena corrente de carga (por exemplo, 15mA) atribuída ao LED de alimentação do projeto, selecione seu resistor em série (R15) como a conexão à linha de 5V e o pino do LED como a conexão ao GND.

O PDN Analyzer também permite especificar as conexões dos pinos do dispositivo para uma carga, o que, por sua vez, permite criar vários modelos de carga para um único componente que consome correntes diferentes por pinos diferentes.

O dispositivo LCD no projeto de exemplo demonstra essa situação: sua conexão de 5V no pino 15 (LED+) alimenta a retroiluminação do display, enquanto a conexão de 5V no pino 2 (VDD) alimenta a lógica interna — na prática, o pino 15 consumirá significativamente mais corrente do que o pino 2.

Quando adicionado anteriormente como um único modelo de carga do PDNA, ambos os pinos do LCD1 foram designados (por padrão) como a conexão de carga de 5V, e a análise de PDN distribuiu a corrente de carga do LCD1 igualmente entre esses pinos. Para melhorar a precisão da análise de alimentação, o componente LCD1 pode ser representado como two modelos de carga: um para cada pino de 5V e sua corrente de carga associada. Essa alteração pode ser feita editando os parâmetros dos pinos do modelo de carga existente do LCD1 e, em seguida, adicionando outra carga para o pino separado.

Abra o modelo de carga existente do LCD1 clicando duas vezes em seu ícone no gráfico da rede para abrir a caixa de diálogo Device Properties; em seguida, clique duas vezes no campo Pins(s) da entrada da rede de alimentação de 5V. O modo de edição de pinos resultante permite selecionar pinos individuais do dispositivo para essa carga. Desmarque o pino 2 para reconfigurar a carga apenas para o pino 15 (LED+) e ajuste o parâmetro Load Current para, por exemplo, 75mA, de modo a representar a corrente da retroiluminação do LCD.

Em seguida, crie outra carga da rede de 5V para o LCD1 e defina o pino 2 como ativo (com o pino 15 desabilitado) para representar a carga VDD, que pode ser definida com um valor de Load Current adequadamente menor — por exemplo, 20mA.

A rede de alimentação de 5V pode então ser analisada novamente para obter uma representação mais precisa da carga do LCD1 ao longo dos caminhos da rede.

A diferença na distribuição da corrente de carga pode ser observada ao comparar a densidade de corrente das trilhas da rede de alimentação do LCD1 entre as configurações de carga original e atualizada. As imagens de análise de densidade de corrente abaixo mostram o resultado do modelo original de carga única do LCD1 à esquerda e o resultado atualizado com múltiplas cargas à direita.

Observe a densidade de corrente nas trilhas que alimentam os pinos 2 (o pad do LCD mais à esquerda) e 15. A versão atualizada mostra corretamente a maior parte da corrente do LCD fluindo para o pino 15 (o pad do LCD mais à direita), em vez de ser distribuída igualmente entre os dois pinos, como ocorria antes (imagem à esquerda).

Configurações de simulação

Os resultados de uma análise e, em particular, o grau de perdas por queda IR nas regiões de cobre da placa também dependerão da especificação da condutividade do cobre da placa e da espessura da parede das vias. Para visualizar e editar essas configurações, selecione a aba Simulation na caixa de diálogo Settings — para acessar a caixa de diálogo, clique com o botão direito no nome da análise atual e selecione Settings no menu de contexto.

Condutividade do metal

A seção Metal Conductivity da caixa de diálogo fornece detalhes e configurações para o valor de condutividade (inverso da resistividade; 1/R) do metal usado em um projeto. A condutividade (ou resistividade) de referência, o coeficiente de temperatura e/ou a temperatura podem ser selecionados ou modificados na caixa de diálogo para refletir as propriedades construtivas da placa do projeto:

• Pure Copper – normalmente, considera-se que o cobre tem uma condutividade de 5.88e7S/m a 25°C e um coeficiente térmico de condutividade de 0.4%/°C. Esse coeficiente de temperatura positivo significa que aumentar a configuração Temp. Compensation na caixa de diálogo de 25°C para 125°C (variação de 100°C) reduzirá a condutividade da simulação em 40%, para 3.53e7S/m, por exemplo.
• PCB Copper – esta é a configuração padrão para simulações e reflete os valores de condutividade relatados na literatura do setor como representativos do metal encontrado no cobre eletrodepositado (ED) de PCBs, medido como 4.7e7S/m a 25°C, com um coeficiente térmico de 0.4%/°C.
• Custom – escolha esta opção para inserir valores específicos de condutividade ou resistividade para a simulação.

Observe que o valor de Sim Conductivity exibido representa a condutividade final após considerar todos os parâmetros — o valor de resistividade da simulação é seu inverso.

Via

Defina o valor de Via Wall Thickness na caixa de diálogo para especificar o peso do metal da parede de todas as vias na análise de simulação do projeto.

Essa configuração pode afetar consideravelmente as perdas CC da rede de alimentação devido à resistência inerente de uma via com parede fina (metalização fina). No entanto, quando tem tamanho/peso suficiente, uma via não prejudica o desempenho CC de um projeto e apresenta a mesma densidade de corrente das trilhas de alimentação que conecta — sem perda significativa de tensão entre seus pontos de conexão. Um exemplo de análise CC de perdas através de vias é mostrado em uma seção abaixo.

Em termos de simulação, o tamanho da via e a espessura de sua parede definem efetivamente a quantidade de material condutor representada pela via e, portanto, sua resistência/condutividade. A simulação pressupõe que o diâmetro da via representa o tamanho final do furo, e a espessura da parede da via aumenta então o diâmetro da via. Portanto: Finished Hole Diameter + (2 x Wall_Thickness) = Drill Diameter.

Exemplo 2

Este exemplo demonstra como implementar uma série de redes conectadas que podem ser analisadas como um todo, levando em consideração os parâmetros dos elementos em série que as interconectam. Ele também apresenta uma visão geral da adição de fontes de modelo de regulador de tensão (VRM), que também atuam como interconexões entre redes, e de como é desenvolvida uma hierarquia completa da rede de alimentação de um projeto.

O exemplo modela a rede de PWR_IN a 5V do projeto de referência SpiritLevel-SL1 e inclui os VRMs de 3,3 V (VCCO) e 1,8 V (VCCINT) para criar uma estrutura completa de rede de alimentação.

As condições preliminares para este exemplo de simulação de PDN são:

• o projeto de PCB Spirit Level está aberto no Altium Designer
• o aplicativo PDN Analyzer está ativo (Tools » PDN Analyzer)
• as redes CC do projeto de PCB foram identificadas na caixa de diálogo PDN Analyzer DC Net Identification, conforme descrito acima.

Comece o processo de criação da rede de alimentação do exemplo especificando a rede de alimentação de entrada (PWR_IN) em uma nova simulação (selecione File » New Simulation, se necessário). Conforme indicado pelo esquemático do projeto, o parâmetro <Power Net> da PDN é PWR_IN, <Ground Net> é GND e Source é J1.

Expansão de redes por meio de elementos em série

Para modelar o caminho completo da alimentação da rede PWR_IN até a rede 5V, é necessário adicionar os componentes em série, fusível (F1) e chave (S1), juntamente com a rede entre eles. Na interface do PDNA, eles são adicionados expandindo sequencialmente a rede de alimentação. Cada “expansão” de rede é conectada por um modelo universal de elemento em série.

Para expandir uma rede, primeiro clique com o botão direito na rede à qual deseja adicionar uma conexão e escolha a opção Extend Network no menu de contexto. Na caixa de diálogo Choose Net, selecione a rede conectada a PWR_IN por um elemento em série, que, neste caso, é NetD1_2 — a rede que interliga F1 e o pino 3 de S1, identificada como o pino 2 do diodo D1.

Como é improvável que essa rede tenha sido registrada na etapa inicial de Identificação de redes CC, desmarque a opção List DC nets only na caixa de diálogo Choose Net para disponibilizar essa rede para seleção.

O processo de expansão da rede adicionará automaticamente um elemento em série entre as duas redes — clique duas vezes nesse elemento para especificar sua conectividade e seus parâmetros na caixa de diálogo Device Properties. O modelo de elemento em série é composto por uma fonte de tensão em série com um resistor, o que permite a modelagem básica de componentes como resistores, indutores, diodos, chaves etc.

Neste caso, o elemento em série é o fusível F1, selecionado nas opções de conectividade RefDes e ao qual é atribuído um valor nominal interno de Resistance de 0.1Ω. Se o elemento em série fosse um dispositivo semicondutor, como um diodo, o parâmetro Voltage Drop seria especificado juntamente com o valor de Resistance interno do dispositivo.

Seguindo o esquemático, a próxima etapa é expandir a rede D1_2 até a rede de alimentação 5V por meio da chave S1. Como anteriormente, escolha Extend Net no menu de contexto do botão direito e selecione a rede de destino da expansão na caixa de diálogo Choose Net.

O elemento em série adicionado neste caso é S1, que conecta a rede D1_2 à rede de saída 5V pelos pinos 3 e 2 (consulte o esquemático). Como a entrada não utilizada da chave S1 (pino 1) está ligada à sua conexão de saída (pino 2) e não conduz corrente de carga, o pino 1 pode, a título de exemplo, ser removido da análise da rede usando as opções de seleção de pinos da caixa de diálogo Device Properties — clique duas vezes no campo Pin(s) da entrada do terminal OUT.

Agora é possível adicionar uma carga à seção de 5 V das redes de alimentação conectadas — neste caso, a do módulo de exibição LCD1.

Quando a análise for executada novamente, tanto os dados quanto a representação gráfica no Editor de PCB incluirão as três redes de alimentação conectadas e mostrarão a corrente e a queda de tensão calculadas nos elementos em série de interconexão.

Inclusão de modelos de regulador de tensão

O PDN Analyzer oferece modelos ativos de regulador de tensão (VRMs) que podem ser inseridos entre as redes de tensão de entrada e de saída. Quando adicionados às redes de alimentação do PDNA, eles se apresentam tanto como uma carga na rede de tensão de entrada quanto como uma fonte na rede de tensão de saída. As opções de modelo de VRM incluem reguladores de tensão lineares, chaveados e chaveados com sensoriamento remoto.

O projeto de referência SpiritLevel-SL1 usa reguladores de tensão lineares para produzir as linhas de alimentação de 3,3 V (VCCO) e 1,8 V (VCCINT). Quando o regulador VCCO (U3) é adicionado à rede de simulação do PDNA, ele é apresentado como uma carga na rede de entrada de 5 V e como uma fonte para a rede de 3,3 V. 

Para inserir o regulador linear U3 como uma carga na rede de 5 V (conforme implementado no procedimento acima), adicione uma carga à rede de 5 V e selecione a opção VRM (Linear) como Device Type na caixa de diálogo Device Properties. Configure as conexões do modelo conforme indicado no esquemático e especifique o pino Ref como a conexão GND de R14. Esse ponto de referência pode estar em outro local, talvez mais adequado, nas proximidades da PCB, dependendo do layout da rede GND.

Para finalizar o VRM, defina seu parâmetro de tensão de saída (Vout: 3.3V) e, opcionalmente, sua resistência de saída (interna), a corrente de polarização em repouso e qualquer Limits que você deseje detectar durante a análise.

O PDNA oferece um recurso para adicionar automaticamente o modelo do lado de saída do VRM como uma fonte à rede de tensão de saída de destino e, se necessário, criar essa rede.

No caso do exemplo, clique com o botão direito no modelo de carga do VRM que acabou de ser criado (Load2: U3) e selecione a opção Add VRM To New Network. Isso criará automaticamente a rede VCCO com o modelo do lado de saída do VRM (Source 1: U3) como uma fonte de tensão (3,3 V).

Agora é possível selecionar a nova rede VCCO e adicionar uma carga adequada. No exemplo, trata-se de uma corrente de carga de 0,2 A consumida por vários pinos do componente U1.

A configuração completa da rede de alimentação agora inclui duas redes (PWR_IN e VCCO) interconectadas pelo VRM do tipo linear de 3,3 V. Quando o nível superior da hierarquia da rede é selecionado na estrutura atual de arquivos do PDNA, o gráfico da rede fornece uma visão geral em blocos das interconexões das redes de alimentação.

Uma análise de PDN produzirá resultados para a rede composta, incluindo o VRM. Graficamente, o Editor de PCB exibirá todas as redes quando o nível superior da hierarquia de redes estiver selecionado na interface do PDNA. Selecione uma rede individual na lista para restringir a representação gráfica a essa rede e alterne as opções Net e Layer do painel inferior para controlar ainda mais a visualização.

A rede de distribuição de energia do projeto de exemplo pode ser concluída adicionando o VRM restante (U4) e sua rede de saída de alimentação de 1,8V (VCCINT).

Adicione um VRM linear à rede de 5V conforme descrito anteriormente e defina seu parâmetro Vout como 1.8V.

Adicione o VRM (neste caso, Load 3) a uma nova rede para criar a rede de alimentação de 1,8V (VCCINT).

Adicione uma Carga adequada à rede VCCINT — neste caso, os pinos de alimentação de 1,8V do componente U1.

A hierarquia de redes da interface do PDNA agora mostrará as três redes interconectadas.

Uma análise de PDN produzirá resultados para a rede composta, incluindo os VRMs.

Observe novamente que a rede GND agora inclui a corrente de retorno das três redes, que usam as regiões de cobre comuns da camada GND. Seu nível máximo de densidade de corrente (65.8 A/mm2) agora é alto e provavelmente excede os limites aceitáveis.

Localização de problemas de integridade de energia

O PDN Analyzer oferece uma ampla variedade de informações gráficas e dados que podem ser usados para avaliar e solucionar problemas de integridade de energia em um projeto de PCB analisado.

No exemplo mostrado acima, a análise do caminho da rede GND Top Layer indica a presença de uma densidade de corrente inaceitavelmente alta, conforme indicado pela leitura máxima da escala de 65.8A/mm2. A localização da área problemática não é imediatamente evidente, mas pode ser identificada usando o recurso Highlight Peak Values do PDNA.

Quando esse recurso é selecionado, com a opção Filter definida como Maxima, a área de pico de densidade de corrente será destacada e marcada no gráfico da análise no Editor de PCB.

Clique no botão para repetir o destaque gráfico ou use os botões associados () para percorrer, em ordem, as leituras/localizações dos maiores picos. Defina as opções Scope para destacar os picos na área da PCB atualmente visível (In View)) ou todos os picos do layout inteiro (Design) — a última opção deslocará a visualização e ajustará o zoom para cada localização à medida que você avançar.

É possível obter mais informações sobre uma área de interesse ativando o recurso Show Arrows do PDNA, que sobrepõe várias setas indicadoras da direção da corrente (ângulo da seta) e de sua magnitude relativa (tamanho da seta) naquele local. Neste exemplo, isso confirma que a área de alta densidade é o caminho de retorno da corrente de U1 (na parte superior) para a área GND na borda inferior da placa.

Uma maneira de resolver esse problema é aumentar a largura da trilha na área de interesse.

A edição da PCB pode ser realizada enquanto o PDN Analyzer está ativo, permitindo aprimorar o layout de forma iterativa e analisá-lo novamente. Clique no botão Clear na área Views para desativar a exibição dos resultados do PDNA no Editor de PCB e realizar a edição necessária na PCB.

A análise de PDN pode então ser repetida (clique em ) para verificar os resultados de integridade de energia. As duas imagens abaixo ilustram a mudança na densidade de corrente ao longo da rede GND (em Top Layer) devido ao aumento da largura da trilha naquele ponto crítico — a imagem superior mostra o resultado inicial da densidade de corrente, enquanto a imagem inferior mostra o gráfico de densidade de corrente após a modificação da PCB.

Os pontos a observar nesta comparação entre antes (imagem superior) e depois (imagem inferior) são:

• O nível máximo de densidade de corrente na camada GND foi reduzido a um nível aceitável de aproximadamente um décimo do valor anterior — de 65.8A/mm2  para 7.1A/mm2.
• As áreas de corrente máxima, que agora apresentam valores muito menores, estão distribuídas de forma mais uniforme pelos caminhos de retorno GND, em vez de se concentrarem em um único local problemático.
• Para uma comparação gráfica mais direta, defina manualmente a escala de densidade de corrente para o valor anterior — selecione a opção de escala Manual, insira 65.8 no campo Max e clique no botão para atualizar a exibição.

Violações do limite de densidade de corrente

Uma maneira mais objetiva de localizar e resolver problemas de integridade de energia nos caminhos de corrente de um projeto de PCB é definir limites específicos de densidade de corrente que gerarão uma violação quando forem excedidos. Veja abaixo outros tipos de violações.

Os limites de densidade de corrente para camadas externas/internas e vias são especificados na aba Limits da caixa de diálogo Settings, que é aberta clicando com o botão direito do mouse no nome da simulação de PDN atual e selecionando Settings no menu de contexto. As configurações de limite definidas serão aplicadas a todas as camadas externas/internas e vias do projeto da placa.

Os limites de densidade de corrente especificados se aplicam aos resultados da análise atual e podem ser alterados e reavaliados sem a necessidade de executar novamente a simulação — a detecção de limites é um processo de pós-análise. Todas as redes que contêm violações são mostradas com um contorno vermelho tracejado.

No exemplo mostrado aqui, a rede de alimentação VCCO contém violações de densidade de corrente. Quando a própria rede VCCO é selecionada, seu caminho de alimentação é identificado como estando em violação pelo contorno destacado.

Passe o cursor sobre a rede com violações para exibir uma lista pop-up das violações atuais e dos detalhes associados. A única entrada neste caso indica que a densidade de corrente em uma via (aproximadamente 34.5A/mm2) excede o limite definido (30A/mm2).

Clique duas vezes na entrada da violação para realizar a localização cruzada (deslocar a visualização e ajustar o zoom) até sua posição na placa. Na imagem abaixo, a visualização gráfica do PDNA está definida para o modo 3D, que apresenta com mais clareza a via em questão e suas conexões com as camadas superior e inferior.

Os dados relacionados a essa via, incluindo uma indicação de sua violação de densidade de corrente, estão disponíveis na aba Via da interface do PDNA.

A lista de informações das vias abrange todas as redes incluídas no projeto atual. Alterne os cabeçalhos das colunas Net e Current Density para organizar a lista de modo que as vias da rede VCCO sejam exibidas em ordem de densidade de corrente. Todos os valores de densidade de corrente que excederem o limite definido serão destacados em vermelho.

Outras violações

Além de detectar os limites especificados de densidade de corrente, o PDN Analyzer também detecta violações específicas de desempenho da rede, como quaisquer parâmetros de limite que tenham sido especificados na configuração da simulação ao adicionar uma Carga, Fonte ou Elemento em série.

Esses parâmetros de limite da simulação incluem:

• A faixa de tensão aceitável em uma carga
• A corrente máxima de saída de uma fonte
• A dissipação de potência permitida em uma fonte com regulador linear e sua corrente máxima de saída.
• A corrente máxima de saída de uma fonte com regulador chaveado.
• A corrente máxima através de um elemento em série.

Quando um parâmetro de limite tiver sido especificado (tiver um valor diferente de zero), uma violação desse parâmetro fará com que o elemento da rede responsável pela violação seja destacado no gráfico da rede na interface do PDNA. Passe o cursor sobre o elemento para ver seus parâmetros e os resultados da análise.

No exemplo mostrado abaixo, a dissipação de potência calculada em Source 1 (regulador de tensão U1) excedeu o parâmetro de dissipação máxima de potência definido como 2W.

Informações mais detalhadas sobre o desempenho de uma rede de alimentação estão disponíveis na respectiva aba da rede, que apresenta os dados dos resultados da análise em formato de tabela e inclui os valores calculados de consumo de potência da rede.

Exemplo 3

Este exemplo demonstra a aplicação dos modelos de simulação (VRMs) de fontes de alimentação chaveadas (SMPS) do PDN Analyzer em uma rede de alimentação e mostra como um modelo de rede atualizado pode fornecer um resultado de análise de potência mais preciso. O exemplo também oferece uma visão geral do uso dos recursos de sonda de tensão e contorno do PDNA para mostrar os dados de tensão em pontos ou áreas específicos do layout da placa.

O exemplo é baseado no projeto de referência DB46 Xilinx Daughter Board da Altium e se concentra na seção SMPS (U5) usada para a rede de alimentação de 1,2 V do projeto (1V2).

Novamente, as condições preliminares para este exemplo de simulação de PDN são:

• o projeto DB46 Xilinx Daughter Board está aberto no Altium Designer
• o aplicativo PDN Analyzer está ativo (Tools » PDN Analyzer)
• as redes CC do projeto da PCB foram identificadas na caixa de diálogo PDN Analyzer DC Net Identification, conforme descrito acima. Observe que, neste exemplo, as redes LX e AGND também são necessárias.

Inicie a montagem da rede de alimentação do exemplo especificando a rede de alimentação de entrada em uma nova simulação (selecione File » New Simulation, se necessário). Conforme indicado pelo esquemático acima, o <Power Net> da PDN é 5V e o <Ground Net> é GND. O Source da rede de 5 V é o conector de pinos HDR_T1 ou HDR_B1.

VRM chaveado

O modelo do circuito SMPS do projeto é adicionado à rede de alimentação de 5 V escolhendo VRM(SMPS) como Device Type da carga na caixa de diálogo Device Properties. Conforme indicado no esquemático do modelo na caixa de diálogo, os conjuntos de pinos IN e OUT são definidos separadamente.

Para definir corretamente esse modelo para o circuito, especifique LX como saída, U5 para as opções RefDes e 1.2V como parâmetro Vout, conforme mostrado no esquemático acima. Opcionalmente, configure Rout e os parâmetros de eficiência/corrente de acordo com o dispositivo SMPS utilizado.

Conclua a implementação do modelo SMPS adicionando o VRM à sua rede de saída (Add VRM To New Network), que será selecionada automaticamente como a rede LX. A rede LX poderá então ser expandida para incluir a rede de alimentação de 1,2 V, conforme o esquemático.

As redes LX e 1V2 são interligadas pelo elemento em série L1 (o indutor do conversor buck da SMPS), que deve ser configurado para apresentar uma resistência em série adequada. Para os fins deste exemplo, ela é definida com um valor relativamente alto de 0.2Ω.

Por fim, adicione U4 como uma carga 0.3A na rede 1V2 e especifique um desvio aceitável de tensão na carga de +/-5%. Observe que as opções de limite de densidade de corrente na aba Limits da caixa de diálogo Settings devem ser definidas como 0 (a condição padrão, sem limite) para este exemplo.

Execute a análise e observe que a carga na rede composta LX indica uma violação, pois a tensão da rede 1V2 na carga (U4) está abaixo do nível aceitável (cerca de 1.14V).

Sonda de dados

Além da interpretação visual do gráfico do PDNA e da escala no Editor de PCB, o PDN Analyzer oferece diversas ferramentas para interpretar os resultados da análise em áreas ou pontos específicos do layout do projeto, como o Probe ativo.

A ferramenta de sonda permite registrar e comparar os dados de tensão ou densidade de corrente em pontos selecionados do layout do projeto. A versatilidade da ferramenta oferece um método para avaliar com precisão os resultados dos dados analisados em qualquer rede ou camada. Neste exemplo, porém, ela pode ser usada para confirmar a origem da queda de tensão inaceitável na carga da rede 1V2, que claramente se deve à resistência do elemento em série L1.

Para realizar uma leitura diferencial de tensão com a sonda na rede 1V2, primeiro configure o PNDA para exibir apenas Layer MidLayer 1 (que é o caminho principal de 1,2 V até U4) e Net 1V2. Selecione o botão para abrir a caixa de diálogo Probe e habilite o primeiro ponto de medição da sonda (). Use o cursor em cruz para selecionar o ponto de maior tensão (a origem da rede 1V2 nesta camada); em seguida, marque a opção  Difference da sonda e selecione o segundo ponto (), o de menor tensão, na carga U4.

Observe que a leitura Difference da sonda indica uma queda de tensão de apenas cerca de 3mV ao longo do caminho da rede. Verifique da mesma forma o caminho da rede LX (com Top e Bottom Layer ativos), que mostrará uma queda de tensão de apenas cerca de 0.5mV.

A realização de um teste de diferença de tensão com a sonda between as duas redes (Net LX e 1V2 habilitados, Top e Bottom Layer) mostra uma queda de 60mV no indutor L1, que é a principal perda de tensão que provoca esta violação na análise.

VRM com sensoriamento de SMPS

O circuito de fonte de alimentação chaveada usado neste exemplo normalmente utilizaria um indutor (L1) com um valor de resistência muito menor. No entanto, os resultados da análise destacam que o modelo básico de SMPS não consegue levar em conta as perdas em L1 – em geral, porém, isso não seria um problema em um circuito real.

No circuito SMPS do projeto de exemplo, a tensão de realimentação detectada por U5 (no pino 8) é obtida da cadeia de resistores R25–R26, que fica entre a rede de saída 1V2 e a rede de terra analógico AGND. Esta última é ligada à rede GND por meio de um resistor de interligação 0Ω R118.

Observe que, para os fins deste exemplo, o projeto de referência original DB46 Xilinx Daughter Board foi modificado para incluir uma interligação de redes baseada em resistor (R118) entre as redes GND e AGND, no lugar da conexão direta de cobre.

Para modelar com mais precisão o comportamento do circuito em torno de U5, o modelo de fonte chaveada com sensoriamento remoto do PDNA pode ser aplicado no lugar do dispositivo SMPS padrão. Esse modelo oferece terminais separados de sensoriamento de tensão (S+ e S-) que podem ser “conectados” a quaisquer pinos das redes de saída especificadas – como os da cadeia de resistores de sensoriamento de tensão deste circuito.

A primeira etapa para criar um modelo de rede mais completo para o circuito SMPS U5 é adicionar a rede AGND à rede GND existente. Use a opção Extend Network e selecione a rede AGND.

A rede AGND é ligada à rede GND por meio do resistor R118, conforme mostrado no esquemático acima, que deve ser configurado com um valor de Resistance igual a 0Ω.

Para atualizar o modelo SMPS na rede LX, exclua o dispositivo de fonte U5 existente (Source 1) e adicione o modelo alternativo SMPS Sense em seu lugar. Configure as conexões dos terminais IN e OUT do modelo como antes. Os terminais de sensoriamento (S+/S-) são conectados a cada extremidade da cadeia de resistores de realimentação do circuito, conforme indicado no esquemático.

Propague o modelo SMPS substituto da rede LX para a rede de origem 5V, para que as redes correspondam entre si, excluindo sua carga U5 e aplicando, em seguida, a opção de fonte Add VRM To Existing Network » 5V na rede LX.

O circuito atualizado pode então ser analisado novamente para avaliar os resultados.  Como mostrado na imagem abaixo, a tensão na carga agora está com boa margem dentro do requisito de +/-5% e não indica uma violação. Ao detectar a tensão de saída na rede 1V2, a SMPS compensou a perda de tensão no elemento em série L1 – assim, a tensão na rede LX é 60mV maior.

Embora o uso do modelo avançado SMPS-sense neste circuito específico produza resultados de análise mais precisos, o uso prático de dispositivos SMPS com capacidade de sensoriamento remoto pode envolver conexões diretas na PCB entre os terminais de sensoriamento e a própria carga, em vez de uma rede de realimentação próxima. Nesse caso, ambas as linhas de sensoriamento (S+ e S-)) seriam roteadas por trilhas dedicadas da PCB até as respectivas extremidades da carga ou suas proximidades.

Contorno de tensão

A escolha do melhor local para posicionar as linhas de sensoriamento remoto da SMPS (conforme descrito acima) é um dos muitos usos possíveis do recurso Voltage Contour do PDN Analyzer, que indica graficamente os principais pontos de transição de tensão no layout da placa.

O recurso permite sobrepor linhas tracejadas de contorno de tensão às camadas exibidas na área gráfica do Editor de PCB. É possível especificar várias linhas de contorno e exibi-las como uma porcentagem da queda de tensão da rede ou como valores absolutos de tensão – consulte as opções Indicate.

Além do conjunto de linhas de contorno em pontos percentuais especificados, uma linha adicional pode ser incluída usando a opção Slider, que oferece um método de ajuste contínuo para definir o ponto de transição de uma linha.

Para determinar um ponto adequado de sensoriamento positivo da carga para uma SMPS, por exemplo, seria desejável que a linha de sensoriamento se conectasse em um ponto com uma diferença inferior a, digamos, 20% da queda de tensão na carga. No exemplo de SMPS-sense mostrado acima, uma trilha de sensoriamento partindo de U5 (S+) se conectaria à região de cobre de alimentação da rede 1V2 em qualquer ponto conveniente entre os pinos da carga U4 (à esquerda) e a linha de contorno de tensão 20%.

Da mesma forma, para determinar pontos de conexão adequados para a linha de sensoriamento negativo (S-) da SMPS (U5), pode-se definir uma linha de contorno de tensão de, por exemplo, 80% para o caminho de retorno da carga (U4) na camada GND. Nesse caso, por se tratar de uma corrente negativa de retorno da carga, o local desejável na região de cobre de terra para conectar a linha de sensoriamento negativo ficaria dentro do perímetro da linha de contorno 80%.

Relatório de análise

Para armazenar os resultados de uma análise de integridade de alimentação para avaliação posterior ou distribuição às partes interessadas, o PDN Analyzer oferece uma função Report de dados e documentação. O recurso de relatório gera um documento em HTML bastante abrangente, que inclui gráficos e dados tanto dos resultados da análise atual quanto do próprio projeto da placa.

Selecione o botão para configurar as opções do relatório na caixa de diálogo HTML Report. Marque as caixas de inclusão Results para definir o nível de detalhe incluído no relatório e revise as imagens capturadas que serão incluídas na pasta do relatório () – use o botão na interface principal para capturar imagens dos resultados da análise.

Clique no botão para gerar o relatório HTML interativo e abrir a pasta que o contém, a qual incluirá todas as imagens (inclusive as capturadas) e o arquivo de configuração da análise correspondente (*.pdna).