Làm việc với FPGA Pin Mapper

Hộp thoại Pin Mapper của Altium Designer cho phép bạn tạo liên kết giữa một tệp chân bên ngoài (chẳng hạn như tệp được xuất từ các công cụ FPGA hoặc vi điều khiển (MC)) với một linh kiện trên sơ đồ nguyên lý, sau đó so sánh tín hiệu chân giữa hai miền đó (FPGA và PCB).

Thông qua việc so sánh chân này, mọi thay đổi hoặc cập nhật trong tệp chân bên ngoài có thể được chuyển sang sơ đồ nguyên lý, hoặc dữ liệu chân từ sơ đồ nguyên lý có thể được chuyển ngược về tệp chân. Mục đích chính của việc sử dụng Pin Mapper là thu thập thông tin bổ sung về các chân linh kiện từ công cụ bên ngoài (đặc biệt là FPGA và MC), để dữ liệu này có thể được dùng cho việc hoán đổi chân trong hộp thoại Cấu hình hoán đổi chân. Công cụ này giúp loại bỏ nhu cầu chuyển dữ liệu chân thủ công giữa hai miền.

Hiện tại, tính năng ánh xạ chân của Altium Designer hỗ trợ trực tiếp hai nhà cung cấp FPGA – Altera và Xilinx. Danh sách nhà cung cấp này dự kiến sẽ được mở rộng trong tương lai.  Định dạng tệp Pin Info riêng của Altium cũng được hỗ trợ; định dạng này có thể được dùng để mô tả chân FPGA/MC cho bất kỳ công cụ FPGA bên thứ ba nào hoặc cho các loại linh kiện khác.

Quy trình thực hiện

1. Tệp dữ liệu chân nguồn từ các công cụ FPGA

   1. Đối với Altera Quartus^® II v13.1:

      1. Mở thiết kế đã triển khai trong Quartus.

      2. Chọn Assignments » Pin Planner.

      3. Chọn File » Export và lưu tệp csv để sử dụng trong Altium Designer.

   2. Đối với Xilinx Vivado^® 2017.4:

      1. Mở thiết kế đã triển khai trong Vivado.
      2. Chọn File » Export » Export I/O Ports.
      3. Trong hộp thoại Export I/O Ports, chỉ định csv làm loại cổng I/O cần tạo, rồi nhấp vào OK.

2. Truy cập dữ liệu FPGA/MC từ tệp chân bên ngoài trong Altium Designer:

   1. Nhấp chuột phải vào một phần của linh kiện trên sơ đồ nguyên lý và chọn Pin Mapping từ menu ngữ cảnh để mở hộp thoại Pin Mapper.

      

3. Hộp thoại Pin Mapper gồm các phần sau (xem nhãn trên hình):

   1. Hiển thị tên tệp và đường dẫn của tệp chân FPGA/MC nguồn. Liên kết được thiết lập thông qua trình duyệt tệp ().

   2. Bảng chân, nơi có thể tìm thấy các thay đổi về gán chân trong tệp nguồn và áp dụng chúng cho linh kiện trên sơ đồ nguyên lý hoặc theo chiều ngược lại. Sử dụng mũi tên ở bên phải tên tiêu đề mỗi cột để sắp xếp cột theo thứ tự tăng dần/giảm dần. Nhấp vào biểu tượng bộ lọc trong tiêu đề cột để mở danh sách thả xuống nhằm lọc nội dung cột.

   3. Bản xem trước footprint, nơi các chân được chọn được tô sáng và các chân có thể được hiển thị theo nhóm bằng danh sách thả xuống Preview mode . Các lựa chọn bao gồm None, Bank Number, IO Pins và Diff Pair Pins. 

   4. Part Selection của linh kiện, dùng để lọc bảng theo từng phần. Mục này cũng cho biết một phần có được đặt trên sơ đồ nguyên lý hay không và mỗi phần có được đồng bộ để khớp với dữ liệu tệp bên ngoài hay không (xem chi tiết bên dưới).
      

4. Chọn một tệp chân bên ngoài trong hộp thoại Pin Mapper. Nhấp vào nút để duyệt đến và chọn một tệp chân từ ổ đĩa cục bộ. Chỉ có thể chọn các tệp chân Xilinx hoặc Altera tạm thời (*.csv).

5. Tùy thuộc vào thao tác trước đó, hộp thoại Pin Mapper sẽ cung cấp các tùy chọn xử lý cho từng chân:

   1. (Đã đồng bộ) – tên net của các chân đã được đồng bộ, không cần thay đổi.

   2. (Cập nhật tệp chân) – chuyển tên net từ sơ đồ nguyên lý sang tệp chân FPGA bên ngoài (tệp này sẽ được cập nhật). Tên net từ sơ đồ nguyên lý sẽ được sao chép sang tên tín hiệu trong tệp chân FPGA; tệp chân nguồn csv sẽ được ghi lại.

   3. (Cập nhật sơ đồ nguyên lý) – thay đổi tên net trên sơ đồ nguyên lý để khớp với tên tín hiệu trong tệp chân FPGA bên ngoài (sơ đồ nguyên lý sẽ được cập nhật). Nhãn net trên sơ đồ nguyên lý sẽ thay đổi để khớp với tên tín hiệu FPGA nguồn.

   4. (Bỏ qua) – từ chối các thay đổi, không thực hiện cập nhật.

   5. (Cảnh báo) – có sự khác biệt không nghiêm trọng khi đối chiếu tên chân giữa sơ đồ nguyên lý và tệp bên ngoài (FPGA). Nếu muốn, hãy chọn một tùy chọn cập nhật (hoặc Bỏ qua) từ menu thả xuống.

   6.  (Lỗi nghiêm trọng) – có sự khác biệt nghiêm trọng khi đối chiếu tên chân giữa sơ đồ nguyên lý và tệp bên ngoài (FPGA). Lưu ý rằng lỗi nghiêm trọng này phải được giải quyết trước khi thực hiện bất kỳ cập nhật nào. 

6. Chọn thao tác phù hợp từ menu thả xuống của biểu tượng cho từng mục (hàng) trong bảng và chọn Apply.

   1. Khi thao tác được chọn, tên net từ sơ đồ nguyên lý sẽ được sao chép sang tên tín hiệu trong tệp chân FPGA – tệp chân nguồn csv sẽ được ghi lại.

   2. Khi thao tác được chọn, nhãn net trên sơ đồ nguyên lý sẽ thay đổi để khớp với tên tín hiệu FPGA nguồn.

Lưu ý rằng menu chuột phải của một mục trong bảng cung cấp nhiều tùy chọn chọn hàng loạt để cập nhật tên chân.

Các khả năng bổ sung

• Part Selection của hộp thoại cho phép lọc các chân được liệt kê trong bảng ánh xạ theo phần linh kiện đã chọn. Bạn cũng có thể kiểm tra các phần chưa được đặt trên sơ đồ nguyên lý và các phần chưa được đồng bộ với tệp FPGA bên ngoài (chỉ báo màu đỏ).
  
• Nếu có nhiều phần linh kiện được liên kết với tệp bên ngoài, hộp thoại Pin Mapper cho phép bạn chuyển đổi giữa các tùy chọn cho loại linh kiện này.
  
• Các bảng dạng lưới có các lệnh menu chuột phải sau:
  • Update All pins in Schematic - chọn cập nhật tất cả tên chân trên sơ đồ nguyên lý.
  • Update All pins in Pin File -  chọn cập nhật tất cả tên chân trong tệp chân.
  • Ignore for All pins - chọn bỏ qua tất cả các chân.
  • Update Selected pins in Schematic - chọn cập nhật tên các chân đã chọn trên sơ đồ nguyên lý.
  • Update Selected pins in Pin File - chọn cập nhật tên các chân đã chọn trong tệp chân.
  • Ignore for Selected pins - chọn bỏ qua các chân đã chọn.
  • Default for All pins - chọn sử dụng mặc định cho tất cả các chân.
  • Default for Selected pins - chọn sử dụng mặc định cho các chân đã chọn.
• Nếu có các chân được gán tên net khác nhau ở phía sơ đồ nguyên lý và phía FPGA, có thể kiểm tra điều này bằng ERC, trong đó chúng được hiển thị dưới dạng vi phạm trong bảng Messages (chưa được triển khai).
• Nếu bạn muốn bắt đầu quy trình với một tệp chân FPGA từ phía sơ đồ nguyên lý, có thể tạo tệp Altium Pin Report – chọn nút Export trong hộp thoại Pin Mapper.
• Hiện tại, chỉ có thể sao chép các thông số chân cơ bản; tuy nhiên, việc hỗ trợ dữ liệu nâng cao hơn như nhóm hoán đổi, v.v. đã được lên kế hoạch. Hiện tại, việc hoán đổi phải được xác định thủ công bằng cách nhập các thay đổi từ dữ liệu tệp chân FPGA.
• Vì tệp chân bên ngoài được liên kết với một linh kiện, một mô hình linh kiện mới (Pin Info) được tạo và hiển thị trong danh sách Models trên bảng Component Properties. Trong tương lai, đây sẽ là một cách đơn giản để thêm dữ liệu chân FPGA vào linh kiện trong thư viện. Phần Models của bảng cũng cho phép xóa hoặc sửa đổi Pin Info.

• Khi một linh kiện có mô hình Pin Info, các tham số và tùy chọn bổ sung cho chân sẽ có sẵn cho linh kiện đó trong hộp thoại Cấu hình hoán đổi chân.

  

  Lưu ý rằng khi một linh kiện được gán mô hình Pin Info, cột Pin Group (trong Swap Data) ở hộp thoại Configure Pin Swapping sẽ chuyển sang chế độ chỉ đọc để tránh dữ liệu mất đồng bộ với ánh xạ chân. Để tránh điều này, hãy xóa mô hình Pin Info khỏi thuộc tính linh kiện hoặc xóa liên kết đến tệp thông tin chân bên ngoài (*.csv) trong hộp thoại Pin Mapper.