Die Anwendung PDN Analyzer (PDNA) ist relativ einfach zu bedienen und umfasst im Wesentlichen das Einrichten der Netzparameter für die PI-DC-Simulation, das Ausführen der Simulation und anschließend die Interpretation der Ergebnisse. Die in einer Power-Netz-Simulation des PDN Analyzer verwendeten Daten werden direkt aus dem aktuell geladenen PCB-Designprojekt übernommen, das iterativ bearbeitet werden kann, um die Power Integrity der Versorgungswege zu verbessern. Anschließend kann die PDN-Simulation erneut ausgeführt werden, um die Ergebnisse zu prüfen.
Diese Anleitung zur Arbeit mit dem PDN Analyzer verwendet zwei Referenzdesigns, die von Altium verfügbar sind:
Zusätzlich enthält die PDN-Analyzer-Installation das PCB-Projekt SpiritLevel mit einer Reihe von Beispielen für Analysekonfigurationsdateien. Greifen Sie über die PDNA-File » Explore Samples Menüoption darauf zu und entpacken Sie anschließend das Projekt und die Beispiele.
Diese Anleitung setzt voraus, dass der PDN Analyzer in Ihrer Altium Designer-Instanz verfügbar ist und dass Sie über grundlegende Kenntnisse der verwendeten PI-DC-Prinzipien (DC Power Integrity) verfügen.
Informationen zum Zugriff auf die Funktionen des PDN Analyzer sowie zu den Grundlagen der PI-DC-Simulation finden Sie auf der PDN Analyzer-Seite .
PDN Analyzer-Benutzeroberfläche
Die Benutzeroberfläche der PDN Analyzer-Erweiterung wird als nicht-modales Fenster in Altium Designer geöffnet und kann an einer beliebigen geeigneten Stelle im Arbeitsbereich oder, falls vorhanden, auf einem anderen Bildschirm positioniert werden. Um das Hauptfenster PDN Analyzer zu öffnen, öffnen Sie ein Schaltplan- oder PCB-Dokument eines Projekts und wählen Sie die Anwendung im Menü Tools aus (Tools » PDN Analyzer ).
Die PDN-Analyzer-GUI mit einem einzelnen ausgewählten Power-Netzwerk. Die Anzeige- und Ergebniskonfigurationen sind im unteren Panelbereich verfügbar.
Die GUI des PDNA-Fensters ist so aufgebaut, dass der obere Bereich der Datei-/Netzsteuerung und einer interaktiven Darstellung der aktuell ausgewählten Power-Netzwerke gewidmet ist, während der untere Panelbereich Zugriff auf Analyseoptionen, Anzeigeeinstellungen und Ergebnisdaten bietet. Mehrere miteinander verbundene Netze werden von PDNA Version 2 unterstützt, wodurch die DC Power Integrity eines gesamten PCB-Designs als hierarchische Struktur oder als einzelne Power-Netze analysiert werden kann.
Die PDN-Analyzer-GUI mit ausgewählter vollständiger Power-Netz-Hierarchie. Die Anzeige der enthaltenen Netzwerke und Layer wird im unteren Panelbereich gesteuert.
Die PDN-Oberfläche bietet außerdem einen kompakten Bildschirmmodus (File » Compact Layout ), der den unteren Panelbereich nicht enthält und sich ideal für horizontales/vertikales Andocken im Hauptbildschirm von Altium Designer eignet. Um das Andocken des Bildschirms für den kompakten oder den Standardbildschirmmodus zu aktivieren, klicken Sie mit der rechten Maustaste in die Titelleiste der PDNA-Oberfläche, wählen Sie im Kontextmenü Allow Dock und anschließend die Option Horizontally oder Vertically .
Details zur Benutzeroberfläche des Panels PDN Analyzer finden Sie im aufklappbaren Abschnitt unten.
PDN Analyzer Panel
Layout-Modi
Das andockbare Panel PDN Analyzer wird am besten zusammen mit dem PCB Editor der Software verwendet, damit die visuellen Ergebnisse eines Analyselaufs sofort im Kupferlayout des Designs sichtbar sind. Im schwebenden (nicht angedockten) Modus kann das Panel auf einen zweiten Monitor verschoben werden, um den visuellen Zugriff auf den PCB Editor beizubehalten, oder es kann vertikal/horizontal im Hauptdesignbildschirm angedockt werden, um sich den Platz mit dem PCB Editor zu teilen.
Für Letzteres bietet das Panel einen kompakten Oberflächenmodus, bei dem der Hauptkonfigurationsbereich in eine separate Registerkartenoption verschoben wird (Config ). Um in diesen Modus zu wechseln, wählen Sie die Option Compact Layout aus dem Dropdown-Menü der Schaltfläche
Im Modus „Compact Layout“ wird der Konfigurationsbereich in einen Registerkartenzugriff umgewandelt, wodurch Bildschirmplatz für den PCB Editor erhalten bleibt.
Konfiguration
Der Konfigurationsbereich (oder Tab Config ) ist der Steuerung des Simulationsnetzwerks gewidmet und zeigt eine interaktive grafische Darstellung der aktuell ausgewählten Power-Netzwerke.
Simulation und Netzwerkverwaltung
Der Bereich links im Konfigurationsbereich/-tab wird für die Verwaltung von Simulationsdateien verwendet und bietet eine hierarchische Ansicht der geladenen Power-Netzwerke der Simulation. Es kann die vollständige Netzwerkstruktur oder einzelne Power-Netzwerke ausgewählt werden. Zu den Optionen dieses Bereichs gehören:
Das Dropdown-Menü
New Simulation – startet eine neue PDN-Simulation auf Basis eines einzelnen Power-/Ground-Netzwerks.
Open – öffnet eine zuvor gespeicherte oder beispielhafte Simulationskonfigurationsdatei (*.pdna).
Save – speichert die aktive Simulationskonfiguration unter dem aktuellen Namen auf dem Datenträger.
Save As – speichert die aktive Simulationskonfiguration unter dem gewünschten Namen auf dem Datenträger.
Explore – öffnet einen Windows-Dateibrowser am Speicherort der aktiven Simulation.
Explore Samples – öffnet einen Windows-Dateibrowser am Speicherort des Beispielprojekts der Installation (als ZIP-Archiv gespeichert) – entpacken Sie dieses Projekt an einen geeigneten Speicherort. Beachten Sie, dass das Projekt auch einen Satz von Beispiel-Konfigurationsdateien für den PDN Analyzer enthält, wobei jede auf eine bestimmte Kupfertemperatur eingestellt ist: 25 °C (nominal), 100 °C, 175 °C.
Compact layout – der oben beschriebene alternative Bildschirmmodus.
Right click options – wird durch Rechtsklick auf den Simulationsnamen der obersten Ebene aufgerufen.
Import (1.x) – lädt eine Simulationskonfiguration, die aus der vorherigen Version 1.xx des PDN Analyzer gespeichert wurde (*.pidc_config).
New Network – erstellt ein neues Netzwerk auf Basisebene innerhalb der aktuellen Simulationskonfiguration.
Remove – entlädt die ausgewählte Simulation.
Delete – entfernt das ausgewählte Netzwerk aus der Simulation (verfügbar als Rechtsklick-Option auf dem Namen eines einzelnen Netzwerks).
Clear Results – setzt die Analyseergebnisse des Power-Netzwerks zurück, einschließlich der aus einem vorherigen Simulationslauf zwischengespeicherten Ergebnisse.
Revert – stellt die letzten Simulationsanalyseergebnisse und die zugehörige Konfiguration wieder her.
Save – speichert die aktive Simulationskonfiguration unter dem aktuellen Namen auf dem Datenträger (*.pdna).
Save As – speichert die aktive Simulationskonfiguration unter dem gewünschten Namen auf dem Datenträger.
Copy – klont die ausgewählte Netzwerksimulation.
Explore – öffnet den Ordner /PDNAnalyzer_Output der aktuellen Simulation in einem Windows-Dateibrowser. Beachten Sie, dass dieser eine vollständig detaillierte Ereignisprotokolldatei für die zuletzt ausgeführte Simulation enthält (PDNAnalyzer.log).
Settings – öffnet den Dialog Settings dialog für die aktuelle Simulationskonfiguration. Die Einstellungen können exportiert/importiert (*.pdna.settings) und auf ihre Standardwerte zurückgesetzt werden.
Simulation – geben Sie die Einstellungen für die Metallleitfähigkeit des physischen Platinenkupfers und das Gewicht (Wandstärke) der Layer-Verbindungs-Vias an.
Limits – geben Sie die maximalen Stromdichtegrenzen an, die von der Simulation sowohl für Kupferlayer als auch für Vias in zwei Größen erkannt werden.
Misc – legen Sie Simulationsparameter fest, z. B. die verwendeten Stromdichteeinheiten und die Datenglättung (Rauschfilterung) sowie das Spannungsoffset-Schema, das zur Festlegung der Nullspannungsreferenz des Designs verwendet wird.
Die Schaltfläche PDN Analyzer DC Net Identification öffnet – dieser wird auch geöffnet, wenn der PDN Analyzer erstmals aufgerufen wird. Das System versucht automatisch, geeignete DC-Power-Netze im aktuellen PCB-Design zu erkennen.
Qualifiers – deaktivieren Sie bei Bedarf Qualifizierungsfilter, um die DC-Netze des Designs korrekt zu identifizieren. Die Filter basieren auf der Anzahl der Verbindungen und der üblichen Nomenklatur von Power-Netzwerken.
Potential DC Nets – eine tabellarische Liste der im Design identifizierten Power-Netze. Verwenden Sie die Optionen Enable all und/oder Hide rejected, um die Liste nach Bedarf für Ihre DC-Power-Analyse zu füllen.
Name – der Netzname, wie er aus den Netzdaten des Board-Designs extrahiert wurde. Verwenden Sie das zugehörige Suchfeld, um die Liste anhand eines eingegebenen Schlüsselworts zu filtern.
Nominal Voltage – geben Sie für Power-Netze eine geeignete Spannung als grundlegende Quelldaten für die Analyse ein.
Select – verwenden Sie die Kontrollkästchen, um festzulegen, welche Netze von der PDN-Simulation registriert (identifiziert) werden sollen.
Reject/Add Selected – verwenden Sie die Schaltflächen Currently Identified DC Nets übernommen werden.
Currently Identified DC Nets – eine tabellarische Liste von Power-Netzen, die der PDN-Simulation zur Verfügung stehen und aus der Liste Potential DC Nets übernommen wurden.
Select – verwenden Sie die Kontrollkästchen, um Netze auszuwählen, die durch die Schaltfläche
Klicken Sie auf einen Netzeintrag, um per Cross-Probing zu diesem Netz im PCB Editor zu springen.
Die Schaltfläche
Grafik des Power-Netzwerks
Der Hauptteil des Konfigurationsbereichs zeigt eine interaktive grafische Darstellung der in der Netzwerkstruktur der Simulation (links) ausgewählten Power-Netzwerkstruktur. Wenn der Simulationsname der obersten Ebene ausgewählt ist, zeigt die Grafik die Gesamtkonnektivität der untergeordneten Power-Netzwerke – doppelklicken Sie auf ein grafisches Element eines Teilnetzwerks, um dieses Teilnetzwerk zu öffnen. Die interaktive Grafik wird auch verwendet, um aus den Netzdaten und der Konnektivität des PCB-Designs mithilfe ihrer Rechtsklick-Optionen oder durch Doppelklick auf grafische Elemente ein Power-Netzwerk zu erstellen.
Bewegen Sie den Cursor über ein aktives Element (Source, Load, Serienschaltungselement usw.), um eine Zusammenfassung seiner Eigenschaften, Konnektivität und gegebenenfalls Analyseergebnisse anzuzeigen.
► Ausführliche Informationen zum Erstellen verschiedener Arten von Power-Netzwerken finden Sie unten unter Example 1 , Example 2 und Example 3 .
Klicken Sie mit der rechten Maustaste auf die Konfigurationsgrafik oder eines ihrer Elemente, um auf die folgenden Optionen zuzugreifen:
New Network – erstellt ein neues Netzwerk auf Basisebene (Power- und Ground-Nets) innerhalb der aktuellen Simulation.
Edit Net – legt die Einstellungen eines Power-Netzwerks im Dialog Choose Net fest (auch per Doppelklick auf ein Netzwerkelement verfügbar). Der Dialog enthält eine auswählbare Liste der für die Simulation verfügbaren Nets (wie im Dialog PDN Analyzer Net Identification definiert, der über die Schaltfläche
Extend Net – dient dazu, dem ausgewählten Net über ein Serienelement automatisch ein weiteres Net hinzuzufügen. Das zusätzliche Net wird im Dialog Choose Net ausgewählt, während das eingefügte Serienschaltelement durch Doppelklick auf dessen Element im Dialog Device Properties konfiguriert wird. Weitere Informationen finden Sie unter Extending Networks Through Series Elements .
Add Source – fügt über den Dialog Device Properties eine Spannungsquelle oder ein Voltage Regulator Model (VRM)-Quellgerät zwischen einem angegebenen Power-/Ground-Net-Paar hinzu. Der Dialog ist auch per Doppelklick auf ein vorhandenes Source-Element verfügbar. Weitere Informationen zur Arbeit mit VRMs finden Sie unter Including Voltage Regulator Models .
Add Load – fügt über den Dialog Device Properties einen Widerstand, eine Stromsenke oder ein Voltage Regulator Model (VRM)-Lastgerät zwischen einem angegebenen Power-/Ground-Net-Paar hinzu. Der Dialog ist auch per Doppelklick auf ein vorhandenes Load-Element verfügbar.
Delete – entfernt das Power-Net aus der Simulation. Beachten Sie, dass ein Netzwerk mindestens ein Power-Net und ein Ground-Net enthalten muss.
Settings – öffnet den Dialog Settings , wie oben beschrieben.
Der Dialog Device Properties , der beim Hinzufügen oder Bearbeiten eines vorhandenen Geräteelements (Load, Source usw.) verwendet wird, bietet Einstellungen zur Festlegung von Gerätetyp, Konnektivität und Parametern.
Die verfügbaren Einstellungsoptionen des Dialogs hängen von der Funktion des platzierten oder bearbeiteten Geräteelements ab, sind aber im Allgemeinen wie folgt:
Device Type – verwenden Sie das Dropdown-Menü, um den Gerätetyp auszuwählen; die verfügbaren Optionen werden durch den Elementtyp (Source, Load usw.) bestimmt.
Set Connectivity – verwenden Sie die Dropdown-Optionen Net und Refdes der Liste, um die Terminal -Verbindungen des Geräts aus den verfügbaren Nets und Knoten auszuwählen, wobei die Anschlüsse wie in der Grafik des Simulationsmodells Schematic angegeben sind. Die Net-Verbindungen Pins werden anhand der Net-Konnektivität des angegebenen Knotens automatisch zugewiesen.
Filter – verwenden Sie die Option List DC Nets Only , um die verfügbaren Optionen Net einzuschränken, und die Option Group Pins by Name , um miteinander verbundene Gerätepins zusammenzufassen. Wenn Letztere deaktiviert ist, können einzelne Pins nach Bedarf über die Kontrollkästchen Select ausgewählt/abgewählt werden, die durch Klicken in das Feld Pins eingeblendet werden. Weitere Informationen finden Sie im LCD-Beispiel unter Working with Loads .
Set Parameters – die verfügbaren Parameteroptionen hängen vom Typ des platzierten (oder bearbeiteten) Geräts ab, definieren aber im Allgemeinen dessen Grundeigenschaften, wie die Ausgangsspannung und den Innenwiderstand einer Spannungsquelle, den Laststrom einer Stromsenke oder den Widerstandswert einer Widerstandslast.
Limits – die Spannungs-, Strom- oder Leistungsgrenzen des Geräts, die beim Ausführen der Simulation eine Violation auslösen. Eine Violation wird durch einen roten gestrichelten Rahmen um die Grafik des betreffenden Elements und ein rotes Symbol beim Netzwerknamen angezeigt: Beispiele finden Sie unter Current Density Limit Violations oder Other Violations .
Registerkarte Messages
Die Registerkarte Messages enthält eine fortlaufende Liste der Simulationsereignisse für die zuletzt ausgeführte PDN-Analyse, einschließlich aller aufgetretenen Violations. Im Fall eines fehlgeschlagenen Simulationslaufs enthält die Liste einen Ereigniseintrag mit einer Zusammenfassung des Problems. Weitere Informationen zu einem Simulationslauf finden Sie in der Datei PDN_Analyser.log, die über die Konfigurationsoption Explore verfügbar ist.
Registerkarte Visual
Die Registerkarte Visual der PDN Analyzer-Oberfläche bietet ein hohes Maß an Kontrolle darüber, wie die Daten der Power-Netzwerkanalyse im PCB Editor angezeigt werden. Sie ermöglicht es Ihnen festzulegen, welche Art von Informationen im PCB-Layout-Rendering enthalten ist, wie die Ergebnisdaten skaliert werden, wie und ob interessante Punkte hervorgehoben werden und welche Informationen exportiert werden. Das gerenderte Layout im PCB Editor gilt für das Power-Netzwerk, das aktuell in der Netzwerkhierarchie Configuration des PDN Analyzer ausgewählt ist.
Verwenden Sie die Standardeinstellungen der Registerkarte Visual als Ausgangspunkt für die Einrichtung der PCB-Layout-Anzeige. Diese sind so eingestellt, dass das farblich abgestufte Spannungsprofil über alle Power-Rail-Nets im 2D-Modus angezeigt wird – deaktivieren Sie die Option Overlay , um die reinen Analyseergebnisse zu sehen. Änderungen an den Einstellungen auf der Registerkarte Visual werden sofort im PCB-Rendering übernommen.
Die Optionen der Registerkarte Visual umfassen:
Voltage – wählen Sie die Schaltfläche Color Scale ).
Current Density – wählen Sie die Schaltfläche Color Scale ).
Current Direction – aktivieren Sie die Option Show Arrows , um Pfeile zur Anzeige von Stromrichtung/-verteilung über das gerenderte PCB-Layout zu legen. Wählen Sie die Option Noise Suppression , um eine Datenglättung für ein weniger überladenes visuelles Ergebnis anzuwenden.
Probe – wählen Sie die Schaltfläche Probe zu öffnen, in dem zwei Datenpositionen im gerenderten Layout interaktiv ausgewählt und ihre numerischen Werte verglichen werden können. Weitere Informationen finden Sie unter Data Probe .
Image Capture – wählen Sie die Schaltfläche Manage Image Capture zu öffnen, in dem das aktuelle PCB-Rendering erfasst und gespeichert werden kann. Die Bilder werden im Ordner /HTMLReport/ImagesCache der Projektsimulation gespeichert, um später in ein Report aufgenommen zu werden. Weitere Informationen finden Sie unter Analysis Report .
Peak Values – wählen Sie die Option Highlight Peak Values , um das Maximum oder Minimum (gemäß den Optionen Filter ) Value in den aktuell ausgewählten Nets und Lagen visuell zu markieren und hervorzuheben. Verwenden Sie die Optionen Scope , um den Erkennungsbereich festzulegen, die Schaltfläche Locate , um den Spitzenwertpunkt visuell hervorzuheben, und die Datenpunktpfeile ( Locating Power Integrity issues .
Voltage Contour – wählen Sie die Option Slider , um eine gestrichelte Linienüberlagerung zu aktivieren, die den Spannungspegel an dieser Konturlinie darstellt. Der erkannte Pegel entspricht der Position des Schiebereglers und ist ein Spannungs- oder Prozentwert, wie durch die zugehörigen Optionen Indicate bestimmt. Wählen Sie die Option Specific Points , um Spannungskonturlinien an jedem der angegebenen Prozentpunkte zu aktivieren. Klicken Sie auf Specific Point auf ihre Standardwerte zurückzusetzen, und auf die Schaltfläche Voltage Contour .
Net – wählen Sie die Nets aus, die Sie in den gerenderten PCB-Analyseergebnissen anzeigen möchten. Die Nets sind nach verfügbaren Power-Netzwerken gruppiert.
Layer – wählen Sie die Board-Lagen aus, die Sie in den gerenderten PCB-Analyseergebnissen anzeigen möchten. Beachten Sie, dass Vias im 3D-Ansichtsmodus zur Auswahl verfügbar sind.
Views – verwenden Sie die Schaltflächen Overlay , um die Standard-PCB-Anzeige des Editors zu aktivieren/deaktivieren, und die Schaltfläche Display Control and Options .
Color Scale – legen Sie mit den Optionen Auto fest, ob der gerenderte Farbverlauf als gesamter Prozentbereich (Per Rail ) oder als Verlauf angezeigt wird, der der vollständigen Spannungsbereichsdatenspanne entspricht (Displayed ). Letzteres wird am besten verwendet, wenn ein einzelnes Net angezeigt wird. Wählen Sie den Modus Manual , um den angezeigten Bereich auf die in den Feldern Min und Max eingegebenen Spannungswerte zu überschreiben. Weitere Informationen finden Sie unter Visual Rendering in the PCB Editor .
Report – klicken Sie auf die Schaltfläche HTML Report einen HTML-basierten PDN-Analysebericht zu konfigurieren und zu erzeugen. Weitere Informationen finden Sie unter Analysis Report .
Registerkarte Pins
Die Registerkarte Pins zeigt eine Liste aller Bauteil-Pins im Design, die mit konfigurierten Power-Netzwerken verbunden sind. Jeder Bauteil-Pin-Eintrag enthält seine Nummer, das verbundene Net sowie die zugehörigen Ergebniswerte Voltage und Current aus dem letzten Simulationslauf. Klicken Sie auf eine Spaltenüberschrift, um die Liste nach diesem Namen zu sortieren, und klicken Sie erneut, um die Reihenfolge umzukehren.
Doppelklicken Sie auf einen Eintrag, um zu diesem Pin im PCB Editor zu cross-proben. Wenn die Verbindung des Pins (Pads) in der gerenderten Ansicht nicht sichtbar ist, stellen Sie sicher, dass die Layer und das Power-Net , mit dem er verbunden ist, im Bereich/in der Registerkarte Configuration aktiviert sind.
Die Auflistung auf der Registerkarte Pins ist nach Bauteilbezeichner sortiert und – bewegen Sie den Cursor über das Bild – nach Pin-Strom sortiert.
Registerkarte Vias
Die Registerkarte Vias zeigt eine Liste aller PCB-Vias im Design, die mit konfigurierten Power-Netzwerken verbunden sind. Jeder Via-Eintrag enthält das verbundene Net, die Ortskoordinaten, das Lagenpaar sowie die zugehörigen End-to-End-Ergebniswerte Voltage, Current und Current Density aus dem letzten Simulationslauf. Klicken Sie auf eine Spaltenüberschrift, um die Liste nach diesem Namen zu sortieren, und klicken Sie erneut, um die Reihenfolge umzukehren.
Doppelklicken Sie auf einen Eintrag, um zu diesem Via im PCB Editor zu cross-proben. Wenn das Via in der gerenderten Ansicht nicht sichtbar ist, stellen Sie sicher, dass Via in der Liste Layer aktiviert ist (verfügbar in der 3D-Ansicht) und dass das verbundene Power-Net im Bereich/in der Registerkarte Configuration aktiviert ist.
Die Auflistung auf der Registerkarte Vias ist nach Net-Verbindung sortiert und – bewegen Sie den Cursor über das Bild – nach Stromdichte sortiert.
Registerkarten Power Network
Für jedes in der Simulationskonfiguration verfügbare Stromversorgungsnetz ist eine Registerkartenansicht verfügbar – welche Netzwerk-Registerkarten sichtbar sind, wird durch die Auswahl des Stromversorgungsnetzes im Bereich/Tab Configuration bestimmt. Die mit dem Netzwerknamen bezeichnete Registerkarte des Stromversorgungsnetzes bietet eine umfassende Auflistung gruppierter Simulationsergebnisse und berechneter Daten, die für dieses Stromversorgungsnetz gelten. Ebenfalls enthalten ist eine Zusammenfassung des Netzwerk-Leistungsverbrauchs.
Die Datengruppen in der Auflistung beziehen sich auf Geräte innerhalb des Stromversorgungsnetzes (Quellen, Lasten und Serienelemente), wobei für jedes Gerät ein Dateneintrag Performance Summary und Pin Voltage/Current Details enthalten ist. Zusammen mit Details zum Gerät zeigen die Datengruppen wichtige Spannungs- und Stromwerte sowie – im Fall der Leistungszusammenfassung – berechnete Sicherheitsmargen, die sich auf die im Dialog Device Properties angegebenen Gerätegrenzen beziehen.
Identifizierung von DC-Netzen
Wenn der PDN Analyzer erstmals für ein PCB-Design geöffnet wird, versucht er, anhand der Netzdaten des Designs und auf Basis gängiger Bezeichnungen für Stromversorgungsnetze alle DC-Stromversorgungsnetze zu identifizieren. Wenn nicht alle potenziellen Stromversorgungsnetze identifiziert wurden, deaktivieren Sie geeignete Filteroptionen Qualifiers , oder wählen Sie die Option Enable all nets for filtering , um alle Netze anzuzeigen.
Verwenden Sie die Kontrollkästchen Select , um auszuwählen, welche Stromversorgungsnetze dem PDNA-Analyzer zur Verfügung stehen sollen, und geben Sie in den zugehörigen Feldern Nominal Voltage passende Spannungspegel ein. Klicken Sie auf die Schaltfläche Add Selected , um die Liste Currently Identified DC Nets zu füllen und diese Netze als identifizierte Stromversorgungsnetze zu bestätigen.
Beachten Sie, dass ein Doppelklick auf einen aufgelisteten Netzeintrag im Dialog einen Cross-Probe zu diesem Netz im PCB-Layout ausführt.
Weitere Netze können während der Einrichtung der PDN-Analyse identifiziert und angewendet werden, indem Sie in der GUI des Analyzers die Schaltfläche DC Nets auswählen.
Die folgenden Analysebeispiele dienen dazu, die wichtigsten Fähigkeiten und Funktionen des PDN Analyzer zu demonstrieren. Jedes Beispiel zeigt nur eine von vielen möglichen Parameterkonfigurationen, die verwendet werden könnten, um die Power Integrity des Netzwerks auf unterschiedliche Weise zu bewerten – je nachdem, worauf der Fokus liegt. Beachten Sie, dass eine erfolgreich abgeschlossene Analyse als PDNA-Konfigurationsdatei gespeichert werden kann (*.pdna) und jederzeit erneut geladen werden kann – File » Save As und File » Open (standardmäßig im Ordner PDNAnalyzer_Config des Projekts)
Beispiel 1
Dieses Beispiel zeigt die Grundlagen zum Einrichten einer Power-Integrity-Simulation mit einem einfachen Stromversorgungsnetz und dessen Stromlasten. Es ist so konfiguriert, dass die Verteilung der 5-V-Versorgungsschiene und ihres Masse-Rückstrompfads im Referenzprojekt SpiritLevel-SL1 bewertet wird, wenn das LCD-Display des Designs angeschlossen ist. In diesem Fall wird die Versorgungsschiene 5V als einfache Spannungsquelle betrachtet, und ihre verbundenen Netzwerke (wie etwa über den Schalter S1) werden nicht einbezogen.
Die vorläufigen Bedingungen für dieses PDN-Simulationsbeispiel sind:
das PCB-Projekt Spirit Level ist in Altium Designer geöffnet
die Anwendung PDN Analyzer ist aktiv (Tools » PDN Analyzer )
die DC-Netze des PCB-Designs wurden im Dialog PDN Analyzer DC Net Identification identifiziert, wie oben beschrieben .
Beginnen Sie den Analyseprozess, indem Sie die Stromversorgungs- und Massenetze festlegen. Doppelklicken Sie auf die Elemente <Power Net> und <Ground Net> in der Netzwerk-Grafik der GUI, um den Dialog Choose Net zu öffnen, der eine Auswahl der identifizierten Stromversorgungsnetze anbietet.
Verwenden Sie bei Bedarf die Qualifizierungs-/Filteroptionen des Dialogs, um die aufgelisteten Netze einzuschränken oder zu erweitern, oder kehren Sie zum Hauptbildschirm zurück und wählen Sie die Schaltfläche DC-Stromversorgungsnetze erneut zu identifizieren.
Zwischen den festgelegten Stromversorgungs- und Massennetzen kann nun ein Quellen- oder Lastelement hinzugefügt werden – beachten Sie, dass die Statusanzeigen für Ground und Power in einen aktivierten Zustand wechseln (✔ ). Klicken Sie mit der rechten Maustaste in den Arbeitsbereich der Netzwerk-Grafik und wählen Sie im Kontextmenü Add Source (oder Add Load ), um den Dialog Device Properties zu öffnen. Die Schritte sind, wie im Dialog angegeben, wie folgt:
Zum Hinzufügen einer Stromquelle für das Netzwerk, in diesem Fall einer einfachen Spannungsquelle, wählen Sie die Option Voltage Source aus dem Dropdown-Menü Device Type des Dialogs.
In der Auflistung der Quellenkonnektivität versucht PDNA, anhand der Parameter des Stromversorgungsnetzes die korrekten Netzverbindungsoptionen auszuwählen – dies erfolgt zwischen den Netzen 5V und GND. Verwenden Sie die Optionen des Dropdown-Menüs Refdes , um die Anschlussstellen der Komponente für die Quellenspannung festzulegen. In diesem Beispiel wird der Punkt der Quellenspannung als TP1 festgelegt und seine Masse-Rückführung als DC-Eingangsbuchse des Designs J1 (Pins 2 und 3).
Im unteren Abschnitt des Dialogs legen die Quellenparameter die Attribute des Simulationsmodells der Spannungsquelle fest. Hier wird die Quellenspannung (Vout ) auf 5V gesetzt und der Innenwiderstand des Modells (Rout ) auf der Standardeinstellung 0Ω belassen.
Schließlich werden der maximale Quellenstrom und der Pin-Strom (für Quellen mit mehreren Ausgangspins) auf den Standardeinstellungen belassen (0A: Don't Care). Wenn die Limits auf bestimmte Stromwerte gesetzt werden, kennzeichnet die PDN-Analyse eine Verletzung, falls die Simulationsergebnisse diese Werte überschreiten.
Fügen Sie mit demselben Vorgehen wie beim Hinzufügen einer Quelle zum Netzwerk eine Last hinzu und legen Sie deren Parameter im Dialog Device Properties fest.
In diesem Fall wird eine Stromsenkenlast (Device Type: IC (Current)) hinzugefügt, um den Strom darzustellen, den die LCD-Komponente des Designs aus der 5-V-Schiene zieht. Beachten Sie, dass auch eine rein ohmsche Lastoption verfügbar ist, indem Resistor als Device Type gewählt wird.
Legen Sie die Lastverbindung als LCD1 fest und geben Sie den Load Current an, den sie aus der 5-V-Versorgung ziehen wird – beachten Sie, dass Einheitenpräfixe unterstützt werden (zum Beispiel 500m zur Darstellung von 0.5A). Obwohl die Einstellungen für Limits optional sind, wurden diese hier auf +/-10% gesetzt (über die zugehörige Schaltfläche), wodurch eine Simulationsverletzung ausgelöst wird, wenn die Spannung an der Last selbst unter 4,5 V fällt (oder über 5,5 V liegt).
Wenn das Stromversorgungsnetz definiert und alle Parameter festgelegt sind (alle Netzwerkelemente haben einen zugehörigen Status ✔ ), kann die PDN-Analyse durch Auswahl der Schaltfläche Messages als Ereignisstrom angezeigt, der auch die Ursache eines Simulationsfehlers angibt, falls der Prozess nicht abgeschlossen werden kann.
Wenn eine Analyse ausgeführt wird, wird die aktuelle Simulationskonfiguration – die festgelegten Netze, Quellen/Lasten usw. und ihre zugehörigen Parameter – zusammen mit den Ergebnisdaten der Analyse gespeichert (File » Explore ; siehe Ordner PDNAnalyzer_Ouput). Diese Konfiguration kann jederzeit für die aktuelle Simulation wiederhergestellt werden, indem Sie mit der rechten Maustaste auf den Simulationsnamen klicken und im Kontextmenü Revert wählen.
Die unmittelbaren Ergebnisse der PDN-Analyse sind in der Netzwerk-Grafik zu sehen; dort werden die berechneten Spannungs- und Strompegel von Last/Quelle angezeigt (wo zutreffend) sowie die Hervorhebung aller Netzwerkabschnitte, die eine Parameterverletzung verursacht haben. Beachten Sie, dass die Registerkarte Visual jetzt fokussiert und aktiv ist.
Bewegen Sie den Cursor über ein beliebiges Element im Netzwerk (Last, Quelle oder Series Element ), um zusätzliche Informationen wie die festgelegten Parameter und Analyseergebnisse anzuzeigen.
Visuelles Rendering im PCB-Editor
Die Simulationsergebnisse können nun grafisch im PCB-Editor von Altium Designer angezeigt werden, gesteuert durch die im Tab Visual von PDNA verfügbaren Einstellungen. Stellen Sie die visuellen Optionen so ein, dass Voltage sowohl für Layers (Top und Bottom) des 5V Net angezeigt wird – die anfänglichen Standardanzeigeeinstellungen. Die Analyseergebnisse werden im PCB-Editor gerendert und ersetzen die vorhandene PCB-Grafiküberlagerung.
Die Ansicht des Spannungsabfalls entlang des ausgewählten Netzpfads, in diesem Fall von der 5-V-Quelle bei TP1 bis zur Komponente LCD1, wird mit einem Farbverlauf dargestellt, der der unten in der Ansicht gezeigten Spannungsskala entspricht. Diese wird als Spannungsprozentsatz angezeigt (die Option Per Rail unter Color Scale ) oder als tatsächlicher Spannungsbereich (die Option Displayed ).
Im folgenden Bild stellt der Farbübergang entlang des Netzwerkpfads auf der Leiterplatte den gesamten Spannungsabfall dar, wobei der Mindestpegel (0%: blau) aufgrund von IR-Verlusten an der Komponente LCD1 liegt und der Maximalpegel (100 %: rot) am festgelegten Quellenspannungspunkt (TP1).
Um die entsprechende Stromanalyse für das Netzwerk anzuzeigen, wählen Sie im Tab Visual die Option Current Density . Hier beziehen sich die Farbstufen im Netzwerkpfad der Leiterplatte auf den prozentualen Verlauf der Stromdichte, wobei 100 % (rot) die maximal berechnete Stromdichte im Layout des Netzwerkpfads anzeigt und 0 % (blau) den Minimalwert – höchstwahrscheinlich 0A/mm2 .
Beachten Sie, dass die alternative Spannungs-/Stromskalenoption (Displayed ) zwar ein intuitiverer Skalenstil für die Anzeige einzelner Netzwerke ist, jedoch nur begrenzt nützliche Informationen für die gleichzeitige Anzeige mehrerer Spannungsnetze liefert – wie etwa 5 V and GND in diesem Beispiel oder wenn mehrere Stromversorgungsnetze in einem Design analysiert wurden.
Um die Power-Integrity-Ergebnisse im GND-Rückstrompfad des Beispiels anzuzeigen und zu analysieren, deaktivieren Sie die 5-V-Netzwerkoption in der Liste Net unter dem Tab Visual von PDNA und wählen Sie dann das GND-Netzwerk aus. Der Masse-Rückstrompfad verläuft sowohl über die Top- als auch die Bottom-Layer des Designs, die im PCB-Editor einzeln angezeigt werden können, indem Sie jeden Eintrag in der Liste Layer von PDNA auswählen.
Das folgende Bild zeigt die Spannungsanzeige für die Bottom-Lage des GND-Netzes, wobei die Color Scale -Skala auf Displayed eingestellt ist. Der höchste Spannungsabfall (rot: ungefähr 0,5 mV) befindet sich am GND-Pin des LCD, während der geringste Spannungsabfall (blau: ungefähr 0 V) am Rückführungspunkt der Spannungsquelle (J1) auftritt.
Das Umschalten auf die Current Density -Option der PDNA zeigt die maximalen Strom-„Hotspots“ in Rot. Das maximale Stromdichteniveau selbst (1.74 A/mm2 ) ist sehr niedrig und liegt deutlich innerhalb akzeptabler Grenzen.
Anzeige-Steuerung und Optionen
Der PDN Analyzer bietet mehrere interaktive Anzeigeoptionen, die festlegen, wie die Analyseergebnisse im Altium Designer PCB Editor grafisch dargestellt werden. Zusammen mit den Optionen für die Anzeige Color Scale kann die Grafik zwischen der Darstellung 2D und 3D umgeschaltet werden, wobei Letztere einen wertvollen Einblick in die Analyseergebnisse durch Vias und zwischen Lagen bietet.
Es gibt außerdem eine Option, um die Analyseergebnisse aus der Editor-Anzeige Clear , wodurch automatisch wieder zur grafischen Standarddarstellung des Board-Layouts zurückgekehrt wird. Im Gegensatz dazu aktiviert die Option Overlay der Ansicht die Board-Layout-Ansicht, die zusammen mit allen aktuell angezeigten Analyseergebnissen dargestellt wird. Diese Option ist besonders nützlich, um zu bestätigen, wo sich ein interessanter Punkt in den Analyseergebnissen im eigentlichen Board-Layout befindet.
Arbeiten mit Lasten
Bei Bedarf können dem Netzwerk weitere Lasten hinzugefügt und die Leistungsanalyse erneut ausgeführt werden, um die Ergebnisse zu bewerten. Um beispielsweise den kleinen Laststrom (etwa 15mA) hinzuzufügen, der auf die Power-LED des Designs zurückzuführen ist, wählen Sie deren Serienwiderstand (R15) als 5V-Schienenanschluss und den LED-Pin als GND-Anschluss.
Der PDN Analyzer erlaubt außerdem die Festlegung von Geräte-Pin-Verbindungen für eine Last, wodurch wiederum mehrere Lastmodelle für ein einzelnes Bauteil erstellt werden können, das über verschiedene Pins unterschiedliche Ströme aufnimmt.
Das LCD-Bauteil im Beispielprojekt demonstriert diese Situation: Seine 5V-Verbindung an Pin 15 (LED+) versorgt die Display-Hintergrundbeleuchtung, während die 5V-Verbindung an Pin 2 (VDD) die interne Logik versorgt – in der Praxis wird Pin 15 deutlich mehr Strom aufnehmen als Pin 2.
Als zuvor hinzugefügtes einzelnes PDNA-Lastmodell wurden beide Pins von LCD1 (standardmäßig) als 5V-Lastanschluss festgelegt, und die PDN-Analyse verteilte den Laststrom von LCD1 gleichmäßig auf diese Pins. Um die Genauigkeit der Leistungsanalyse zu verbessern, kann die Komponente LCD1 als two Lastmodelle dargestellt werden: eines für jeden 5V-Pin und den zugehörigen Laststrom. Diese Änderung kann vorgenommen werden, indem die Pin-Parameter des vorhandenen LCD1-Lastmodells bearbeitet und anschließend eine weitere Last für den getrennten Pin hinzugefügt wird.
Öffnen Sie das vorhandene LCD1-Lastmodell, indem Sie im Netzwerkgrafikbild doppelt auf dessen Symbol klicken, um den Dialog Device Properties zu öffnen. Klicken Sie dann doppelt in das Feld Pins(s) des 5V-Power-Netzeintrags. Der daraus resultierende Pin-Bearbeitungsmodus ermöglicht die Auswahl einzelner Geräte-Pins für diese Last. Deaktivieren Sie Pin 2, um die Last nur für Pin 15 (LED+) neu zu konfigurieren, und passen Sie den Parameter Load Current beispielsweise auf 75mA an, um den Strom der LCD-Hintergrundbeleuchtung darzustellen.
Erstellen Sie anschließend eine weitere 5V-Netzwerklast für LCD1 und setzen Sie Pin 2 als aktiv (bei deaktiviertem Pin 15), um die VDD-Last darzustellen, die auf einen entsprechend niedrigeren Load Current gesetzt werden kann – beispielsweise 20mA.
Das 5V-Stromversorgungsnetz kann dann erneut analysiert werden, um eine genauere Darstellung der LCD1-Last über die Netzwerkpfade zu erhalten.
Der Unterschied in der Laststromverteilung wird sichtbar, wenn man die Stromdichte der Leiterbahnen des LCD1-Stromversorgungsnetzes zwischen der ursprünglichen und der aktualisierten Lastanordnung vergleicht. Die folgenden Stromdichte-Analysebilder zeigen links das Ergebnis des ursprünglichen LCD1-Einzellastmodells und rechts das aktualisierte Mehrlast-Ergebnis.
Beachten Sie die Stromdichte in den Leiterbahnen, die Pin 2 (das LCD-Pad weiter links) und Pin 15 versorgen. Die aktualisierte Version zeigt korrekt, dass der Großteil des LCD-Stroms zu Pin 15 (dem LCD-Pad weiter rechts) fließt, anstatt gleichmäßig zwischen den beiden Pins verteilt zu werden, wie es zuvor der Fall war (linkes Bild).
Simulationseinstellungen
Die Ergebnisse einer Analyse und insbesondere das Ausmaß der IR-Verluste in den Board-Flächen hängen auch von der Spezifikation für die Leitfähigkeit des Board-Kupfers und die Via-Wandstärke ab. Um diese Einstellungen anzuzeigen und zu bearbeiten, wählen Sie die Registerkarte Simulation im Dialog Settings – um auf den Dialog zuzugreifen, klicken Sie mit der rechten Maustaste auf den Namen der aktuellen Analyse und wählen Sie Settings aus dem Kontextmenü.
Metallleitfähigkeit
Der Abschnitt Metal Conductivity des Dialogs enthält Details und Einstellungen für den Leitfähigkeitswert (Kehrwert des spezifischen Widerstands; 1/R) des in einem Design verwendeten Metalls. Die Basisleitfähigkeit (oder der spezifische Widerstand), der Temperaturkoeffizient und/oder die Temperatur können im Dialog ausgewählt oder geändert werden, um die Eigenschaften des Board-Aufbaus eines Designs widerzuspiegeln:
Pure Copper – für Kupfer wird typischerweise eine Leitfähigkeit von 5.88e7S/m bei 25°C sowie ein thermischer Leitfähigkeitskoeffizient von 0.4%/°C angenommen. Dieser positive Temperaturkoeffizient bedeutet, dass eine Erhöhung der Einstellung Temp. Compensation im Dialog von 25°C auf 125°C (100°C Delta) die Simulationsleitfähigkeit beispielsweise um 40% auf 3.53e7S/m verringert.
PCB Copper – dies ist die Standardeinstellung für Simulationen und entspricht Leitfähigkeitswerten, die in der Fachliteratur als repräsentativ für das Metall in galvanisch abgeschiedenem PCB-Kupfer (ED) angegeben werden, das mit 4.7e7S/m bei 25°C und einem thermischen Koeffizienten von 0.4%/°C gemessen wird.
Custom – wählen Sie diese Option, um spezifische Leitfähigkeits- oder Widerstandswerte für die Simulation einzugeben.
Beachten Sie, dass der angezeigte Wert Sim Conductivity den endgültigen Leitfähigkeitswert darstellt, nachdem alle Parameter berücksichtigt wurden – der Wert Sim Resistivity ist dessen Kehrwert.
Via
Stellen Sie den Wert Via Wall Thickness im Dialog ein, um die Stärke des Via-Wandmetalls für alle Vias in der Design-Simulationsanalyse festzulegen.
Die Einstellung kann die DC-Verluste des Stromversorgungsnetzes aufgrund des inhärenten Widerstands, den ein dünnwandiges (plattiertes) Via darstellt, merklich beeinflussen. Bei ausreichender Größe/Stärke wird ein Via die DC-Performance eines Designs jedoch nicht beeinträchtigen und dieselbe Stromdichte wie die angeschlossenen Stromleiterbahnen aufweisen – und keinen nennenswerten Spannungsverlust zwischen seinen Anschlusspunkten. Ein Beispiel einer DC-Analyse von Verlusten über Vias wird in einem Abschnitt weiter unten gezeigt.
Im Hinblick auf die Simulation definieren Via-Größe und Wandstärke effektiv die Menge des leitfähigen Materials, die durch das Via repräsentiert wird, und damit dessen Widerstand/Leitfähigkeit. Die Simulation geht davon aus, dass der Via-Durchmesser die fertige Bohrungsgröße darstellt und die Via-Wandstärke dann den Via-Durchmesser vergrößert. Daher gilt: Finished Hole Diameter + (2 x Wall_Thickness) = Drill Diameter.
Beispiel 2
Dieses Beispiel zeigt, wie eine Reihe verbundener Netzwerke implementiert werden kann, die als Ganzes analysiert werden können, wobei die Parameter der Serienschaltungselemente berücksichtigt werden, die sie miteinander verbinden. Es bietet außerdem einen Überblick über das Hinzufügen von Voltage Regulator Model (VRM)-Quellen, die ebenfalls als Verbindungen zwischen Netzwerken fungieren, und darüber, wie eine vollständige Hierarchie des Stromversorgungsnetzes eines Designs aufgebaut wird.
Das Beispiel modelliert das Netzwerk PWR_IN bis 5V des Referenzprojekts SpiritLevel-SL1 und umfasst sowohl die 3,3V- (VCCO) als auch die 1,8V-VRMs (VCCINT), um eine vollständige Stromversorgungsnetzstruktur zu erstellen.
Die Ausgangsbedingungen für dieses PDN-Simulationsbeispiel sind:
das Spirit Level PCB-Projekt ist in Altium Designer geöffnet
die PDN Analyzer-Anwendung ist aktiv (Tools » PDN Analyzer )
die DC-Netze des PCB-Designs wurden im Dialog PDN Analyzer DC Net Identification identifiziert, wie oben beschrieben .
Beginnen Sie den Aufbau des Beispiel-Stromversorgungsnetzes, indem Sie das Eingangs-Power-Netz (PWR_IN) in einer neuen Simulation festlegen (wählen Sie bei Bedarf File » New Simulation ). Wie im Projektschaltplan angegeben, ist der PDN-Parameter <Power Net> gleich PWR_IN, <Ground Net> ist GND und Source ist J1.
Netzwerke über Serienschaltungselemente erweitern
Um den vollständigen Strompfad vom Netzwerk PWR_IN zum Netzwerk 5V zu modellieren, müssen die in Serie geschaltete Sicherung (F1) und der Schalter (S1) zusammen mit ihrem dazwischenliegenden Netz hinzugefügt werden. In der PDNA-Oberfläche geschieht dies durch schrittweises Erweitern des Stromversorgungsnetzes. Jede Netz-„Erweiterung“ wird durch ein universelles Serienschaltungselementmodell verbunden.
Ein Netz wird erweitert, indem Sie zunächst mit der rechten Maustaste in das Netzwerk klicken, das Sie ergänzen möchten, und im Kontextmenü die Option Extend Network wählen. Wählen Sie im Dialog Choose Net das Netzwerk aus, das über ein Serienschaltungselement mit PWR_IN verbunden ist, in diesem Fall also NetD1_2 – das Netzwerk, das F1 und Pin 3 von S1 verbindet, welcher als Pin 2 der Diode D1 identifiziert ist.
Da dieses Netzwerk in der anfänglichen Phase der DC-Netz-Identifikation wahrscheinlich nicht registriert wurde, deaktivieren Sie die Option List DC nets only im Dialog Choose Net , damit dieses Netz zur Auswahl angezeigt wird.
Der Prozess der Netzerweiterung fügt automatisch ein Serienschaltungselement zwischen den beiden Netzen hinzu – doppelklicken Sie auf dieses Element, um seine Konnektivität und Parameter im Dialog Device Properties festzulegen. Das Serienschaltungselementmodell besteht aus einer Spannungsquelle in Reihe mit einem Widerstand, wodurch die grundlegende Modellierung von Bauteilen wie Widerständen, Induktivitäten, Dioden und Schaltern usw. möglich ist.
In diesem Fall ist das Serienschaltungselement die Sicherungskomponente F1, die in den Konnektivitätsoptionen RefDes ausgewählt wird und einen nominalen internen Resistance von 0.1Ω erhält. Wenn das Serienschaltungselement ein Halbleiterbauteil wäre, etwa eine Diode, würde der Parameter Voltage Drop zusammen mit dem internen Wert Resistance des Bauteils angegeben.
Wenn man dem Schaltplan weiter folgt, besteht der nächste Schritt darin, das Netz D1_2 über die Schalterkomponente S1 auf das Versorgungsnetz 5V zu erweitern. Wählen Sie wie oben im Kontextmenü per Rechtsklick Extend Net und im Dialog Choose Net das Netz aus, auf das erweitert werden soll.
Das hinzugefügte Serienelement ist in diesem Fall S1, das das Netz D1_2 über die Pins 3 zu 2 mit dem Ausgangsnetzwerk 5V verbindet (siehe Schaltplan ). Da der freie Eingangsschalter von S1 (Pin 1) mit seinem Ausgangsanschluss (Pin 2) verbunden ist und keinen Laststrom führt, kann Pin 1 beispielhaft mithilfe der Pin-Auswahloptionen des Dialogs Device Properties aus der Netzwerkanalyse entfernt werden – doppelklicken Sie dazu auf das Feld Pin(s) des OUT-Klemmeintrags.
Nun kann dem 5V-Bereich der verbundenen Versorgungsnetze eine Last hinzugefügt werden – in diesem Fall die des Displaymoduls LCD1.
Wird die Analyse erneut ausgeführt, umfassen sowohl die Daten als auch die grafische Darstellung im PCB-Editor alle drei verbundenen Versorgungsnetze und zeigen den berechneten Strom sowie den Spannungsabfall über die verbindenden Serienelemente.
Einbeziehen von Spannungsreglermodellen
Der PDN Analyzer bietet aktive Spannungsreglermodelle (VRMs), die zwischen Spannungs-Eingangs- und -Ausgangsnetze eingefügt werden können. Wenn sie zu PDNA-Versorgungsnetzen hinzugefügt werden, erscheinen sie sowohl als Last am Spannungseingangsnetz als auch als Quelle am Spannungsausgangsnetz. Zu den VRM-Modelloptionen gehören lineare, getaktete und ferngesensete getaktete Spannungsregler.
Das Referenzprojekt SpiritLevel-SL1 verwendet lineare Spannungsregler, um die Versorgungsschienen 3,3V (VCCO) und 1,8V (VCCINT) zu erzeugen. Wenn der VCCO-Regler (U3) zum PDNA-Simulationsnetz hinzugefügt wird, wird er als Last am 5V-Eingangsnetz und als Quelle für das 3,3V-Netz dargestellt.
Um den linearen Regler U3 als Last im 5V-Netz zu platzieren (wie im obigen Verfahren umgesetzt), fügen Sie dem 5V-Netz eine Last hinzu und wählen Sie im Dialog Device Properties die Option VRM (Linear) als Device Type . Stellen Sie die Verbindungen des Modells wie im Schaltplan angegeben ein und geben Sie den Pin Ref als GND-Verbindung von R14 an. Dieser Bezugspunkt kann sich abhängig vom Layout des GND-Netzes auch an einer anderen und möglicherweise besser geeigneten Stelle im unmittelbaren Bereich der Leiterplatte befinden.
Zum Abschließen des VRM stellen Sie dessen Ausgangsspannungsparameter (Vout: 3.3V) sowie optional seinen Ausgangs-(Innen-)Widerstand, den Ruhestrom und etwaige Limits ein, die Sie während der Analyse erkennen lassen möchten.
PDNA bietet eine Möglichkeit, das Ausgangsseitenmodell des VRM automatisch als Quelle zum Ziel-Ausgangsspannungsnetz hinzuzufügen und dieses Netz bei Bedarf zu erstellen.
Im Beispiel klicken Sie mit der rechten Maustaste auf das soeben erstellte VRM-Lastmodell (Load2: U3) und wählen die Option Add VRM To New Network . Dadurch wird automatisch das VCCO-Netz mit dem Ausgangsseitenmodell des VRM (Source 1: U3) als Spannungsquelle (3,3V) erstellt.
Hinweis: Die beiden Ausprägungen des 3,3V-VRM – sein Eingangsmodell als Last am 5V-Netz und sein Ausgangsmodell als Quelle für das 3,3V-Netz – sind interaktiv und effektiv dasselbe Modell. Daher kann auf das VRM in der PDNA-Oberfläche von beiden Netzen aus zugegriffen und es dort bearbeitet werden.
Das neue VCCO-Netz kann nun ausgewählt und mit einer geeigneten Last versehen werden. Im Beispiel ist dies ein Laststrom von 0,2A, der über mehrere Pins der Komponente U1 aufgenommen wird.
Die vollständige Versorgungsnetzanordnung umfasst nun zwei Netze (PWR_IN und VCCO), die durch das lineare VRM vom Typ 3,3V miteinander verbunden sind. Wenn in der aktuellen PDNA-Dateistruktur die oberste Ebene der Netzhierarchie ausgewählt ist, bietet die Netzgrafik eine blockartige Übersicht über die Verbindungen der Versorgungsnetze.
In diesem Beispiel wurde das VRM als Last zum 5V-Netz (Eingangsspannungsnetz) hinzugefügt und dann verwendet, um automatisch das 3,3V-Ausgangsspannungsnetz (VCCO) mit dem VRM als Quelle zu erstellen. Der umgekehrte Ablauf ist ebenfalls möglich und in manchen Fällen praktischer. Dabei wird das VRM dem Ausgangsspannungsnetz als Quelle hinzugefügt, und dieses Modell wird einem „Eingangs“-Spannungsnetz als Last hinzugefügt (Add VRM To New Network oder Add VRM To Existing Network ).
Eine PDN-Analyse liefert Ergebnisse für das zusammengesetzte Netzwerk einschließlich des VRM. Grafisch zeigt der PCB-Editor alle Netze an, wenn in der PDNA-Oberfläche die oberste Ebene der Netzhierarchie ausgewählt ist. Wählen Sie ein einzelnes Netz in der Liste aus, um die gerenderte Grafik auf dieses Netz zu beschränken, und schalten Sie die Optionen Net und Layer im unteren Bereich um, um die Ansicht weiter zu steuern.
Beachten Sie, dass der GND-Netzpfad des Beispiels nun Rückstromanteile sowohl aus den Netzen PWR_IN als auch VCCO enthält.
Das Stromverteilungsnetz des Beispielprojekts kann vervollständigt werden, indem das verbleibende VRM (U4) und sein 1,8V-Ausgangsversorgungsnetz (VCCINT) hinzugefügt werden.
Fügen Sie dem 5V-Netz wie zuvor beschrieben ein lineares VRM hinzu und setzen Sie dessen Parameter Vout auf 1.8V.
Fügen Sie das VRM (hier Load 3) zu einem neuen Netz hinzu, um das 1,8V-Versorgungsnetz (VCCINT) zu erstellen.
Fügen Sie dem VCCINT-Netz eine geeignete Last hinzu – hier die 1,8V-Versorgungspins der Komponente U1.
Die Netzhierarchie in der PDNA-Oberfläche zeigt nun alle drei miteinander verbundenen Netze.
Eine PDN-Analyse liefert Ergebnisse für das zusammengesetzte Netzwerk einschließlich der VRMs.
Beachten Sie erneut, dass das GND-Netz nun den Rückstrom für alle drei Netze enthält, die die gemeinsamen GND-Layerflächen verwenden. Sein maximaler Stromdichtewert (65.8 A/mm2 ) ist nun hoch und überschreitet wahrscheinlich zulässige Grenzwerte.
Auffinden von Power-Integrity-Problemen
Der PDN Analyzer bietet ein umfassendes Spektrum an grafischen und numerischen Informationen, mit denen sich die Power Integrity eines analysierten PCB-Designs bewerten und Fehler beheben lassen.
Am oben gezeigten Beispiel weist die Analyse des GND-Netzpfads Top Layer auf das Vorhandensein einer unzulässig hohen Stromdichte hin, wie der maximale Skalenwert von 65.8A/mm2 zeigt. Die Position des Problembereichs ist nicht sofort ersichtlich, kann jedoch mithilfe der Funktion Highlight Peak Values von PDNA sichtbar gemacht werden.
Wenn diese ausgewählt ist und die Option Filter auf Maxima gesetzt ist, wird der Bereich mit der höchsten Stromdichte in der Analysegrafik im PCB-Editor hervorgehoben und markiert.
Klicken Sie auf die Schaltfläche ( , um die höchsten Spitzenwerte/Positionen der Reihe nach durchzugehen. Stellen Sie die Optionen Scope so ein, dass hervorgehobene Spitzen im aktuell sichtbaren PCB-Bereich (In View) ) oder alle im gesamten Layout (Design ) berücksichtigt werden – bei letzterer Option wird beim Durchschalten zu jeder Position geschwenkt und gezoomt.
Weitere Informationen über einen Problembereich lassen sich durch Aktivieren der Funktion Show Arrows von PDNA ableiten. Dabei werden mehrere Pfeilgrafiken überlagert, die die Stromrichtung (Winkel des Pfeils) und die relative Größe (Größe des Pfeils) an dieser Stelle anzeigen. Im vorliegenden Beispiel bestätigt dies, dass der Bereich hoher Dichte der Rückstrompfad von U1 (oben) zum GND-Bereich am unteren Rand der Leiterplatte ist.
Eine Möglichkeit zur Behebung dieses Problems besteht darin, die Leiterbahnbreite im betroffenen Bereich zu vergrößern.
Die PCB-Bearbeitung kann abgeschlossen werden, während der PDN Analyzer aktiv ist, sodass iterative Layoutverbesserungen durchgeführt und anschließend erneut analysiert werden können. Klicken Sie im Bereich Views auf die Schaltfläche Clear , um die PDNA-Ergebnisse im PCB-Editor zu deaktivieren und mit der erforderlichen PCB-Bearbeitung fortzufahren.
Die PDN-Analyse kann dann wiederholt werden (klicken Sie auf Top Layer) infolge der Vergrößerung der Leiterbahnbreite an diesem kritischen Punkt – das obere Bild zeigt das ursprüngliche Stromdichteergebnis, während das untere Bild die Stromdichtegrafik nach der PCB-Änderung zeigt.
Wichtige Punkte in diesem Vorher-/Nachher-Vergleich (oberes bzw. unteres Bild) sind:
Der maximale Stromdichtewert in der GND-Lage wurde auf einen akzeptablen Wert von ungefähr einem Zehntel des vorherigen Werts reduziert – 65.8A/mm2 auf 7.1A/mm2 .
Die Bereiche mit maximalem Strom, die nun deutlich niedrigere Werte aufweisen, verteilen sich gleichmäßiger über die GND-Rückstrompfade, anstatt sich auf eine problematische Stelle zu konzentrieren.
Für einen direkteren grafischen Vergleich setzen Sie die Stromdichteskala manuell auf den vorherigen Wert – wählen Sie die Skalenoption Manual , geben Sie 65.8 in das Feld Max ein und klicken Sie auf die Schaltfläche
Verletzungen von Stromdichtegrenzwerten
Eine objektivere Methode zum Auffinden und Beheben von Power-Integrity-Problemen in den Strompfaden eines PCB-Designs besteht darin, spezifische Stromdichtegrenzwerte zu definieren, die beim Überschreiten eine Verletzung auslösen. Siehe unten zu anderen Arten von Verletzungen .
Stromdichtegrenzwerte für Oberflächen-/Innenlagen und Vias werden auf der Registerkarte Limits im Dialog Settings festgelegt. Dieser wird geöffnet, indem Sie mit der rechten Maustaste auf den Namen der aktuellen PDN-Simulation klicken und im Kontextmenü Settings auswählen. Die festgelegten Grenzwerte gelten für alle Oberflächen-/Innenlagen und Vias im Leiterplattendesign.
Die angegebenen Stromdichtegrenzwerte gelten für die Ergebnisse der aktuellen Analyse und können ohne erneutes Ausführen der Simulation geändert und neu bewertet werden – die Grenzwerterkennung ist ein Nachanalyseprozess. Netze, die Verletzungen enthalten, werden mit einer roten gestrichelten Umrandung angezeigt.
Im hier gezeigten Beispiel enthält das VCCO-Versorgungsnetz Stromdichteverletzungen. Wenn das VCCO-Netz selbst ausgewählt ist, wird der VCCO-Versorgungspfad durch seine hervorgehobene Umrandung als verletzend dargestellt.
Bewegen Sie den Cursor über das fehlerhafte Netzwerk, um eine Pop-up-Liste mit den aktuellen Verletzungen und den zugehörigen Details anzuzeigen. Der einzelne Eintrag in diesem Fall zeigt an, dass die Stromdichte in einer Via (ca. 34.5A/mm2 ) den definierten Grenzwert (30A/mm2 ) überschreitet.
Doppelklicken Sie auf den Verletzungseintrag, um per Cross-Probing zu seiner Position auf der Leiterplatte zu springen (schwenken und zoomen). Im folgenden Bild ist die PDNA-Grafikansicht auf den Modus 3D eingestellt, wodurch die betreffende Via und ihre Verbindungen zur Top-/Bottom-Layer deutlicher dargestellt werden.
Hinweis: Zum Zweck der Demonstration einer einzelnen Verletzung wurde die Via im Board-Design des Projekts
Spirit Level project verkleinert.
Die zugehörigen Daten für diese Via, einschließlich eines Hinweises auf ihre Current-Density-Verletzung, sind auf der Registerkarte Via der PDNA-Oberfläche verfügbar.
Die Via-Informationsliste gilt für alle Netzwerke, die im aktuellen Design enthalten sind. Schalten Sie die Spaltenüberschriften Net und Current Density um, um die Liste so anzuordnen, dass die Vias des VCCO-Netzwerks nach Stromdichte sortiert angezeigt werden. Alle Current-Density-Werte, die den definierten Grenzwert überschreiten, werden rot hervorgehoben.
Doppelklicken Sie auf einen beliebigen Eintrag in der Via-Liste, um per Cross-Probing zu seiner Position in der PDNA-Boardgrafik zu springen.
Weitere Verletzungen
Neben der Erkennung festgelegter Current-Density-Grenzwerte erkennt der PDN Analyzer auch Verletzungen der angestrebten Netzwerkleistung, etwa von Limit-Parametern, die in der Simulationskonfiguration beim Hinzufügen eines Load , Source oder Series Element angegeben wurden.
Zu diesen Simulations-Limit-Parametern gehören:
der zulässige Spannungsbereich an einem Load
der maximale Ausgangsstrom einer Source
die zulässige Verlustleistung in einer Linear-Regulator-Source sowie deren maximaler Ausgangsstrom
der maximale Ausgangsstrom einer Switchmode-Regulator-Source
der maximale Strom durch ein Series Element
Im Gegensatz zu Simulationsparametern von Netzwerkelementen (wie Source-Spannung oder Load-Stromeinstellungen), die während der laufenden Analyse verarbeitet werden, ist die Erkennung von Verletzungen von Limit-Parametern (wie der angegebenen Mindestspannung an einem Load) ein Nachanalyseprozess. Das bedeutet, dass eine Änderung des Werts eines Limit-Parameters sofort erkannt wird, ohne dass die Simulationsanalyse erneut ausgeführt werden muss.
Wenn ein Limit-Parameter angegeben wurde (also einen Wert ungleich null hat), führt eine Verletzung dieses Parameters dazu, dass das betreffende Netzwerkelement in der Netzwerkgrafik der PDNA-Oberfläche hervorgehoben wird. Bewegen Sie den Cursor über das Element, um seine Parameter und Analyseergebnisse anzuzeigen.
Im unten gezeigten Beispiel hat die berechnete Verlustleistung in Source 1 (Spannungsregler U1) den definierten maximalen Power-Dissipation-Parameter von 2W überschritten.
Detailliertere Informationen zur Leistung eines Stromversorgungsnetzwerks sind auf dessen Netzwerk-Registerkarte verfügbar, die eine tabellarische Ansicht der Analyseergebnisse darstellt und berechnete Werte für den Netzwerk-Leistungsbedarf enthält.
Beispiel 3
Dieses Beispiel demonstriert die Anwendung der Switch-Mode-Power-Supply-(SMPS)-Simulationsmodelle (VRMs) des PDN Analyzer in einem Stromversorgungsnetzwerk und zeigt, wie ein aktualisiertes Netzwerkmodell ein genaueres Ergebnis der Leistungsanalyse liefern kann. Das Beispiel gibt außerdem einen Überblick über die Verwendung der Voltage-Probe- und Contour-Funktionen von PDNA, um Spannungsdaten an bestimmten Punkten oder Bereichen in der Layoutform der Leiterplatte anzuzeigen.
Das Beispiel basiert auf Altiums Referenzprojekt DB46 Xilinx Daughter Board und konzentriert sich auf den SMPS-Abschnitt (U5), der für das 1,2-V-Stromversorgungsnetzwerk des Designs (1V2) verwendet wird.
Auch hier gelten für dieses PDN-Simulationsbeispiel die folgenden Voraussetzungen:
das Projekt DB46 Xilinx Daughter Board ist in Altium Designer geöffnet
die Anwendung PDN Analyzer ist aktiv (Tools » PDN Analyzer )
die DC-Netze des PCB-Designs wurden im Dialog PDN Analyzer DC Net Identification identifiziert, wie oben beschrieben . Beachten Sie, dass für dieses Beispiel auch die Netzwerke LXAGND
Beginnen Sie den Aufbau des Beispiel-Stromversorgungsnetzwerks, indem Sie das Eingangsversorgungsnetz in einer neuen Simulation festlegen (wählen Sie bei Bedarf File » New Simulation ). Wie im obigen Schaltplan dargestellt, ist das PDN-<Power Net> 5V und das <Ground Net> ist GND. Das Source für das 5-V-Netzwerk ist der Steckverbinder-Header HDR_T1 oder HDR_B1.
Switch Mode VRM
Das Modell für die SMPS-Schaltung des Designs wird dem 5-V-Stromversorgungsnetzwerk hinzugefügt, indem im Dialog Device Properties VRM(SMPS) als Load Device Type gewählt wird. Wie im Schaltbild des Modells im Dialog dargestellt, sind die IN- und OUT-Pin-Gruppen separat definiert.
Um dieses Modell für die Schaltung korrekt zu definieren, geben Sie LX als Ausgang, U5 für die Optionen RefDes und 1.2V als Parameter Vout an – wie im obigen Schaltplan gezeigt. Optional können Sie die Parameter Rout sowie Wirkungsgrad/Strom so einstellen, dass sie dem verwendeten SMPS-Bauteil entsprechen.
Vervollständigen Sie die Implementierung des SMPS-Modells, indem Sie das VRM zu seinem Ausgangsnetzwerk (Add VRM To New Network ) hinzufügen, das automatisch als Netzwerk LX ausgewählt wird. Das Netzwerk LX kann dann erweitert werden, um das 1,2-V-Stromversorgungsnetzwerk einzuschließen, entsprechend dem Schaltplan .
Die Netzwerke LX und 1V2 sind über das Series Element L1 (die SMPS-Buck-Induktivität) verbunden, das auf einen geeigneten Serienwiderstand eingestellt werden sollte. Für die Zwecke dieses Beispiels wird dieser auf den relativ hohen Wert 0.2Ω gesetzt.
Fügen Sie abschließend U4 als 0.3A Load im Netzwerk 1V2 hinzu und geben Sie eine zulässige Lastspannungsabweichung von +/-5% an. Beachten Sie, dass die Current-Density-Grenzwertoptionen auf der Registerkarte Limits des Dialogs Settings dialog0 gesetzt sein sollten (der Standardzustand No Limit).
Führen Sie die Analyse aus und beachten Sie, dass der Load im zusammengesetzten Netzwerk LX eine Verletzung anzeigt. Dies liegt daran, dass die Spannung des Netzwerks 1V2 am Load (U4) unzulässig niedrig ist (etwa 1.14V).
Data Probe
Neben der visuellen Interpretation der PDNA-Grafik und der Skala im PCB Editor bietet der PDN Analyzer eine Reihe von Werkzeugen zur Auswertung der Analyseergebnisse in bestimmten Bereichen oder an bestimmten Punkten im Design-Layout, wie etwa die aktive Probe .
Mit dem Probe-Werkzeug können Spannungs- oder Current-Density-Daten an ausgewählten Punkten im Design-Layout aufgezeichnet und verglichen werden. Die Vielseitigkeit des Werkzeugs bietet eine Möglichkeit, die analysierten Datenergebnisse auf jedem Netzwerk oder Layer präzise zu beurteilen. In diesem Beispiel kann es jedoch verwendet werden, um die Ursache des unzulässigen Spannungsabfalls am Load des Netzwerks 1V2 zu bestätigen – dieser ist eindeutig auf den Widerstand des Series Element L1 zurückzuführen.
Um eine Differenzmessung der Spannung im Netzwerk 1V2 durchzuführen, stellen Sie zunächst die PNDA so ein, dass nur Layer MidLayer 1 (der Haupt-1,2-V-Pfad zu U4) und Net 1V2 angezeigt werden. Wählen Sie die Schaltfläche Probe zu öffnen und die erste Probe-Position ( zu aktivieren. Verwenden Sie das Cursor-Fadenkreuz, um den Punkt mit der höchsten Spannung zu bestimmen (die Quelle des Netzwerks 1V2 auf diesem Layer), aktivieren Sie dann die Option Difference der Probe und bestimmen Sie die zweite Position ( – den Punkt mit der niedrigsten Spannung am Load U4.
Beachten Sie, dass der Messwert Difference der Probe für den Netzwerkpfad nur einen Spannungsabfall von etwa 3mV anzeigt. Prüfen Sie auf ähnliche Weise den Netzwerkpfad LX (Top und Bottom Layer aktiv); dort wird ein Spannungsabfall von nur etwa 0.5mV angezeigt.
Eine gemessene Spannungsdifferenz between den beiden Netzwerken (Net LX und 1V2 aktiviert, Top und Bottom Layer ) zeigt einen Abfall von 60mV über der Induktivität L1, was den primären Spannungsverlust darstellt, der diese spezielle analysis Violation auslöst.
Während die hier gezeigte Untersuchung mit der Voltage Probe die Hauptursache der IR-Verluste im Stromversorgungsnetzwerk ermittelt hat, hätte dies auch direkter durch Prüfung der Spannungsdaten an den Bauteil-Pins auf der Registerkarte Pins von PDNA gelöst werden können. Die Probe-Funktion eignet sich ideal für detailliertere Untersuchungen, bei denen ihre Positionsgenauigkeit voll ausgenutzt werden kann.
SMPS-sense VRM
Die in diesem Beispiel verwendete Switch-Mode-Stromversorgungsschaltung würde normalerweise eine Induktivität (L1) mit einem deutlich niedrigeren Widerstandswert verwenden. Die Analyseergebnisse hier verdeutlichen jedoch, dass das grundlegende SMPS-Modell Verluste über L1 nicht berücksichtigen kann – in einer praktischen Schaltung wäre dies im Allgemeinen allerdings kein Problem.
In der SMPS-Schaltung des Beispielprojekts wird die von U5 (an Pin 8) erfasste Spannungsrückkopplung aus der Widerstandskette R25–R26 abgeleitet, die sich zwischen dem Ausgangsnetzwerk 1V2 und dem analogen Masse-Netzwerk AGND befindet. Letzteres ist über einen 0Ω-Tie-Widerstand R118 mit dem Netzwerk GND verbunden.
Hinweis: Für die Zwecke dieses Beispiels wurde das Referenzprojekt
DB46 Xilinx Daughter Board so geändert, dass es anstelle der direkten Kupferverbindung einen widerstandsbasierten Network Tie (
R118) zwischen den Netzwerken
GND und
AGND enthält.
Um das Schaltungsverhalten rund um U5 genauer zu modellieren, kann anstelle des Standard-SMPS-Bauteils das Remote-Sensing-Switch-Mode-Modell von PDNA verwendet werden. Dieses Modell bietet separate Spannungssensoranschlüsse (S+ und S-), die an beliebige Pins der angegebenen Ausgangsnetzwerke „angeschlossen“ werden können – beispielsweise an die der Spannungserfassungs-Widerstandskette in dieser Schaltung.
Der erste Schritt beim Erstellen eines vollständigeren Netzwerkmodells für die SMPS-Schaltung U5 besteht darin, das Netzwerk AGND zum bestehenden Netzwerk GND hinzuzufügen. Verwenden Sie die Option Extend Network und wählen Sie das Netz AGND aus.
Das AGND Netzwerk ist über den Widerstand R118 mit dem GND Netzwerk verbunden, wie im obigen Schaltplan gezeigt. Dieser sollte auf einen Resistance Wert von 0Ω eingestellt werden.
Um das SMPS-Modell im LX Netzwerk zu aktualisieren, löschen Sie die vorhandene U5 Quellkomponente (Source 1 ) und fügen Sie anschließend das alternative SMPS-Sense-Modell an ihrer Stelle hinzu. Stellen Sie die IN- und OUT-Anschlussverbindungen des Modells wie zuvor ein. Die Sense-Anschlüsse (S+/S-) werden auf beide Enden der Rückkopplungs-Widerstandskette der Schaltung gesetzt, wie im Schaltplan dargestellt.
Übertragen Sie das Ersatz-SMPS-Modell vom LX Netzwerk in das Quell-5V Netzwerk, sodass die Netzwerke übereinstimmen, indem Sie dessen U5 Load löschen und anschließend die Option Add VRM To Existing Network » 5V Source im LX Netzwerk anwenden.
Die aktualisierte Schaltung kann dann erneut analysiert werden, um die Ergebnisse zu bewerten. Wie in der folgenden Abbildung gezeigt, liegt die Lastspannung nun deutlich innerhalb der +/-5% Anforderung und weist keine Verletzung auf. Als Reaktion auf die Erfassung der Ausgangsspannung am 1V2 Netzwerk hat das SMPS den Spannungsverlust im Serienelement L1 kompensiert – dadurch ist die Spannung am LX Netzwerk um 60mV höher.
Während die Verwendung des erweiterten SMPS-Sense-Modells für diese spezielle Schaltung genauere Analyseergebnisse liefert, kann der praktische Einsatz von SMPS-Bauteilen mit Remote-Sensing-Fähigkeiten direkte PCB-Verbindungen von den Sense-Anschlüssen zur Last selbst umfassen, anstatt zu einem nahegelegenen Rückkopplungsnetzwerk. In diesem Fall würden beide Sense-Leitungen (S+ und S-) über dedizierte PCB-Leiterbahnen zu oder in die Nähe ihrer jeweiligen Enden der Last geführt.
Spannungskontur
Die Entscheidung, wo SMPS-Remote-Sensing-Leitungen am besten platziert werden sollten (wie oben beschrieben), ist eine von vielen möglichen Anwendungen der Voltage Contour Funktion des PDN Analyzer, die wichtige Spannungssprungpunkte im Board-Layout grafisch anzeigt.
Die Funktion ermöglicht eine Überlagerung gestrichelter Spannungskonturlinien über die angezeigte(n) Lage(n) in der PCB-Editor-Grafik. Es können mehrere Konturlinien festgelegt und entweder als Prozentsatz des Spannungsabfalls im Netzwerk oder als absolute Spannungswerte angezeigt werden – siehe die Indicate Optionen.
Zusammen mit dem Satz von Konturlinien an festgelegten Prozentpunkten kann über die Option Slider eine weitere Linie eingefügt werden, die eine kontinuierliche Anpassung des Übergangspunkts einer Linie ermöglicht.
Um beispielsweise einen geeigneten positiven Last-Sense-Punkt für ein SMPS zu bestimmen, wäre es wünschenswert, dass die Sense-Leitung innerhalb von weniger als beispielsweise 20% des Spannungsabfalls an der Last angeschlossen wird. Für das oben gezeigte SMPS-Sense-Beispiel würde eine Sense-Leiterbahn von U5 (S+) an die Power-Shape des 1V2 Netzwerks an einem beliebigen geeigneten Punkt zwischen den Pins der U4 Last (links) und der 20% Spannungskonturlinie angeschlossen.
Ebenso könnte zur Bestimmung geeigneter Abgriffspunkte für die negative Sense-Leitung (S-) des SMPS (U5) eine Spannungskonturlinie von beispielsweise 80% für den Rückstrompfad der Last (U4) in der GND Lage festgelegt werden. Da es sich in diesem Fall um einen negativen Last-Rückstrom handelt, sollte sich die geeignete Position auf der Massefläche für den Anschluss der negativen Sense-Leitung innerhalb des Umfangs der 80% Konturlinie befinden.
Analysebericht
Um die Ergebnisse einer Power-Integrity-Analyse zur weiteren Untersuchung oder zur Verteilung an Stakeholder zu speichern, bietet der PDN Analyzer eine Report Funktion für Daten und Dokumentation. Die Berichtsfunktion erzeugt ein sehr umfassendes HTML-basiertes Dokument, das Grafiken und Daten sowohl zu den aktuellen Analyseergebnissen als auch zum Board-Design selbst enthält.
Wählen Sie die Schaltfläche HTML Report zu konfigurieren. Aktivieren Sie die Kontrollkästchen für die Einbindung Results , um den Detailgrad des Berichts festzulegen, und prüfen Sie alle aufgenommenen Bilder, die in den Berichtsordner ( aufgenommen werden sollen – verwenden Sie die Schaltfläche
Klicken Sie auf die Schaltfläche *.pdna) enthält.
AI-localized