PDN Analyzer (by CST)

Die PDN Analyzer powered by CST^® (Computer Simulation Technology) ist direkt in Altium Designer integriert und ermöglicht die PI-DC-Simulation und -Analyse des aktuellen PCB-Projekts. Da der PDN Analyzer innerhalb von Altium Designer arbeitet, sind kein manueller Datenimport/-export, keine Datenkonvertierungen und keine separaten Anwendungen erforderlich – starten Sie den PDN Analyzer einfach im Schaltplan- oder PCB-Editor, legen Sie die gewünschten Testparameter fest und führen Sie die Simulation aus. Die Ergebnisse werden in erster Linie durch 2D-/3D-Modellierung des Kupferlayouts der Leiterplatte bereitgestellt, was eine schnelle Bewertung der Resultate sowie explorative „Was-wäre-wenn“-Tests des PCB-Layoutdesigns ermöglicht.

Die gezeigte PDN Analyzer-Oberfläche mit dem Beispiel-PCB „Spirit Level“ aus Altium Designer sowie die Ergebnisse einer PI-DC-Spannungsabfall-Simulation seines Top-Layer-GND-Rückleitungsnetzes für die VCCINT-Versorgung.

Zugriff auf die PDN-Analyzer-Funktionalität

Um auf die PDN-Analyzer-Funktionalität in Altium Designer zuzugreifen, muss die PDN Analyzer Software-Erweiterung installiert sein. Diese Erweiterung kann manuell installiert oder entfernt werden.

Weitere Informationen zur Verwaltung von Erweiterungen finden Sie auf der Extending Your Installation Seite (Altium Designer Develop, Altium Designer Agile, Altium Designer).

Um auf die Funktionalität zugreifen zu können, benötigen Sie außerdem ein gültiges Abonnement für den PDN Analyzer.

Grundlagen der Power Integrity

Im Kern ist das PI-DC-Problem (oder „IR-Drop“) recht einfach: Der Widerstand in den Stromversorgungsstrukturen der Leiterplatte (Leiterbahnen, Polygone, Flächen usw.) verbraucht Leistung und Spannung und entzieht diese den verschiedenen Lasten. Wie zu erwarten, nimmt die Komplexität der IR-Probleme mit der Anzahl der Lasten an der Versorgung zu, da Wechselwirkungen in den Strom- und Masse-Kupferpfaden auftreten.

Abbildung 1: Ein einfaches Blockdiagramm der Strom- und Masseflächen sowie der angelegten Lasten.

Abbildung 1 (oben) zeigt ein einfaches Blockdiagramm einer Spannungsquelle einer Schaltung und ihrer Strom- und Masseflächen (Leiterbahnen und Ebenen), die die verschiedenen Lasten (Speicher, Mikrocontroller usw.) versorgen.  Beachten Sie, dass alle Lasten an dieselben Strom- und Masseflächen angeschlossen sind und darauf angewiesen sind, dass diese ihre Betriebsspannung(en) bereitstellen.  Im Allgemeinen neigen wir dazu anzunehmen, dass diese Strom- und Masseflächen einen Widerstand von 0 Ω haben, was nicht unbedingt zutrifft, und diese Annahme kann Probleme verursachen.  Da häufig relativ große Ströme beteiligt sind, können selbst kleine Widerstände in den Strom- und Masseflächen zu erheblichem Leistungsverbrauch (Verlust) und Spannungsabfällen führen.

Abbildung 2: Auswirkungen des „IR-Drop“

Abbildung 2 zeigt ein Beispiel für Probleme, die auftreten können, wenn der Widerstand der Strom- und Masseflächen nicht angemessen berücksichtigt wird.  Obwohl jede Fläche einen relativ kleinen Widerstand von nur 0,25 Ω hat, haben sie dazu geführt, dass die Spannung an der Last von 5 V auf 4,5 V abfällt.  Der Entwickler muss sich dieses Abfalls bewusst sein und sicherstellen, dass er berücksichtigt werden kann, oder das Design so ändern, dass er verringert wird, damit das endgültige Design im Feldeinsatz nicht ausfällt.

Das Problem scheint jedoch leicht lösbar zu sein – machen Sie die Strom- und Masseflächen einfach kurz oder groß genug, sodass sie einen vernachlässigbaren Widerstand darstellen, unter Verwendung der folgenden Beziehung: R = ρ * L/A, wobei:

• R der Gesamtwiderstand einer Struktur (Leiterbahn oder Fläche) ist
• ρ der spezifische Widerstand des für die Struktur verwendeten Materials ist (typischerweise Kupfer, ρ ≈ 1.7µΩ-cm)
• L die Länge der Struktur ist
• A die Querschnittsfläche der Struktur ist (Breite x Dicke)

Einfach ausgedrückt: Wenn Sie Ihre Strom- und Masseflächen kurz, dick und breit ausführen, minimieren Sie deren Widerstand.

Die Schwierigkeit dabei ist jedoch, dass übermäßig große Strukturen wertvollen Routing-Platz beanspruchen und den verfügbaren Raum für andere Spannungsflächen einschränken können.  Ein Design mit korrekt dimensionierten Strom- und Masseflächen ist kompakter und benötigt weniger Lagen als eines, das willkürlich übermäßig große Ebenen oder Leiterbahnen verwendet.  Ziel der PI-DC-Analyse ist es, den Entwickler darüber zu informieren, dass die Strom- und Masseflächen des Leiterplattendesigns ausreichend, aber nicht übermäßig groß sind.

Ein weiterer Aspekt beim IR-Drop ist die Tatsache, dass die verbrauchte Leistung I2R beträgt – daher führt eine kleine Stromerhöhung durch einen Widerstand zu einem großen Anstieg des Leistungsverbrauchs.  Dies kann sich in thermischen Problemen äußern, bei denen sich das Design erheblich erwärmt, weil die Strom- und/oder Masseflächen nicht groß genug sind, um den durch sie fließenden Strom aufzunehmen.  Indem ein sehr kleiner IR-Drop über Strom- und Masseflächen sichergestellt wird, wird der Leistungsverbrauch in diesen Strukturen minimiert.

Im Extremfall wird eine Struktur, wenn sie ausreichend hochohmig ist (sehr schmal und lang) und genügend Strom durch sie fließt, im Wesentlichen zu einer „Sicherung“, wodurch die Kupferstruktur schmilzt und das Design ausfällt – und möglicherweise eine gefährliche Situation entsteht.  Der Standard IPC-2152 zur Stromtragfähigkeit von PCBs behandelt dieses Thema, jedoch mit pessimistischen Annahmen (zum Beispiel kein benachbartes thermisch leitfähiges Kupfer, das hilft, Wärme abzuführen), und Entwickler wenden diese Spezifikation häufig mit den konservativsten Annahmen an, etwa indem sie nur einen minimalen Temperaturanstieg zulassen.  Obwohl PI-DC den IPC-2152-Standard als Richtlinie für thermische Betrachtungen nicht ersetzen kann, kann es wertvolle Einblicke liefern, wie ein Design durch Untersuchung der Spannungsabfälle und Stromdichten des Stromversorgungssystems sicher optimiert werden kann.  Ein Design, das auf die niedrigste Stromdichte und den geringsten Spannungsabfall zwischen den Quellen und allen Lasten optimiert ist, erzeugt auch weniger Wärme und hat ein geringeres Risiko thermischer Probleme.

Ein weiterer Aspekt, den die PI-DC-Analyse behandelt, ist die Anzahl der für die Stromversorgung verwendeten Vias.  Das Problem ist dem der korrekten Dimensionierung der Kupferstrukturen sehr ähnlich: Wenn nicht genügend Vias vorhanden sind, gehen Spannung verloren und Leistung wird durch IR-Drop verschwendet; werden jedoch zu viele Vias verwendet, wird wertvoller Routing-Platz vergeudet.  Insbesondere wenn für einen bestimmten Spannungspfad zu viele Vias verwendet werden, durchdringen diese Vias Strukturen auf anderen Lagen und verringern deren Kupferquerschnitt, wodurch Probleme für diese anderen Spannungen entstehen.  Ebenso wie bei der korrekten Dimensionierung von Strukturen ermöglicht die Analyse der Spannung an den Lastpunkten die richtige Auslegung und/oder Anzahl der Vias.

Schließlich besteht ein wesentlicher Vorteil darin, das endgültige Design genau so zu simulieren, wie es physisch vorliegt, um sicherzustellen, dass es optimiert ist.  Die PI-DC-Simulation bietet eine abschließende Prüfung, ob Steckverbinder und Regler passend dimensioniert sind, falls beispielsweise während des Designprozesses Lasten entfernt oder hinzugefügt wurden.

Fehlen verlässliche Daten über den Spannungsabfall über die verschiedenen Stromflächen, Masseflächen und Vias einer PCB, ist ein Entwickler gezwungen, konservativ vorzugehen und übermäßig große Ebenen, Leiterbahnbreiten und Vias zu verwenden, was wertvollen Designraum verbraucht und die Anzahl der Lagen sowie den Formfaktor des Designs erhöht.  Der Altium PDN Analyzer liefert genaue Informationen über die Eignung der DC-Stromverteilung eines Designs auf einfache und direkte Weise, damit Entwickler möglichst effiziente Stromverteilungsdesigns erstellen können.

Die Ergebnisse eignen sich nicht nur für die abschließende Designverifikation, sondern können auch in den Planungsphasen eines Designs verwendet werden, um die Stromversorgung von vornherein so effizient wie möglich zu konzipieren.  PI-DC ist ein unverzichtbares Werkzeug, um ein möglichst effizientes und robustes Stromversorgungsnetzwerk zu erreichen; der PDN Analyzer macht die Durchführung dieser Simulation und Analyse einfach, intuitiv und effizient.

Neben diesen und weiteren Vorteilen, die der PDN Analyzer für Ihre PCB-Designs bietet, liefert er auch die folgenden Nutzen:

• Produktzuverlässigkeit: Hilft, die korrekte Funktion einzelner Versorgungen innerhalb des Designs sicherzustellen, hinsichtlich anliegender Spannungspegel, Spannungsstabilität und Erwärmung/Beschädigung von Leiterbahnen.
• Verbessertes PCB-Layout: Liefert Informationen, die bei der möglichst effektiven Nutzung des Leiterplattenraums angewendet werden können, und ermöglicht die einfache Identifizierung und Korrektur problematischer Bereiche mit hoher Stromdichte.
• Wissen: Verlassen Sie sich bei der Betrachtung des Layouts von DC-Strompfaden nicht länger auf Faustregeln oder Näherungsrechnungen.

PDN-Analyzer-Simulation

In seiner grundlegendsten Form kann ein Leiterplattenlayout, das einer PI-DC-Analyse unterzogen wird, aus einer Spannungsreglerquelle und ihrer Last bestehen, verbunden durch Kupferbereiche unterschiedlicher Formen und Leiterbahnbreiten.

Ein grundlegendes Schaltungsbeispiel einer Spannungsquelle und Last.

Das PCB-Layout der Basisschaltung mit einer Reihe von Kupferstrukturen und Leiterbahnen, die durch Lagen und Vias verbunden sind.

Die PDN AnalyzerBedienoberfläche des Panels (Tools » PDN Analyzer) bildet visuell ein Schaltungsnetz von der Spannungsquelle zur Last nach, das reale Strom- und Massepfade umfasst – ähnlich wie in der obigen Schaltung und auch im konzeptionellen Blockdiagramm (Abb. 1) dargestellt. Die Anwendung extrahiert automatisch alle physischen und elektrischen Informationen (Netzliste, Bauteile und Lagenstrukturen usw.) aus dem aktuell aktiven PCB-Design, die die Daten für die PI-DC-Simulations-Engine liefern.

Die PDN Analyzer Bedienoberfläche des Panels zeigt einen PI-Simulationsaufbau für die Basisschaltung und das Leiterplattenlayout.

Hier ist die Spannungsquelle der Ausgang von U1 (5 V zwischen Pin 3 und 2), und die Last ist ein spezifizierter Strom durch RL (0,1 A). Sobald die Anfangsparameter über die Oberfläche eingegeben wurden (Quell-/Lastspannungen und -ströme usw.) und die Simulation ausgeführt wurde, werden die resultierenden Analysedaten im PCB-Editor grafisch als gerendertes 2D- oder 3D-Bild modelliert.

Die Ergebnisse der Spannungsabfall-Simulation für das Kupfer der PWR- und GND-Netze der Leiterplatte (U1 zu RL und RL zu U1).

Die PI-Simulation des PDN Analyzer kann so eingestellt werden, dass für alle anwendbaren Leiterplattenlagen entweder Spannungs- (IR-Abfall, Bild oben) oder Stromdichteergebnisse (Bild unten) angezeigt werden.

Die Stromdichtekarte für sowohl die PWR- als auch die GND-Netze (U1 bis RL).

► Eine vollständige Beschreibung zur Verwendung des PDN Analyzer und zur Interpretation seiner Ergebnisse finden Sie im Beispielleitfaden für den PDN Analyzer.