PDN Analyzer (by CST)

Der PDN Analyzer powered by CST^® (Computer Simulation Technology) ist direkt in Altium Designer integriert und ermöglicht die PI-DC-Simulation und -Analyse des aktuellen PCB-Projekts. Da der PDN Analyzer innerhalb von Altium Designer arbeitet, sind weder ein manueller Datenimport und -export noch Datenkonvertierungen oder separate Anwendungen erforderlich. Starten Sie einfach den PDN Analyzer im Schaltplan- oder PCB-Editor, legen Sie die gewünschten Testparameter fest und führen Sie die Simulation aus. Die Ergebnisse werden hauptsächlich anhand einer 2D-/3D-Modellierung des Kupferlayouts der Leiterplatte dargestellt. So lassen sich die Ergebnisse schnell beurteilen und explorative „Was-wäre-wenn“-Tests des PCB-Layouts durchführen.

Die Benutzeroberfläche des PDN Analyzer mit der Beispielplatine „Spirit Level“ aus Altium Designer und den Ergebnissen einer PI-DC-Spannungsabfallsimulation für den GND-Rückstrompfad der VCCINT-Versorgung auf der obersten Lage.

Zugriff auf die Funktionen des PDN Analyzer

Um auf die Funktionen des PDN Analyzer in Altium Designer zugreifen zu können, muss die Softwareerweiterung PDN Analyzer  installiert sein. Diese Erweiterung kann manuell installiert oder entfernt werden.

Weitere Informationen zur Verwaltung von Erweiterungen finden Sie auf der Seite Extending Your Installation (Altium Designer Develop, Altium Designer Agile, Altium Designer).

Für den Zugriff auf die Funktionen benötigen Sie außerdem ein gültiges Abonnement für den PDN Analyzer.

Grundlagen der Power Integrity

Im Wesentlichen ist die PI-DC-Problematik (auch als „IR-Spannungsabfall“ bezeichnet) recht einfach: Der Widerstand der kupfernen Versorgungsstrukturen auf der Leiterplatte (Leiterbahnen, Polygone, Flächen usw.) verursacht Verlustleistung und Spannungsabfälle. Dadurch stehen den verschiedenen Lasten weniger Leistung und Spannung zur Verfügung. Wie zu erwarten, nimmt die Komplexität der IR-Problematik mit der Anzahl der Lasten an der Versorgung zu, da Wechselwirkungen in den Kupferpfaden für Versorgung und Masse auftreten.

Abbildung 1: Ein einfaches Blockdiagramm der Versorgungs- und Massestrukturen sowie der angeschlossenen Lasten.

Abbildung 1 (oben) zeigt ein einfaches Blockdiagramm der Spannungsquelle einer Schaltung und ihrer Versorgungs- und Massestrukturen (Leiterbahnen und Flächen), die die verschiedenen Lasten (Speicher, Mikrocontroller usw.) mit Strom versorgen.  Beachten Sie, dass alle Lasten an dieselben Versorgungs- und Massestrukturen angeschlossen sind und für die Bereitstellung ihrer Betriebsspannung(en) auf diese angewiesen sind.  Im Allgemeinen gehen wir davon aus, dass diese Versorgungs- und Massestrukturen einen Widerstand von 0 Ω haben. Das ist jedoch nicht unbedingt der Fall, und diese Annahme kann zu Problemen führen.  Da häufig relativ hohe Ströme fließen, können selbst kleine Widerstände in den Versorgungs- und Massestrukturen erhebliche Verlustleistungen und Spannungsabfälle verursachen.

Abbildung 2: Auswirkungen des „IR-Spannungsabfalls“

Abbildung 2 zeigt beispielhaft die Probleme, die entstehen können, wenn der Widerstand der Versorgungs- und Massestrukturen nicht ausreichend berücksichtigt wird.  Obwohl jede Struktur einen relativ kleinen Widerstand von nur 0,25 Ω aufweist, führen diese Widerstände dazu, dass die Spannung an der Last von 5 V auf 4,5 V sinkt.  Der Entwickler muss diesen Spannungsabfall berücksichtigen und sicherstellen, dass er toleriert werden kann, oder das Design so ändern, dass er verringert wird. Nur so lässt sich gewährleisten, dass das fertige Design im Einsatz nicht ausfällt.

Das Problem scheint jedoch leicht lösbar zu sein: Man muss die Versorgungs- und Massestrukturen lediglich kurz oder groß genug auslegen, damit ihr Widerstand vernachlässigbar wird. Dabei gilt die folgende Beziehung: R = ρ * L/A, wobei:

• R der Gesamtwiderstand einer Struktur (Leiterbahn oder Fläche) ist
• ρ der spezifische Widerstand des für die Struktur verwendeten Materials ist (in der Regel Kupfer, ρ ≈ 1.7µΩ-cm)
• L die Länge der Struktur ist
• A die Querschnittsfläche der Struktur ist (Breite x Dicke)

Einfach ausgedrückt: Wenn Sie Ihre Versorgungs- und Massestrukturen kurz, dick und breit auslegen, minimieren Sie deren Widerstand.

Die Schwierigkeit dabei besteht jedoch darin, dass übermäßig große Strukturen wertvollen Platz für das Routing beanspruchen und den verfügbaren Platz für Strukturen anderer Versorgungsspannungen einschränken können.  Ein Design mit richtig dimensionierten Versorgungs- und Massestrukturen ist kompakter und benötigt weniger Lagen als ein Design, bei dem willkürlich übermäßig große Flächen oder Leiterbahnen verwendet werden.  Ziel der PI-DC-Analyse ist es, dem Entwickler aufzuzeigen, ob die Versorgungs- und Massestrukturen des Leiterplattendesigns ausreichend, aber nicht übermäßig groß dimensioniert sind.

Ein weiterer Aspekt des IR-Spannungsabfalls ist die Tatsache, dass die Verlustleistung I2R beträgt. Eine kleine Erhöhung des Stroms durch einen Widerstand führt daher zu einem starken Anstieg der Verlustleistung.  Dies kann sich in thermischen Problemen äußern: Das Design erwärmt sich stark, weil die Versorgungs- und/oder Massestrukturen nicht groß genug sind, um den durch sie fließenden Strom zu führen.  Wird ein sehr geringer IR-Spannungsabfall entlang der Versorgungs- und Massestrukturen sichergestellt, wird die Verlustleistung in diesen Strukturen minimiert.

Im Extremfall wird eine Struktur mit ausreichend hohem Widerstand (sehr schmal und lang), durch die ein ausreichend hoher Strom fließt, praktisch zu einer „Schmelzsicherung“. Dabei schmilzt die Kupferstruktur und das Design fällt aus – möglicherweise entsteht sogar eine gefährliche Situation.  Die Norm IPC-2152 zur Stromtragfähigkeit von Leiterplatten behandelt dieses Thema, geht jedoch von pessimistischen Annahmen aus, beispielsweise davon, dass sich kein wärmeleitendes Kupfer in der Nähe befindet, das die Wärmeabfuhr unterstützt. Entwickler wenden diese Spezifikation zudem häufig unter den konservativsten Annahmen an, etwa indem sie nur einen minimalen Temperaturanstieg zulassen.  Obwohl PI-DC die Norm IPC-2152 als Richtlinie für thermische Betrachtungen nicht ersetzen kann, liefert die Analyse der Spannungsabfälle und Stromdichten im Stromversorgungssystem wertvolle Erkenntnisse darüber, wie sich ein Design sicher optimieren lässt.  Ein Design, das auf möglichst geringe Stromdichten und Spannungsabfälle zwischen den Quellen und allen Lasten optimiert ist, erzeugt auch weniger Wärme und ist weniger anfällig für thermische Probleme.

Ein weiterer Aspekt, den die PI-DC-Analyse behandelt, ist die Anzahl der für die Stromversorgung verwendeten Durchkontaktierungen.  Die Problematik ähnelt stark der richtigen Dimensionierung der Kupferstrukturen: Bei zu wenigen Durchkontaktierungen entstehen durch den IR-Spannungsabfall Spannungsverluste und unnötige Verlustleistung. Werden hingegen zu viele Durchkontaktierungen verwendet, wird wertvoller Platz für das Routing verschwendet.  Insbesondere dann, wenn für einen bestimmten Spannungspfad zu viele Durchkontaktierungen verwendet werden, durchqueren diese Strukturen auf anderen Lagen und verringern deren Kupferquerschnitt. Dadurch können Probleme bei den anderen Versorgungsspannungen entstehen.  Wie bei der korrekten Dimensionierung der Strukturen ermöglicht die Analyse der Spannung an den Lastanschlusspunkten auch die richtige Dimensionierung und/oder Festlegung der Anzahl der Durchkontaktierungen.

Schließlich bietet es einen erheblichen Vorteil, das fertige Design exakt in seiner tatsächlichen physischen Ausführung zu simulieren, um sicherzustellen, dass es optimiert ist.  Die PI-DC-Simulation ermöglicht eine abschließende Prüfung, ob Steckverbinder und Spannungsregler angemessen dimensioniert sind, beispielsweise wenn im Verlauf des Designprozesses Lasten entfernt oder hinzugefügt wurden.

Ohne zuverlässige Daten über den Spannungsabfall an den verschiedenen Versorgungs- und Masseflächen sowie Durchkontaktierungen einer Leiterplatte muss ein Entwickler konservativ vorgehen und überdimensionierte Flächen, Leiterbahnen und Durchkontaktierungen verwenden. Diese beanspruchen wertvollen Platz auf der Leiterplatte und erhöhen die Lagenanzahl sowie die Baugröße des Designs.  Der Altium PDN Analyzer liefert auf einfache und benutzerfreundliche Weise präzise Informationen darüber, wie gut ein Design für die Gleichstromversorgung geeignet ist. So können Entwickler die Stromverteilung so effizient wie möglich gestalten.

Die Ergebnisse eignen sich nicht nur für die abschließende Designverifizierung, sondern können auch bereits in der Planungsphase genutzt werden, um die Stromversorgung im Voraus möglichst effizient auszulegen.  PI-DC ist ein äußerst wertvolles Werkzeug, um ein möglichst effizientes und robustes Stromversorgungsnetzwerk zu realisieren. Der PDN Analyzer macht die Durchführung dieses Simulations- und Analyseprozesses einfach, intuitiv und effizient.

Neben diesen und weiteren Vorteilen für Ihre Leiterplattendesigns bietet der PDN Analyzer außerdem:

• Produktzuverlässigkeit: Hilft dabei, die korrekte Funktion der einzelnen Versorgungen im Design hinsichtlich stationärer Spannungspegel, Spannungsstabilität sowie Erwärmung und Beschädigung von Leiterbahnen sicherzustellen.
• Verbessertes Leiterplattenlayout: Liefert Informationen für eine möglichst effektive Nutzung der Leiterplattenfläche und ermöglicht das einfache Erkennen und Beheben problematischer Bereiche mit hoher Stromdichte.
• Fundierte Erkenntnisse: Bei der Auslegung von Gleichstrompfaden müssen Sie sich nicht mehr auf Faustregeln oder Näherungsberechnungen verlassen.

PDN Analyzer-Simulation

In ihrer einfachsten Form kann ein Leiterplattenlayout für eine PI-DC-Analyse aus einem Spannungsregler als Quelle und dessen Last bestehen, verbunden durch Kupferflächen unterschiedlicher Form und Leiterbahnen unterschiedlicher Breite.

Ein einfaches Schaltungsbeispiel mit Spannungsquelle und Last.

Das Leiterplattenlayout der einfachen Schaltung mit verschiedenen Kupferflächen und Leiterbahnen, die über Lagen und Durchkontaktierungen miteinander verbunden sind.

Die Benutzeroberfläche des Panels PDN Analyzer (Tools » PDN Analyzer) bildet ein Schaltungsnetz von der Spannungsquelle bis zur Last visuell nach und umfasst dabei konkrete Versorgungs- und Massepfade – ähnlich wie in der obigen Schaltung und im schematischen Blockdiagramm (Abb. 1) dargestellt. Die Anwendung extrahiert automatisch alle physischen und elektrischen Informationen (Netzliste, Bauteile, Kupferflächen auf den Lagen usw.) aus dem aktuell aktiven Leiterplattendesign und stellt diese Daten der PI-DC-Simulationsengine zur Verfügung.

Die Benutzeroberfläche des Panels PDN Analyzer  mit einer PI-Simulationskonfiguration für die einfache Schaltung und das zugehörige Leiterplattenlayout.

Hier ist die Spannungsquelle der Ausgang von U1 (5 V zwischen Pin 3 und Pin 2), und die Last ist durch einen vorgegebenen Strom durch RL (0,1 A) definiert. Nachdem die Anfangsparameter über die Benutzeroberfläche eingegeben wurden (Quellen-/Lastspannungen und -ströme usw.) und die Simulation ausgeführt wurde, werden die resultierenden Analysedaten im Leiterplatteneditor als gerenderte 2D- oder 3D-Darstellung grafisch aufbereitet.

Die Simulationsergebnisse zum Spannungsabfall in den Kupferstrukturen der Netze PWR und GND auf der Leiterplatte (U1 zu RL und RL zu U1).

Die PI-Simulation des PDN Analyzer kann so eingestellt werden, dass sie Ergebnisse für die Spannung (IR-Spannungsabfall, oberes Bild) oder die Stromdichte (unteres Bild) für alle relevanten Leiterplattenlagen anzeigt.

Die Stromdichteverteilung für die beiden Netze PWR und GND (U1 zu RL).

► Eine vollständige Beschreibung der Verwendung des PDN Analyzer und der Interpretation seiner Ergebnisse finden Sie im PDN Analyzer-Beispielleitfaden.