Altium Designer
設計ルールと制約マネージャー

主な学習トピック：

• Altium Platformへのアクセス：指定されたトレーニングワークスペースへのアクセス方法と、Altium Platform環境への接続方法を学びます。
• トレーニングフォルダーの構造：トレーニングワークスペースを操作し、プロジェクトの構成を理解して、演習ファイルや参考資料を見つけます。
• 設計環境の準備：Altium Designer環境を設定し、その後の演習に向けて制約マネージャーのインターフェースに慣れます。

主な学習トピック: 

• デフォルトの設計ルール：ルールの種類、優先順位、スコープの仕組みなど、Altium Designerのデフォルトの設計ルールの構造と階層を理解します。
• ルールの設定とカスタマイズ：制約マネージャー内で、電気的クリアランス、トレース幅、ビアサイズ、その他の重要なパラメータに関する設計ルールを作成、変更、管理する方法を学びます。
• ネットクラス：関連するネットをグループ化するためのネットクラスを定義および管理し、電源、信号、高速ネットグループ全体に効率的にルールを適用できるようにします。
• 制約マネージャーの操作：制約マネージャーのインターフェースを操作して、設計全体で制約を表示、編集、適用する実践的な経験を積みます。

主な学習トピック: 

• 差動ペア：差動ペアの関係を定義し、間隔とインピーダンスの制約を設定し、高速信号配線のための差動ペアクラスを管理します。
• 設計クエリの使用：クエリ言語を習得して、正確なルールスコープを作成し、特定のネット、コンポーネント、リージョンを対象にして、クエリビルダーと手動クエリ式を使用して複雑な条件付きルールを構築します。
• 高度なスコーピング技術：設計クエリをネットクラスやコンポーネントクラスと組み合わせて、高度でコンテキストを認識した設計ルールを作成します。

主な学習トピック: 

• 長さのマッチング：信号グループの長さを一致させるためのルールを設定し、許容差の制約を定義し、インタラクティブな長さチューニングツールを使用して、高速インターフェースで正確なタイミングアライメントを実現します。
• xSignals：直列受動部品を通る完全な信号経路を表すxSignalsを理解して定義することで、ネット境界全体にわたる正確な長さとタイミングの分析が可能になります。
• xSignalの設定と管理：回路図とPCBからxSignalの定義を作成し、xSignalクラスを管理し、DDR、USB、PCIeなどのインターフェースのxSignalグループに長さマッチング制約を適用します。
• 実践的な配線長チューニング：インタラクティブな長さ調整ルーターを使用し、クリーンな配線を維持しながら長さマッチング制約を満たすための実践的な演習を行います。

主な学習トピック: 

• HDIビア：マイクロビア、ブラインドビア、ベリードビア、ビアインパッド戦略など、HDI設計のビアルールを、適切なレイヤースパンとアスペクト比の制約とともに設定します。
• DFMとDFAのルール：製造性を考慮した設計（DFM）および組み立て性を考慮した設計（DFA）のルールを定義し、基板設計が製造工場の能力と組み立てプロセスの要件を満たすようにします。
• クリーページ：電圧定格や安全基準（IPC-2221やIEC 60950/62368など）に基づいてクリーページおよびクリアランスの制約を設定し、設計が規制上のコンプライアンス要件を満たすようにします。
• 制約の検証とDRC：設定されたすべての制約を検証するために設計ルールチェックを実行し、違反を特定して解決し、製造への引き渡しに向けて設計準備を行います。

主な学習トピック：

• Altium Platformへのアクセス：指定されたトレーニングワークスペースへのアクセス方法と、Altium Platform環境への接続方法を学びます。
• トレーニングフォルダーの構造：トレーニングワークスペースを操作し、プロジェクトの構成を理解して、演習ファイルや参考資料を見つけます。
• 設計環境の準備：Altium Designer環境を設定し、その後の演習に向けて制約マネージャーのインターフェースに慣れます。

主な学習トピック: 

• デフォルトの設計ルール：ルールの種類、優先順位、スコープの仕組みなど、Altium Designerのデフォルトの設計ルールの構造と階層を理解します。
• ルールの設定とカスタマイズ：制約マネージャー内で、電気的クリアランス、トレース幅、ビアサイズ、その他の重要なパラメータに関する設計ルールを作成、変更、管理する方法を学びます。
• ネットクラス：関連するネットをグループ化するためのネットクラスを定義および管理し、電源、信号、高速ネットグループ全体に効率的にルールを適用できるようにします。
• 制約マネージャーの操作：制約マネージャーのインターフェースを操作して、設計全体で制約を表示、編集、適用する実践的な経験を積みます。

主な学習トピック: 

• 差動ペア：差動ペアの関係を定義し、間隔とインピーダンスの制約を設定し、高速信号配線のための差動ペアクラスを管理します。
• 設計クエリの使用：クエリ言語を習得して、正確なルールスコープを作成し、特定のネット、コンポーネント、リージョンを対象にして、クエリビルダーと手動クエリ式を使用して複雑な条件付きルールを構築します。
• 高度なスコーピング技術：設計クエリをネットクラスやコンポーネントクラスと組み合わせて、高度でコンテキストを認識した設計ルールを作成します。

主な学習トピック: 

• 長さのマッチング：信号グループの長さを一致させるためのルールを設定し、許容差の制約を定義し、インタラクティブな長さチューニングツールを使用して、高速インターフェースで正確なタイミングアライメントを実現します。
• xSignals：直列受動部品を通る完全な信号経路を表すxSignalsを理解して定義することで、ネット境界全体にわたる正確な長さとタイミングの分析が可能になります。
• xSignalの設定と管理：回路図とPCBからxSignalの定義を作成し、xSignalクラスを管理し、DDR、USB、PCIeなどのインターフェースのxSignalグループに長さマッチング制約を適用します。
• 実践的な配線長チューニング：インタラクティブな長さ調整ルーターを使用し、クリーンな配線を維持しながら長さマッチング制約を満たすための実践的な演習を行います。

主な学習トピック: 

• HDIビア：マイクロビア、ブラインドビア、ベリードビア、ビアインパッド戦略など、HDI設計のビアルールを、適切なレイヤースパンとアスペクト比の制約とともに設定します。
• DFMとDFAのルール：製造性を考慮した設計（DFM）および組み立て性を考慮した設計（DFA）のルールを定義し、基板設計が製造工場の能力と組み立てプロセスの要件を満たすようにします。
• クリーページ：電圧定格や安全基準（IPC-2221やIEC 60950/62368など）に基づいてクリーページおよびクリアランスの制約を設定し、設計が規制上のコンプライアンス要件を満たすようにします。
• 制約の検証とDRC：設定されたすべての制約を検証するために設計ルールチェックを実行し、違反を特定して解決し、製造への引き渡しに向けて設計準備を行います。