Làm việc với FPGA Pin Mapper

Hộp thoại Altium Designer Pin Mapper cho phép bạn tạo liên kết giữa một tệp chân bên ngoài (ví dụ như tệp được xuất từ các công cụ FPGA hoặc Microcontroller (MC)) với một linh kiện sơ đồ nguyên lý, sau đó so sánh các tín hiệu chân giữa hai miền đó (FPGA và PCB).

Kết quả của việc so sánh chân này là mọi thay đổi hoặc cập nhật trong tệp chân bên ngoài có thể được chuyển sang sơ đồ nguyên lý, hoặc dữ liệu chân từ sơ đồ nguyên lý có thể được chuyển ngược lại vào tệp chân. Mục đích chính của việc sử dụng Pin Mapper là lấy thêm thông tin về các chân linh kiện từ các công cụ bên ngoài (đặc biệt là FPGA và MC), để dữ liệu này có thể được dùng cho Pin Swapping trong hộp thoại Configure Pin Swapping. Tính năng này thay thế nhu cầu phải truyền dữ liệu chân thủ công giữa hai miền.

Hiện tại, tính năng Pin Mapping của Altium Designer hỗ trợ trực tiếp hai nhà cung cấp FPGA – Altera và Xilinx. Trong tương lai, danh sách nhà cung cấp này sẽ được mở rộng.  Định dạng tệp Pin Info riêng của Altium cũng được hỗ trợ, có thể dùng làm mô tả chân FPGA/MC cho bất kỳ công cụ FPGA của bên thứ ba nào hoặc cho các loại linh kiện khác.

Luồng xử lý

1. Tệp dữ liệu chân nguồn từ các công cụ FPGA

   1. Đối với Altera Quartus^® II v13.1:

      1. Mở thiết kế đã được triển khai trong Quartus.

      2. Chọn Assignments » Pin Planner.

      3. Chọn File » Export và lưu tệp csv để sử dụng trong Altium Designer.

   2. Đối với Xilinx Vivado^® 2017.4:

      1. Mở thiết kế đã được triển khai trong Vivado.
      2. Chọn File » Export » Export I/O Ports.
      3. Trong hộp thoại Export I/O Ports, chỉ định csv làm kiểu cổng I/O cần tạo, rồi nhấp OK.

2. Truy cập dữ liệu FPGA/MC từ tệp chân bên ngoài trong Altium Designer:

   1. Nhấp chuột phải vào một phần của linh kiện trên sơ đồ nguyên lý và chọn Pin Mapping từ menu ngữ cảnh để mở hộp thoại Pin Mapper.

      

3. Hộp thoại Pin Mapper bao gồm các phần sau (xem nhãn trong hình):

   1. Hiển thị tên tệp và đường dẫn của tệp chân FPGA/MC nguồn. Liên kết được thiết lập thông qua trình duyệt tệp ().

   2. Bảng Pin, nơi có thể tìm thấy các thay đổi gán chân từ nguồn và áp dụng chúng cho linh kiện Schematic, hoặc ngược lại. Dùng mũi tên ở bên phải tên tiêu đề mỗi cột để sắp xếp cột theo thứ tự tăng dần/giảm dần. Nhấp vào biểu tượng bộ lọc trong tiêu đề cột để mở danh sách thả xuống nhằm lọc nội dung cột.

   3. Bản xem trước Footprint, nơi các chân được chọn sẽ được tô sáng và các chân có thể được hiển thị theo nhóm bằng danh sách thả xuống Preview mode. Các lựa chọn bao gồm None, Bank Number, IO Pins, và Diff Pair Pins. 

   4. Part Selection của linh kiện, dùng để lọc bảng theo part. Phần này cũng cho biết một part có được đặt trên sơ đồ nguyên lý hay không, và liệu từng part có được đồng bộ để khớp với dữ liệu tệp bên ngoài hay không (xem chi tiết bên dưới).
      

4. Chọn một tệp chân bên ngoài trong hộp thoại Pin Mapper. Nhấp nút để duyệt và chọn tệp chân từ ổ đĩa cục bộ. Chỉ có thể chọn các tệp Pin tạm thời của Xilinx hoặc Altera (*.csv).

5. Tùy theo thao tác trước đó, hộp thoại Pin Mapper sẽ đưa ra các tùy chọn xử lý cho từng chân:

   1. (Đã đồng bộ) – tên net của các chân đã được đồng bộ, không cần thay đổi gì.

   2. (Cập nhật tệp Pin) – chuyển tên net từ sơ đồ nguyên lý sang tệp chân FPGA bên ngoài (tệp sẽ được cập nhật). Tên net từ Schematic sẽ được sao chép sang tên Signal trong tệp chân FPGA; tệp nguồn csv sẽ được ghi lại.

   3. (Cập nhật Schematic) – thay đổi tên net trên sơ đồ nguyên lý để khớp với tên Signal trong tệp chân FPGA bên ngoài (sơ đồ nguyên lý sẽ được cập nhật). Các net label trong Schematic sẽ được đổi để khớp với tên Signal FPGA nguồn.

   4. (Bỏ qua) – từ chối thay đổi, sẽ không thực hiện cập nhật nào.

   5. (Cảnh báo) – có sự khác biệt không nghiêm trọng trong việc khớp tên chân giữa sơ đồ nguyên lý và tệp bên ngoài (FPGA). Nếu muốn, hãy chọn một tùy chọn cập nhật (hoặc Ignore) từ menu thả xuống.

   6.  (Lỗi nghiêm trọng) – có sự khác biệt nghiêm trọng trong việc khớp tên chân giữa sơ đồ nguyên lý và tệp bên ngoài (FPGA). Lưu ý rằng Lỗi nghiêm trọng này phải được giải quyết trước khi thực hiện bất kỳ cập nhật nào. 

6. Chọn thao tác phù hợp từ menu thả xuống của biểu tượng cho mỗi mục nhập (hàng) trong bảng và chọn Apply.

   1. Khi chọn thao tác , tên net từ Schematic sẽ được sao chép sang tên Signal trong tệp chân FPGA – tệp chân nguồn csv sẽ được ghi lại.

   2. Khi chọn thao tác , các net label trong Schematic sẽ được thay đổi để khớp với tên Signal FPGA nguồn.

Lưu ý rằng menu nhấp chuột phải cho một mục trong bảng cung cấp nhiều tùy chọn chọn hàng loạt để cập nhật tên chân.

Các khả năng bổ sung

• Tùy chọn Part Selection của hộp thoại cho phép lọc các chân được liệt kê trong bảng ánh xạ theo Part được chọn. Bạn cũng có thể kiểm tra các Part chưa được đặt trong sơ đồ nguyên lý, và các Part chưa được đồng bộ với tệp FPGA bên ngoài (chỉ báo màu đỏ).
  
• Nếu có nhiều part của linh kiện được liên kết với tệp bên ngoài, hộp thoại Pin Mapper cho phép bạn chuyển đổi giữa các tùy chọn cho kiểu linh kiện này.
  
• Các bảng lưới bao gồm các lệnh menu nhấp chuột phải sau:
  • Update All pins in Schematic - chọn cập nhật tất cả tên chân trong sơ đồ nguyên lý.
  • Update All pins in Pin File -  chọn cập nhật tất cả tên chân trong tệp chân.
  • Ignore for All pins - chọn bỏ qua cho tất cả chân.
  • Update Selected pins in Schematic - chọn cập nhật các tên chân đã chọn trong sơ đồ nguyên lý.
  • Update Selected pins in Pin File - chọn cập nhật các tên chân đã chọn trong tệp chân.
  • Ignore for Selected pins - chọn bỏ qua cho các chân đã chọn.
  • Default for All pins - chọn dùng mặc định cho tất cả chân.
  • Default for Selected pins - chọn dùng mặc định cho các chân đã chọn.
• Nếu có các chân được gán tên net khác nhau ở phía Schematic và FPGA, thì điều này có thể được kiểm tra trong ERC, tại đó chúng sẽ được hiển thị là vi phạm trong panel Messages (chưa được triển khai).
• Nếu bạn muốn bắt đầu quy trình làm việc với một tệp chân FPGA từ phía sơ đồ nguyên lý, thì có thể tạo một tệp Altium Pin Report – chọn nút Export trong hộp thoại Pin Mapper.
• Hiện tại, chỉ các tham số chân chung mới có thể được sao chép, tuy nhiên dự kiến sẽ hỗ trợ thêm dữ liệu nâng cao hơn như nhóm Swap, v.v. Hiện tại, việc swapping phải được định nghĩa thủ công bằng cách nhập các thay đổi từ dữ liệu tệp chân FPGA.
• Vì tệp chân bên ngoài được liên kết với một linh kiện, một model linh kiện mới (Pin Info) sẽ được tạo và hiển thị trong danh sách Models ở panel Component Properties. Trong tương lai, điều này sẽ cung cấp một cách dễ dàng để thêm dữ liệu chân FPGA vào một linh kiện trong Library. Phần Models của panel cũng cho phép xóa hoặc chỉnh sửa Pin Info.

• Khi một linh kiện có model Pin Info, các tham số chân và tùy chọn bổ sung sẽ khả dụng cho linh kiện đó trong hộp thoại Configure Pin Swapping.

  

  Lưu ý rằng khi một linh kiện được gán model Pin Info, cột Pin Group (trong Swap Data) trong hộp thoại Configure Pin Swapping sẽ trở thành chỉ đọc để tránh dữ liệu bị mất đồng bộ với Pin Mapping. Để tránh điều này, hãy xóa model Pin Info khỏi thuộc tính part hoặc xóa liên kết đến tệp thông tin chân bên ngoài (*.csv) từ hộp thoại Pin Mapper.