Xác minh thiết kế bo mạch của bạn

Trình chỉnh sửa PCB là một môi trường thiết kế dựa trên quy tắc, trong đó bạn có thể xác định nhiều loại ràng buộc thiết kế để kiểm tra nhằm đảm bảo tính toàn vẹn của bảng mạch. Tính năng DRC trực tuyến sẽ theo dõi các quy tắc đã bật trong quá trình bạn làm việc và ngay lập tức đánh dấu bất kỳ vi phạm thiết kế nào được phát hiện. Ngoài ra, bạn cũng có thể chạy DRC hàng loạt để kiểm tra xem thiết kế có tuân thủ các quy tắc hay không và tạo báo cáo chi tiết về các quy tắc đã bật cũng như mọi vi phạm được phát hiện

Trước đó trong hướng dẫn này, bạn đã xem xét và cấu hình một số ràng buộc thiết kế, bao gồm khoảng cách điện, chiều rộng đường dẫn và kiểu lỗ dẫn. Ngoài những quy tắc này, còn có một số quy tắc thiết kế khác được tự động định nghĩa khi tạo một bảng mạch mới

Cấu hình và chạy Kiểm tra Quy tắc Thiết kế (DRC)

Main page: Thiết lập và chạy DRC

Thiết kế được kiểm tra các vi phạm bằng cách chạy kiểm tra quy tắc thiết kế (DRC). Cả DRC trực tuyến và hàng loạt đều được cấu hình trong Design Rule Checker hộp thoại được truy cập bằng cách chọn lệnh Tools » Design Rule Check lệnh từ menu chính

Kiểm tra quy tắc thiết kế được chạy bằng cách nhấp vào nút ở dưới cùng của hộp thoại. DRC sẽ chạy, sau đó Messages bảng điều khiển sẽ mở ra và liệt kê tất cả các vi phạm được phát hiện. Nếu Create Report File tùy chọn này đã được bật trong hộp thoại, một Design Rule Verification Report sẽ mở ra trong một tab tài liệu riêng biệt. Báo cáo nêu chi tiết các quy tắc được bật để kiểm tra, số lượng vi phạm được phát hiện và thông tin cụ thể về từng vi phạm

1. Chọn lệnh Tools » Design Rule Check lệnh từ các menu chính để mở Design Rule Checker hộp thoại.

2. Trên Report Options trang của hộp thoại, hãy đảm bảo rằng Create Report File tùy chọn này đã được bật.

   

3. Trên Rules To Check trang của hộp thoại, nhấp chuột phải vào khu vực lưới và chọn mục Batch DRC - Used On mục.

   

4. Vô hiệu hóa DRC hàng loạt cho các quy tắc điểm kiểm tra. Để thực hiện việc này, hãy chọn Testpoint phần trong cây và bỏ chọn các Batch hộp kiểm cho bốn loại quy tắc trong danh mục này.

   

5. Nhấp vào nút " " ở cuối hộp thoại để chạy DRC. Hộp thoại Design Rule Checker hộp thoại sẽ đóng lại và báo cáo sẽ mở ra. Báo cáo sẽ bao gồm (ít nhất):

   • 4 Vi phạm về dải mặt nạ hàn tối thiểu – chiều rộng tối thiểu của một dải mặt nạ hàn nhỏ hơn giá trị cho phép.

   • 4 vi phạm giới hạn khoảng cách cách điện – giá trị khoảng cách cách điện đo được giữa các đối tượng trên các lớp tín hiệu nhỏ hơn mức tối thiểu quy định.

   
   Phần trên của báo cáo nêu chi tiết các quy tắc được bật để kiểm tra và số lượng vi phạm được phát hiện. Nhấp vào một quy tắc để chuyển đến và kiểm tra các vi phạm đó.

   
   Phần dưới của báo cáo hiển thị từng quy tắc bị vi phạm, kèm theo danh sách các đối tượng vi phạm. Nhấp vào mục vi phạm để chuyển đến đối tượng đó trên PCB.

   Các vi phạm được phát hiện cũng sẽ được liệt kê trong Messages bảng điều khiển mở ra.

   

Xác định và giải quyết các vi phạm

Main page: Kiểm tra & giải quyết các vi phạm thiết kế

Với tư cách là nhà thiết kế, bạn phải xác định vị trí vi phạm trên PCB, xác định tình trạng của nó và mức độ vi phạm thực tế, đồng thời tìm ra cách giải quyết vi phạm phù hợp nhất

Giải quyết các vi phạm khoảng cách

Trong thiết kế hướng dẫn, có bốn vi phạm ràng buộc Khoảng cách giữa các pad của footprint bóng bán dẫn. Có hai cách để giải quyết các vi phạm này

• Giảm kích thước các pad của footprint transistor để tăng khoảng cách giữa các pad, hoặc

• Cấu hình ràng buộc để cho phép khoảng cách nhỏ hơn giữa các pad của footprint transistor.

Vì khoảng cách 0,25 mm là khá rộng rãi và khoảng cách thực tế khá gần với giá trị này (0,22 mm), một lựa chọn tốt trong tình huống này là cấu hình các quy tắc để cho phép khoảng cách nhỏ hơn. Giải pháp này là chấp nhận được trong tình huống này vì thành phần duy nhất khác có các pad lỗ xuyên là đầu nối, có các pad cách nhau 1 mm. Nếu không phải như vậy, giải pháp tốt nhất là thêm một ràng buộc khoảng cách thứ hai chỉ nhắm vào các pad của bóng bán dẫn, như đã làm với các quy tắc mở rộng lớp phủ hàn

1. Nhấp vào tab tài liệu PCB ở đầu không gian thiết kế để biến nó thành tài liệu đang hoạt động.

2. Chọn lệnh Design » Constraint Manager lệnh từ các menu chính n để mở Trình quản lý ràng buộc.

3. Trên Clearances của Trình quản lý ràng buộc, nhấp vào bên trong All Nets / All Nets trong ma trận khoảng cách.

4. Thay đổi TH Pad – to – TH Pad giá trị thành 0,22 mm trong vùng lưới ở phía dưới. Để thực hiện việc này, hãy nhấp vào ô, nhập 0.22, rồi nhấn Enter.

   

   

5. Lưu các thay đổi trong Trình quản lý ràng buộc (File » Save to PCB).

Giải quyết các vi phạm về dải mỏng tối thiểu của lớp phủ hàn

Lớp phủ hàn là một lớp mỏng giống như sơn mài được phủ lên bề mặt ngoài của bảng mạch, tạo lớp bảo vệ và cách điện cho đồng. Các lỗ hổng được tạo ra trên lớp phủ để các linh kiện và dây dẫn có thể được hàn vào đồng. Chính những lỗ hổng này được hiển thị dưới dạng các đối tượng trên lớp phủ hàn trong trình chỉnh sửa PCB (lưu ý rằng lớp phủ hàn được định nghĩa theo kiểu âm – các đối tượng bạn thấy sẽ trở thành các lỗ trên lớp phủ hàn thực tế)

Trong quá trình sản xuất, lớp phủ hàn được áp dụng bằng các kỹ thuật khác nhau. Phương pháp có chi phí thấp nhất là in lụa lên bề mặt bảng mạch thông qua một khuôn. Để bù đắp cho các vấn đề về căn chỉnh lớp, các lỗ trên lớp phủ thường lớn hơn các pad, được phản ánh qua giá trị mở rộng 4 mil (~0,1 mm) được sử dụng trong quy tắc thiết kế mặc định

Có các kỹ thuật khác để áp dụng lớp phủ hàn, mang lại độ chính xác cao hơn trong việc căn chỉnh lớp và định nghĩa hình dạng chính xác hơn. Nếu sử dụng các kỹ thuật này, độ giãn nở của lớp phủ hàn có thể nhỏ hơn hoặc thậm chí bằng không. Giảm kích thước lỗ trên khuôn sẽ giảm nguy cơ xuất hiện các mảnh vụn của lớp phủ hàn hoặc vi phạm khoảng cách giữa lớp in và lớp phủ hàn

Vi phạm mảnh vụn lớp phủ hàn. Màu tím biểu thị độ giãn nở của lớp phủ hàn xung quanh mỗi pad.

Các vi phạm như các vấn đề về lớp phủ hàn này không thể được giải quyết nếu không xem xét kỹ thuật chế tạo sẽ được sử dụng để sản xuất bảng mạch hoàn chỉnh

Ví dụ, nếu đây là một bảng mạch đa lớp phức tạp cho một sản phẩm có giá trị cao, thì rất có thể công nghệ lớp phủ hàn chất lượng cao sẽ được sử dụng, cho phép độ giãn nở của lớp phủ hàn nhỏ hoặc bằng không. Tuy nhiên, một bảng mạch hai mặt đơn giản như bảng mạch trong hướng dẫn này có nhiều khả năng được sản xuất như một sản phẩm giá rẻ, đòi hỏi phải sử dụng công nghệ lớp phủ hàn giá rẻ. Điều đó có nghĩa là giải quyết các vi phạm dải lớp phủ hàn bằng cách giảm độ giãn nở của lớp phủ hàn cho toàn bộ bảng mạch không phải là một giải pháp thích hợp

Giống như nhiều khía cạnh khác của thiết kế PCB, giải pháp nằm ở việc cân nhắc kỹ lưỡng các sự đánh đổi một cách tập trung để giảm thiểu tác động của chúng

Để giải quyết vi phạm này, bạn có thể

• Tăng kích thước lỗ mở lớp phủ hàn để loại bỏ hoàn toàn lớp phủ giữa các chân transistor, hoặc

• Giảm chiều rộng dải hàn tối thiểu có thể chấp nhận được, hoặc

• Giảm kích thước lỗ hở lớp phủ hàn để mở rộng dải hở lên chiều rộng chấp nhận được.

Đây là quyết định thiết kế cần được đưa ra dựa trên kiến thức của bạn về linh kiện cũng như công nghệ sản xuất và lắp ráp sẽ được sử dụng. Mở rộng vùng che phủ để loại bỏ hoàn toàn dải che phủ giữa các pad của transistor có nghĩa là sẽ có nhiều khả năng tạo ra các cầu hàn giữa các pad đó, trong khi giảm kích thước vùng che phủ vẫn sẽ để lại một dải che phủ, điều này có thể chấp nhận được hoặc không, và cũng sẽ gây ra khả năng xảy ra vấn đề về độ chính xác khi khớp giữa vùng che phủ và pad

Trong hướng dẫn này, bạn sẽ kết hợp tùy chọn thứ hai và thứ ba, giảm chiều rộng dải nhỏ tối thiểu xuống một giá trị phù hợp với các thiết lập đang được sử dụng trên bảng mạch này, đồng thời giảm độ mở rộng của mặt nạ, nhưng chỉ đối với các pad của transistor

1. Bước đầu tiên là giảm chiều rộng dải hẹp cho phép. Mở All Rules cửa sổ Quản lý ràng buộc bằng cách nhấp vào nút tương ứng ở phía trên cùng của Quản lý ràng buộc.

2. Trong cây bên trái, tìm và chọn loại quy tắc Solder Mask Sliver loại quy tắc trong Manufacturing danh mục, sau đó chọn quy tắc hiện có có tên MinimumSolderMaskSliver trong khu vực lưới chính.

3. Giá trị bằng khoảng cách giữa các pad là 0,22 mm (~8,7 mil) sẽ phù hợp cho thiết kế như thế này. Chỉnh sửa Minimum Solder Mask Sliver giá trị này 0.22 trong vùng ràng buộc của quy tắc.

   

4. Bước tiếp theo là thêm một quy tắc mở rộng mặt nạ chỉ dành cho các bóng bán dẫn để giảm mở rộng mặt nạ xuống 0. Việc này có nghĩa là lỗ mở trên mặt nạ hàn sẽ có kích thước bằng với pad, khiến chiều rộng của dải mặt nạ hàn giữa các pad bằng với khoảng cách giữa các pad (0.22 mm). Nhấp vào Solder Mask Expansion loại quy tắc trong Mask danh mục của cây bên trái để hiển thị các quy tắc hiện có thuộc loại này. Sẽ có một quy tắc có tên là SolderMaskExpansion với giá trị mở rộng là 0,1016 mm (4 mil).

   

   Vì chỉ có các pad của transistor vi phạm quy tắc, bạn sẽ không chỉnh sửa giá trị này. Thay vào đó, bạn sẽ tạo một quy tắc mới.

5. Để thêm quy tắc Mở rộng Lớp Mặt Nạ Hàn mới, nhấp chuột phải vào một khoảng trống trong khu vực lưới chính và chọn Add Custom Rule từ menu ngữ cảnh. Một quy tắc mới có tên SolderMaskExpansion_1 sẽ được tạo ra.

   

6. Nhấp đúp vào tên của quy tắc mới trong khu vực lưới chính và nhập SolderMaskExpansion_Transistor để thay đổi tên của nó.

7. Nhấp vào quy tắc để hiển thị các thiết lập của nó ở phần dưới cùng của Trình quản lý ràng buộc.

8. Xác định phạm vi của quy tắc mới. Có thể tạo truy vấn phạm vi bằng tính năng Query Builder. Nhấp vào nút bên cạnh trường Object Match trường và chọn lệnh Open Query Builder lệnh. Trong Building Query from Board hộp thoại mở ra, chọn Associated with Footprint từ menu thả xuống trong Condition Type / Operator , sau đó chọn ONSC-TO-92-3-29-11 từ menu thả xuống trong Condition Value cột. Sau khi nhấp vào OK trong hộp thoại, truy vấn HasFootprint('ONSC-TO-92-3-29-11') sẽ xuất hiện trong Object Match trường.

   ❯ ❮ IDJavascript: Tutorial_CM_SolderMaskExpansion_New_Query_AD25_2

9. Đặt 0 cho Expansion top và Expansion bottom giá trị.

   

10. Lưu thay đổi trong Trình quản lý ràng buộc (File » Save to PCB).

11. Đóng Trình quản lý ràng buộc bằng cách nhấp chuột phải vào tab của nó ở phía trên không gian thiết kế và chọn lệnh Close Multivibrator.PcbDoc [Constraints] từ menu ngữ cảnh.

12. Lưu tài liệu PCB cục bộ bằng cách nhấp chuột phải vào mục tương ứng trong Projects bảng điều khiển và chọn Save từ menu ngữ cảnh.

Chạy Kiểm tra Quy tắc Thiết kế sau khi giải quyết các vi phạm

Bây giờ, hãy chạy lại DRC để đảm bảo rằng tất cả các vi phạm đã được giải quyết

1. Mở hộp thoại Design Rule Checker hộp thoại (Tools » Design Rule Check) và đảm bảo rằng tùy chọn Create Report File tùy chọn này đã được bật trên Report Options trang.

2. Nhấp vào nút " " ( ).

3. Một báo cáo mới sẽ được tạo và mở trong một tab tài liệu riêng biệt. Hãy đảm bảo rằng báo cáo không chứa bất kỳ vi phạm quy tắc nào.

   

   Nếu có vi phạm, hãy khắc phục chúng, sau đó tạo lại báo cáo.

4. Xóa báo cáo DRC đã tạo khỏi dự án. Báo cáo này sẽ được tạo trong quá trình phát hành thiết kế. Để thực hiện việc này, hãy tìm tệp báo cáo trong mục Generated\Documents mục tương ứng trong Projects bảng điều khiển, nhấp chuột phải vào nó và chọn lệnh Remove from Project lệnh. Trong Remove from project hộp thoại mở ra, chọn tùy chọn Delete file tùy chọn.

   

5. Đóng tất cả các tài liệu hiện đang mở. Bạn có thể thực hiện việc này bằng cách nhấp chuột phải vào tab tài liệu ở phía trên cùng của không gian thiết kế và chọn Close All Documents lệnh từ menu ngữ cảnh

6. Lưu dự án vào Workspace. Để thực hiện việc này, hãy nhấp vào Save to Server nút điều khiển bên cạnh mục dự án trong Projects bảng điều khiển, nhập một bình luận có ý nghĩa vào Comment trường của Save to Server hộp thoại mở ra (ví dụ PCB design complete), sau đó nhấp vào nút OK nút.