Thiết lập và chạy DRC

Cấu hình DRC

Việc cấu hình kiểm tra quy tắc thiết kế được thực hiện trong hộp thoại Design Rule Checker, được truy cập thông qua lệnh Tools » Design Rule Check từ tài liệu PCB.

Sử dụng Online DRC

Online Design Rule Checking chạy nền theo thời gian thực, đánh dấu và/hoặc tự động ngăn chặn các vi phạm quy tắc thiết kế. Điều này đặc biệt hữu ích khi định tuyến tương tác bo mạch của bạn để làm nổi bật ngay các vi phạm về khoảng hở, chiều rộng và đoạn song song. Để một quy tắc chịu sự kiểm tra của Online DRC, cần đáp ứng ba yêu cầu sau:

Nếu phát hiện bất kỳ đối tượng nào vi phạm một quy tắc thiết kế áp dụng được bật cho kiểm tra online, chúng sẽ được tô sáng trong không gian thiết kế theo các tùy chọn hiển thị vi phạm đã định nghĩa.

Sử dụng Batch DRC

Đặc biệt khuyến nghị luôn thực hiện kiểm tra quy tắc thiết kế ở chế độ batch trước khi tạo dữ liệu artwork cuối cùng. Online DRC chỉ phát hiện các vi phạm mới – những vi phạm được tạo ra sau khi tính năng này được bật – trong khi Batch DRC cho phép chạy kiểm tra thủ công vào bất kỳ thời điểm nào trong quá trình thiết kế bo mạch. Vì vậy, các nhà thiết kế giỏi hiểu giá trị của Online DRC, nhưng họ cũng biết rằng thiết kế bo mạch nên bắt đầu và kết thúc bằng một lần Batch DRC.

Bật các kiểu quy tắc cho kiểm tra batch trong hộp thoại Design Rule Checker theo nhu cầu (tham khảo lại phần Cấu hình DRC ở trên). Nhiều tùy chọn bổ sung cũng có sẵn khi chạy Batch DRC, bao gồm khả năng tạo tệp báo cáo. Có thể truy cập các tùy chọn này bằng cách nhấp vào thư mục Report Options trong khung cây thư mục của hộp thoại. Hai tùy chọn chính (được làm nổi bật trong hình sau) là:

• Create Report File - bật tùy chọn này để tạo báo cáo sau khi chạy Batch DRC cho bo mạch. Bật tùy chọn con Report PCB Health Issues để đưa các vấn đề do PCB Health Check Monitor phát hiện vào báo cáo được tạo.

  Báo cáo ở định dạng HTML và sẽ được đặt tên là Design Rule Check - <PCBDocumentName>.html. Báo cáo sẽ tự động được mở làm tài liệu đang hoạt động sau khi quá trình Batch DRC hoàn tất.

• Create Violations - bật tùy chọn này để các vi phạm được tô sáng trong không gian thiết kế theo các tùy chọn hiển thị vi phạm đã định nghĩa. Tùy chọn này cũng cần thiết để các vi phạm xuất hiện trong vùng Violations của bảng PCB Rules And Violations.

Các tùy chọn khác khả dụng gồm:

• Sub-Net Details – nếu một quy tắc Un-Routed Net đã được định nghĩa, hãy bật tùy chọn này để đưa chi tiết sub-net vào báo cáo DRC.

  Quy tắc Un-Routed Net chỉ nên được bật để kiểm tra khi mọi kết nối đã được định tuyến, vì một đường kết nối về bản chất là một “mạch hở”.

• Verify Shorting Copper – bật tùy chọn này để xác minh tính toàn vẹn của lớp đồng nối ngắn trong bất kỳ thành phần Net Tie nào được dùng trong thiết kế. Kiểm tra này tìm kiếm bất kỳ phần đồng nào không được kết nối trong một thành phần (dấu hiệu cho thấy một pad không nối ngắn đúng với pad còn lại).

• Report Drilled SMT Pads – bật tùy chọn này để đưa mọi pad SMT (Surface Mount Technology) bị khoan nhầm vào Báo cáo DRC.

  Ví dụ, pad SMT có thể là một chân ngắn; một tiếp điểm phẳng; một phần tử trong ma trận bi (BGA); một đầu cuối trên thân linh kiện (linh kiện thụ động); hoặc một chân ngắn dạng gull-wing (QFP).

  Tùy chọn này chỉ dùng để phát hiện các pad SMT có lỗ được định nghĩa bên trong chúng, điều vốn có thể xảy ra trong các phiên bản phần mềm cũ. Để kiểm tra via dưới pad SMD, quy tắc Vias Under SMD (trong danh mục High Speed) phải được thêm vào thiết kế và bật cho Batch DRC.

• Report Multilayer Pads with 0 size Hole – bật tùy chọn này để đưa mọi pad đa lớp không hợp lệ tìm thấy trong thiết kế vào báo cáo. Pad đa lớp không hợp lệ là pad có kích thước lỗ bằng không, lẽ ra sẽ khiến nó trở thành một pad SMT.

• Stop when n violations found – dùng trường này để xác định số lượng vi phạm tối đa có thể được phát hiện trước khi quá trình batch DRC bị dừng (mặc định = 500). Việc giới hạn số lượng vi phạm được báo cáo là một chiến lược quan trọng để giữ cho quá trình kiểm tra dễ quản lý.

• Report Broken Planes – bật tùy chọn này để quá trình kiểm tra quy tắc theo batch tìm kiếm và báo cáo các plane bị đứt. Plane bị đứt xảy ra khi một vùng của plane có kết nối với net trở nên bị ngắt điện khỏi phần còn lại của plane. Một ví dụ là đầu nối được đặt bắc qua split plane nhưng không được kết nối với nó. Các khoảng trống quanh các chân nối lại với nhau để cắt hoàn toàn lớp đồng của plane, khiến nó thực chất bị tách thành hai phần.

  Để kiểm tra plane bị đứt, quy tắc Un-Routed Net (trong danh mục Electrical) phải được bật cho Batch DRC.

• Report Dead Copper larger than – bật tùy chọn này để quá trình kiểm tra quy tắc theo batch tìm kiếm và báo cáo các vùng đồng chết lớn hơn diện tích chỉ định. Đồng chết là các phần đồng không có kết nối với net, đồng thời cũng bị ngắt điện khỏi plane cha ban đầu. Ví dụ về trường hợp này là một đầu nối (không kết nối với plane) có các chân đặt sát nhau, trong đó các khoảng trống quanh chân kết hợp lại để cô lập các vùng đồng plane khỏi phần còn lại của plane. Sử dụng trường liên quan để chỉ định giá trị diện tích tối đa cho phép của đồng chết; vượt quá giá trị này sẽ bị xem là vi phạm quy tắc (mặc định = 100 sq. mils).

  Để kiểm tra đồng chết, quy tắc Un-Routed Net (trong danh mục Electrical) phải được bật cho Batch DRC.

  Khi tùy chọn Report Dead Copper larger than được bật (và quy tắc Un-Routed Net được bật cho Batch DRC), mọi đối tượng không được gán net, bất kể kích thước của chúng, cũng sẽ được báo cáo trong quá trình kiểm tra quy tắc theo batch. Tính năng này khả dụng bằng cách đặt giá trị của tùy chọn PCB.Rules.DeadCopperNoNet trong hộp thoại Advanced Settings dialog để cấu hình thiết lập phát hiện mong muốn như minh họa bên dưới. Giá trị mặc định là 2.

  • 0 – không kiểm tra đối tượng nào.

  • 1 – kiểm tra tất cả.

  • 2 – kiểm tra tất cả ngoại trừ Pad tự do, đối tượng Text và các đối tượng trong Component.

  Ngoài ra, khi tùy chọn Report Dead Copper larger than được bật, các đối tượng trên lớp đồng có gán net nhưng không được kết nối với bất kỳ đối tượng pad nào cùng net và cũng không được kết nối với các đối tượng khác cùng net bằng các đường kết nối sẽ được kiểm tra (bất kể quy tắc Un-Routed Net có được bật cho Batch DRC hay không). Tính năng này hiện đang ở Open Beta và khả dụng khi tùy chọn PCB.Rules.DeadCopperInNet được bật trong hộp thoại Advanced Settings dialog.

• Report Starved Thermals with less than n% available copper – bật tùy chọn này để quá trình kiểm tra quy tắc theo batch tìm kiếm và báo cáo các kết nối nhiệt “starved” lớn hơn tỷ lệ phần trăm được chỉ định. Thermals là các kết nối đến plane có các phần “cutout” giảm nhiệt xung quanh để làm giảm khả năng dẫn nhiệt vào lớp đồng plane. Một thermal có thể trở nên “starved” khi diện tích bề mặt của các nhánh đồng nối nó với plane bị giảm do các vùng trống. Tùy chọn này cũng kiểm tra diện tích bề mặt của bản thân thermal (không chỉ các nhánh nối) đối với bất kỳ vùng trống nào xâm lấn vào thermal. Sử dụng trường liên quan để chỉ định giá trị phần trăm tối thiểu cho phép của lượng đồng kết nối phải còn lại; thấp hơn mức này sẽ bị xem là vi phạm quy tắc (mặc định = 50%).

• Run Design Rule Check – nhấp nút này để thực hiện Batch DRC theo các quy tắc được bật cho kiểm tra Batch và các tùy chọn bổ sung đã định nghĩa cho kiểu kiểm tra này.

  Sau khi quá trình kiểm tra hoàn tất, mọi vi phạm sẽ xuất hiện trong bảng Messages.

Một lần DRC ở chế độ batch được khởi chạy bằng cách nhấp nút Run Design Rule Check ở góc dưới bên trái của hộp thoại. Nếu bạn chọn như vậy, một báo cáo DRC sẽ được tạo và tự động mở (nếu được cấu hình) làm tài liệu đang hoạt động trong cửa sổ thiết kế chính. Báo cáo liệt kê từng quy tắc đã được kiểm tra như được chỉ định trong hộp thoại Design Rule Checker . Các quy tắc không có trong thiết kế sẽ không được kiểm tra.

Báo cáo DRC

Việc bật tùy chọn Create Report File trong hộp thoại Design Rule Checker dialog sẽ tạo báo cáo DRC khi thực thi Batch DRC. Các tùy chọn khả dụng trên trang PCB Editor - Reports page của hộp thoại Preferences cho phép chỉ định định dạng báo cáo và việc báo cáo có được tự động hiển thị sau khi tạo hay không.

Tạo báo cáo DRC như một phần của quá trình Batch DRC.

Các định dạng được hỗ trợ gồm:

• TXT – tạo tệp Design Rule Check - <PCBDocumentName>.drc.

• HTML – tạo tệp Design Rule Check - <PCBDocumentName>.html.

• XML – tạo tệp <PCBDocumentName>.xml.

Báo cáo liệt kê từng quy tắc đã được kiểm tra trong quá trình kiểm tra batch như được chỉ định trong hộp thoại Design Rule Checker. Mỗi vi phạm được phát hiện sẽ được liệt kê với đầy đủ chi tiết về mọi thông tin tham chiếu, chẳng hạn như lớp, tên net, ký hiệu linh kiện và số pad, cũng như vị trí của đối tượng.

Tùy chọn Hiển thị Vi phạm

Kiểm tra thiết kế theo các quy tắc thiết kế đã chỉ định là một chuyện, nhưng điều gì xảy ra khi một hoặc nhiều quy tắc đó bị vi phạm? Dù đang chạy Online DRC trong quá trình thiết kế hay chạy Batch DRC thủ công, vẫn cần có một chỉ báo trực quan cho biết những vị trí đang xảy ra vi phạm quy tắc. PCB Editor bao gồm các tùy chọn hiển thị vi phạm mạnh mẽ để chỉ ra rõ ràng, trực quan nơi tồn tại vi phạm.

Đồ họa Vi phạm Tùy chỉnh

Hầu hết các quy tắc thiết kế có thể được đưa vào kiểm tra quy tắc thiết kế Online và/hoặc Batch đều có đồ họa vi phạm tùy chỉnh đi kèm - xuất hiện trong không gian thiết kế khi một quy tắc cụ thể bị vi phạm. Các đồ họa này mang lại một khung cảnh DRC trực quan gọn gàng hơn. Khi một quy tắc thiết kế cụ thể bị vi phạm, đồ họa vi phạm tùy chỉnh tương ứng (nếu áp dụng) sẽ chỉ được vẽ trên các lớp liên quan đến vi phạm đó.

Trong một số trường hợp, đồ họa không chỉ cho thấy nơi đang xảy ra vi phạm mà còn cho biết lý do - hiển thị giá trị ràng buộc được định nghĩa cho quy tắc và chỉ ra primitive vi phạm đang thấp hơn hay cao hơn giá trị này.

Ví dụ minh họa đồ họa tùy chỉnh dùng cho các vi phạm quy tắc width và minimum annular ring.

Các đồ họa khác, bao gồm các loại dùng để biểu diễn vi phạm của các quy tắc Net Antennae, Short-Circuit, Un-Routed Net, Room Definition, Layer Pairs và Vias Under SMD, sẽ chỉ là một đồ họa, vì không có giá trị ràng buộc xác định nào để hiển thị.

Các ví dụ bổ sung về đồ họa vi phạm tùy chỉnh. Từ trái sang phải: vi phạm Net Antennae; vi phạm Short-Circuit; vi phạm Un-Routed Net.

Lớp phủ Vi phạm

Ngoài các đồ họa vi phạm tùy chỉnh, còn có một 'lớp phủ' vi phạm để thiết lập và sử dụng. Lớp phủ này được vẽ đè lên các primitive trong thiết kế. Bạn có thể chọn kiểu mẫu hiển thị trên các primitive từ một tập các kiểu có sẵn.

Sử dụng lớp phủ vi phạm như một phương án thay thế cho đồ họa vi phạm tùy chỉnh khi hiển thị các vi phạm DRC.

Việc kết hợp hai kiểu hiển thị vi phạm này có thể hữu ích vì cung cấp chỉ báo vi phạm theo mức 'thô' và 'chi tiết'. Khi thu nhỏ, lớp phủ vi phạm có thể đánh dấu nơi tồn tại vi phạm, sau đó phóng to để xem chi tiết do đồ họa vi phạm tùy chỉnh tương ứng cung cấp.

Cấu hình Tùy chọn Hiển thị Vi phạm

Việc kiểm soát cách hiển thị các vi phạm DRC - sử dụng đồ họa vi phạm tùy chỉnh và/hoặc lớp phủ vi phạm đã định nghĩa - được chỉ định trên trang PCB Editor - DRC Violations Display page của hộp thoại Preferences.

Cấu hình cách các vi phạm DRC được hiển thị trong không gian thiết kế - bằng đồ họa tùy chỉnh và/hoặc một lớp phủ vi phạm đã định nghĩa - như một phần trong tùy chọn phần mềm của bạn.

Các tùy chọn khả dụng cho phép bạn:

• Chọn kiểu lớp phủ vi phạm được sử dụng bằng Violation Overlay Style - các dấu lỗi có thể được hiển thị theo một trong bốn cách sau. Bấm để chọn kiểu bạn muốn:

  • None (Layer Color) - các dấu lỗi được hiển thị bằng màu của lớp, do đó không nhìn thấy được.

  • Solid (Override Color) - các dấu lỗi được hiển thị bằng màu của lớp Error Marker.

  • Style A - các dấu lỗi được hiển thị dưới dạng tam giác cảnh báo.

  • Style B - các dấu lỗi được hiển thị dưới dạng một chấm có dấu cộng bên trong.

• Xác định hành vi hiển thị của lớp phủ vi phạm khi thu nhỏ bằng Overlay Zoom Out Behavior - các dấu lỗi sẽ hoạt động như sau khi bạn thu nhỏ:

  • Base Pattern Scales - các dấu lỗi được co giãn bất kể mức thu phóng (loại dấu được xác định bởi Violation Overlay Style đã chọn ở trên).

  • Layer Color Dominates - khi bạn thu nhỏ, các dấu lỗi trở thành một vùng màu đặc theo màu lớp.

  • Override Color Dominates - khi bạn thu nhỏ, các dấu lỗi trở thành một vùng màu đặc theo màu lớp Error Marker.

• Chọn kiểu hiển thị được dùng cho từng quy tắc trong vùng Choose DRC Violations Display Style. Bật tùy chọn Violation Details cho một loại quy tắc sẽ sử dụng đồ họa vi phạm tùy chỉnh tương ứng để hiển thị các vi phạm DRC của quy tắc đó. Bật tùy chọn Violation Overlay sẽ hiển thị các vi phạm bằng kiểu lớp phủ đã chỉ định. Theo mặc định, kiểu hiển thị Violation Details được bật cho tất cả các loại quy tắc, và hiển thị Violation Overlay Style chỉ được bật cho các quy tắc Clearance, Width và Component Clearance.

  Nhấp chuột phải trong lưới để truy cập menu lệnh giúp nhanh chóng bật hoặc tắt việc sử dụng một kiểu hiển thị vi phạm cho tất cả các loại quy tắc. Các lệnh cũng có sẵn để nhanh chóng bật hiển thị vi phạm - đồ họa chi tiết hoặc kiểu lớp phủ - chỉ cho những quy tắc hiện đang được dùng trong thiết kế.

Định nghĩa Màu sắc Vi phạm

Để tăng thêm tính linh hoạt khi hiển thị các vi phạm quy tắc trong không gian thiết kế, hai kiểu hiển thị vi phạm – chi tiết vi phạm (đồ họa vi phạm tùy chỉnh) và lớp phủ vi phạm – có các màu hệ thống liên kết riêng. Điều này cho phép bạn phân biệt hai kiểu này bằng các màu khác nhau, rõ ràng. Việc gán màu được thực hiện trong phần System Colors trên tab Layers & Colors của bảng View Configuration panel:

• Violation Details – sử dụng màu hệ thống Violation Markers (đối với các vi phạm được waived khi dùng kiểu hiển thị này, sử dụng màu hệ thống Waived Violation Markers).

• Violation Overlay – sử dụng màu hệ thống DRC Error Markers (đối với các vi phạm được waived khi dùng kiểu hiển thị này, sử dụng màu hệ thống Waived DRC Error Markers).

Chỉ định màu khác nhau cho hai kiểu hiển thị vi phạm và bật/tắt việc hiển thị của chúng khi cần.