Thiết lập và chạy DRC

Cấu hình DRC

Việc cấu hình cho kiểm tra quy tắc thiết kế được thực hiện trong hộp thoại Design Rule Checker, có thể truy cập thông qua lệnh Tools » Design Rule Check từ một tài liệu PCB.

Sử dụng Online DRC

Online Design Rule Checking chạy nền theo thời gian thực, đánh dấu và/hoặc tự động ngăn chặn các vi phạm quy tắc thiết kế. Điều này đặc biệt hữu ích khi interactively routing bo mạch của bạn để ngay lập tức làm nổi bật các vi phạm về khoảng hở, chiều rộng và các đoạn song song. Để một quy tắc được áp dụng trong Online DRC, phải đáp ứng ba yêu cầu sau:

Nếu phát hiện bất kỳ đối tượng nào vi phạm một quy tắc thiết kế áp dụng và được bật cho kiểm tra online, chúng sẽ được làm nổi bật trong không gian thiết kế theo các violation display options đã định nghĩa.

Sử dụng Batch DRC

Đặc biệt khuyến nghị rằng luôn thực hiện kiểm tra quy tắc thiết kế ở chế độ batch trước khi tạo artwork cuối cùng. Online DRC chỉ phát hiện các vi phạm mới – các vi phạm được tạo ra sau khi tính năng này được bật – trong khi Batch DRC cho phép chạy kiểm tra thủ công vào bất kỳ thời điểm nào trong quá trình thiết kế bo mạch. Vì vậy, dù các nhà thiết kế giỏi đều hiểu giá trị của Online DRC, họ cũng biết rằng thiết kế bo mạch nên bắt đầu và kết thúc bằng một lần Batch DRC.

Bật các kiểu quy tắc cho kiểm tra batch trong hộp thoại Design Rule Checker khi cần (tham khảo lại phần Cấu hình DRC ). Có nhiều tùy chọn bổ sung khác khả dụng khi chạy Batch DRC, bao gồm khả năng tạo tệp báo cáo. Các tùy chọn này được truy cập bằng cách nhấp vào thư mục Report Options trong khung cây thư mục của hộp thoại. Hai tùy chọn chính (được làm nổi bật trong hình sau) là:

• Create Report File - bật tùy chọn này để tạo báo cáo sau khi chạy Batch DRC cho bo mạch. Bật tùy chọn phụ Report PCB Health Issues để đưa các vấn đề được phát hiện bởi PCB Health Check Monitor vào báo cáo được tạo.

  Báo cáo ở định dạng HTML và sẽ có tên là Design Rule Check - <PCBDocumentName>.html. Tệp sẽ tự động được mở thành tài liệu đang hoạt động sau khi quá trình Batch DRC hoàn tất.

• Create Violations - bật tùy chọn này để các vi phạm được làm nổi bật trong không gian thiết kế theo các violation display options đã định nghĩa. Tùy chọn này cũng cần thiết để các vi phạm xuất hiện trong vùng Violations của PCB Rules And Violations panel.

Các tùy chọn khác khả dụng là:

• Sub-Net Details – nếu một quy tắc Un-Routed Net đã được định nghĩa, bật tùy chọn này để đưa chi tiết sub-net vào báo cáo DRC.

  Quy tắc Un-Routed Net chỉ nên được bật để kiểm tra khi tất cả các kết nối đã được đi dây, vì một đường kết nối về bản chất là một "mạch hở".

• Verify Shorting Copper – bật tùy chọn này để xác minh tính toàn vẹn của lớp đồng nối tắt trong bất kỳ linh kiện Net Tie nào được sử dụng trong thiết kế. Kiểm tra này tìm kiếm bất kỳ phần đồng nào không được kết nối trong một linh kiện (dấu hiệu cho thấy một pad không nối tắt đúng với pad kia hoặc các pad còn lại).

• Report Drilled SMT Pads – bật tùy chọn này để đưa vào Báo cáo DRC mọi pad SMT (Surface Mount Technology) bị khoan nhầm.

  Ví dụ, một pad SMT có thể là chân ngắn; tiếp điểm phẳng; một phần tử trong ma trận bi (BGA); một đầu nối trên thân linh kiện (linh kiện thụ động); hoặc một chân ngắn dạng cánh mòng biển (QFP).

  Tùy chọn này chỉ dùng để phát hiện các pad SMT có lỗ được định nghĩa bên trong chúng, điều vốn có thể xảy ra trong các phiên bản phần mềm cũ. Để kiểm tra via nằm dưới pad SMD, quy tắc Vias Under SMD (trong nhóm High Speed) phải được thêm vào thiết kế và bật cho Batch DRC.

• Report Multilayer Pads with 0 size Hole – bật tùy chọn này để đưa vào mọi pad đa lớp không hợp lệ được tìm thấy trong thiết kế. Một pad đa lớp không hợp lệ là pad có kích thước lỗ bằng zero, nếu không thì nó sẽ là một pad SMT.

• Stop when n violations found – dùng trường này để xác định số lượng vi phạm tối đa có thể được phát hiện trước khi quá trình batch DRC bị dừng lại (mặc định = 500). Giới hạn số lượng vi phạm được báo cáo là một chiến lược quan trọng để giữ cho quá trình kiểm tra có thể quản lý được.

• Report Broken Planes – bật tùy chọn này để quá trình kiểm tra quy tắc batch tìm kiếm và báo cáo các broken plane. Broken plane xảy ra khi một vùng của plane có kết nối với một net trở nên bị ngắt điện khỏi phần còn lại của plane. Ví dụ có thể xảy ra là một đầu nối được đặt băng qua một split plane nhưng không được nối với nó. Các vùng hở quanh các chân nối liền nhau và cắt xuyên hoàn toàn lớp đồng của plane, khiến nó bị tách thành hai phần.

  Để kiểm tra broken plane, quy tắc Un-Routed Net (trong nhóm Electrical) phải được bật cho Batch DRC.

• Report Dead Copper larger than – bật tùy chọn này để quá trình kiểm tra quy tắc batch tìm kiếm và báo cáo các vùng đồng chết có diện tích lớn hơn giá trị chỉ định. Đồng chết là các phần đồng không có kết nối với một net, đồng thời cũng bị ngắt điện khỏi plane cha ban đầu. Ví dụ có thể xảy ra là một đầu nối (không nối với plane) có các chân đặt sát nhau, trong đó các vùng hở quanh chân nối liền để cô lập các vùng đồng của plane khỏi phần còn lại của plane. Dùng trường tương ứng để chỉ định giá trị diện tích tối đa cho phép của đồng chết, vượt quá giá trị này sẽ được xem là vi phạm quy tắc (mặc định = 100 sq. mils).

  Để kiểm tra đồng chết, quy tắc Un-Routed Net (trong nhóm Electrical) phải được bật cho Batch DRC.

  Khi tùy chọn Report Dead Copper larger than được bật (và quy tắc Un-Routed Net được bật cho Batch DRC), tất cả các đối tượng không được gán net, bất kể kích thước của chúng, cũng sẽ được báo cáo trong quá trình kiểm tra quy tắc batch. Tính năng này khả dụng bằng cách đặt giá trị cho tùy chọn PCB.Rules.DeadCopperNoNet trong Advanced Settings dialog để cấu hình thiết lập phát hiện mong muốn như minh họa bên dưới. Giá trị mặc định là 2.

  • 0 – không kiểm tra mục nào.

  • 1 – kiểm tra tất cả.

  • 2 – kiểm tra tất cả ngoại trừ Pad tự do, đối tượng Text, và các đối tượng trong Components.

  Ngoài ra, khi tùy chọn Report Dead Copper larger than được bật, các đối tượng trên lớp đồng có gán net nhưng không được kết nối với bất kỳ pad nào của cùng net và cũng không được kết nối với các đối tượng khác của cùng net bằng các đường kết nối sẽ được kiểm tra (bất kể quy tắc Un-Routed Net có được bật cho Batch DRC hay không). Tính năng này đang ở Open Beta và khả dụng khi tùy chọn PCB.Rules.DeadCopperInNet được bật trong Advanced Settings dialog.

• Report Starved Thermals with less than n% available copper – bật tùy chọn này để quá trình kiểm tra quy tắc batch tìm kiếm và báo cáo các kết nối thermal bị 'starved' lớn hơn tỷ lệ phần trăm chỉ định. Thermals là các kết nối tới plane có các phần "cắt giảm" thermal relief xung quanh để giảm truyền nhiệt sang lớp đồng plane. Một thermal có thể trở nên 'starved' khi diện tích bề mặt của các nhánh đồng nối nó với plane bị giảm do các vùng hở. Tùy chọn này cũng kiểm tra diện tích bề mặt của chính thermal (không chỉ các nhánh) so với các vùng hở xâm lấn vào thermal đó. Dùng trường tương ứng để chỉ định giá trị phần trăm tối thiểu cho phép của lượng đồng kết nối phải còn lại, thấp hơn giá trị này sẽ được xem là vi phạm quy tắc (mặc định = 50%).

• Run Design Rule Check – nhấp vào nút này để thực hiện Batch DRC theo các quy tắc được bật cho kiểm tra Batch và các tùy chọn bổ sung đã được định nghĩa cho kiểu kiểm tra này.

  Sau khi kiểm tra hoàn tất, mọi vi phạm sẽ xuất hiện trong panel Messages.

Batch-mode DRC được khởi động bằng cách nhấp vào nút Run Design Rule Check ở góc dưới bên trái của hộp thoại. Nếu bạn đã chọn như vậy, một báo cáo DRC sẽ được tạo và tự động mở (nếu được cấu hình làm vậy) thành tài liệu đang hoạt động trong cửa sổ thiết kế chính. Báo cáo liệt kê từng quy tắc đã được kiểm tra như được chỉ định trong hộp thoại Design Rule Checker . Các quy tắc không có trong thiết kế sẽ không được kiểm tra.

Báo cáo DRC

Việc bật tùy chọn Create Report File trong Design Rule Checker dialog sẽ tạo một báo cáo DRC khi thực thi Batch DRC. Các tùy chọn có trên trang PCB Editor - Reports page của hộp thoại Preferences cho phép chỉ định định dạng báo cáo và việc báo cáo có tự động hiển thị sau khi tạo hay không.

Tạo báo cáo DRC như một phần của quá trình Batch DRC.

Các định dạng được hỗ trợ là:

• TXT – tạo tệp Design Rule Check - <PCBDocumentName>.drc.

• HTML – tạo tệp Design Rule Check - <PCBDocumentName>.html.

• XML – tạo tệp <PCBDocumentName>.xml.

Báo cáo liệt kê từng quy tắc đã được kiểm tra trong quá trình kiểm tra batch như được chỉ định trong hộp thoại Design Rule Checker. Mỗi vi phạm được tìm thấy sẽ được liệt kê với đầy đủ chi tiết của mọi thông tin tham chiếu, chẳng hạn như lớp, tên net, ký hiệu linh kiện và số pad, cũng như vị trí của đối tượng.

Tùy Chọn Hiển Thị Vi Phạm

Kiểm tra thiết kế theo các quy tắc thiết kế được chỉ định là một chuyện, nhưng điều gì xảy ra khi một hoặc nhiều quy tắc đó bị vi phạm? Dù chạy Online DRC trong quá trình thiết kế hay chạy Batch DRC thủ công, vẫn cần có một chỉ báo trực quan nào đó về vị trí các vi phạm quy tắc như vậy đang xảy ra. PCB Editor bao gồm các tùy chọn hiển thị vi phạm mạnh mẽ để cho biết rõ ràng và trực quan nơi tồn tại vi phạm.

Đồ Họa Vi Phạm Tùy Chỉnh

Hầu hết các quy tắc thiết kế có thể được đưa vào kiểm tra quy tắc thiết kế Online và/hoặc Batch đều có đồ họa vi phạm tùy chỉnh đi kèm - xuất hiện trong không gian thiết kế khi một quy tắc cụ thể bị vi phạm. Những đồ họa này mang lại một môi trường DRC trực quan gọn gàng hơn. Khi một quy tắc thiết kế cụ thể bị vi phạm, đồ họa vi phạm tùy chỉnh tương ứng (nếu có) chỉ được vẽ trên lớp (hoặc các lớp) liên quan đến vi phạm đó.

Trong một số trường hợp, đồ họa không chỉ cho biết nơi vi phạm đang xảy ra mà còn cho biết lý do - hiển thị giá trị ràng buộc được xác định cho quy tắc và cho thấy primitive vi phạm đang thấp hơn hay cao hơn giá trị này.

Ví dụ minh họa đồ họa tùy chỉnh được dùng cho các vi phạm quy tắc chiều rộng và vòng khuyên tối thiểu.

Các đồ họa khác, bao gồm những đồ họa dùng để biểu diễn vi phạm của các quy tắc Net Antennae, Short-Circuit, Un-Routed Net, Room Definition, Layer Pairs và Vias Under SMD sẽ là đồ họa dạng biểu tượng, vì không có giá trị ràng buộc xác định nào để hiển thị.

Các ví dụ bổ sung về đồ họa vi phạm tùy chỉnh. Từ trái sang phải: vi phạm Net Antennae; vi phạm Short-Circuit; vi phạm Un-Routed Net.

Lớp Phủ Vi Phạm

Ngoài đồ họa vi phạm tùy chỉnh, còn có một lớp phủ vi phạm để thiết lập và sử dụng. Lớp phủ này được vẽ chồng lên các primitive thiết kế. Bạn có thể chọn kiểu mẫu hiển thị trên các primitive từ một tập các kiểu có sẵn.

Sử dụng lớp phủ vi phạm như một lựa chọn thay thế cho đồ họa vi phạm tùy chỉnh khi hiển thị các vi phạm DRC.

Việc kết hợp cả hai kiểu hiển thị vi phạm có thể hữu ích trong việc cung cấp chỉ báo vi phạm ở mức 'thô' và 'chi tiết'. Khi thu nhỏ, lớp phủ vi phạm có thể đánh dấu nơi có vi phạm, sau đó phóng to để xem chi tiết do đồ họa vi phạm tùy chỉnh tương ứng cung cấp.

Cấu Hình Tùy Chọn Hiển Thị Vi Phạm

Việc kiểm soát cách hiển thị các vi phạm DRC - bằng đồ họa vi phạm tùy chỉnh và/hoặc lớp phủ vi phạm đã xác định - được chỉ định trên trang PCB Editor - DRC Violations Display page của hộp thoại Preferences.

Cấu hình cách các vi phạm DRC được hiển thị trong không gian thiết kế - bằng đồ họa tùy chỉnh và/hoặc lớp phủ vi phạm đã xác định - như một phần trong các tùy chọn phần mềm của bạn.

Các tùy chọn có sẵn cho phép bạn:

• Chọn kiểu lớp phủ vi phạm được sử dụng bằng Violation Overlay Style - các dấu lỗi có thể được hiển thị theo một trong bốn cách sau. Nhấp để chọn kiểu bạn muốn:

  • None (Layer Color) - các dấu lỗi được hiển thị theo màu của lớp, vì vậy không nhìn thấy được.

  • Solid (Override Color) - các dấu lỗi được hiển thị theo màu của lớp Error Marker.

  • Style A - các dấu lỗi được hiển thị dưới dạng tam giác cảnh báo.

  • Style B - các dấu lỗi được hiển thị dưới dạng một chấm có dấu thập bên trong.

• Xác định hành vi hiển thị của lớp phủ vi phạm khi thu nhỏ bằng Overlay Zoom Out Behavior - các dấu lỗi sẽ hoạt động như sau khi bạn thu nhỏ:

  • Base Pattern Scales - các dấu lỗi được co giãn bất kể mức thu phóng (loại dấu được xác định bởi Violation Overlay Style đã chọn ở trên).

  • Layer Color Dominates - khi bạn thu nhỏ, các dấu lỗi trở thành một vùng màu đặc theo màu của lớp.

  • Override Color Dominates - khi bạn thu nhỏ, các dấu lỗi trở thành một vùng màu đặc theo màu của lớp Error Marker.

• Chọn kiểu hiển thị được dùng cho từng quy tắc trong vùng Choose DRC Violations Display Style. Bật tùy chọn Violation Details cho một loại quy tắc sẽ sử dụng đồ họa vi phạm tùy chỉnh tương ứng để hiển thị các vi phạm DRC của quy tắc đó. Bật tùy chọn Violation Overlay sẽ hiển thị các vi phạm bằng kiểu lớp phủ đã chỉ định. Theo mặc định, kiểu hiển thị Violation Details được bật cho tất cả các loại quy tắc, và kiểu hiển thị Violation Overlay Style chỉ được bật cho các quy tắc Clearance, Width và Component Clearance.

  Nhấp chuột phải bên trong lưới để truy cập menu lệnh nhằm nhanh chóng bật hoặc tắt việc sử dụng một kiểu hiển thị vi phạm cho tất cả các loại quy tắc. Cũng có các lệnh để nhanh chóng bật hiển thị vi phạm - đồ họa chi tiết hoặc kiểu lớp phủ - chỉ cho những quy tắc hiện đang được sử dụng trong thiết kế.

Xác Định Màu Vi Phạm

Để tăng thêm tính linh hoạt khi hiển thị vi phạm quy tắc trong không gian thiết kế, hai kiểu hiển thị vi phạm – chi tiết vi phạm (đồ họa vi phạm tùy chỉnh) và lớp phủ vi phạm – có các màu hệ thống liên kết riêng biệt. Điều này cho phép bạn phân biệt hai kiểu này bằng các màu khác nhau, riêng biệt. Việc gán màu được thực hiện trong phần System Colors trên tab Layers & Colors của bảng View Configuration panel:

• Violation Details – sử dụng màu hệ thống Violation Markers (đối với các vi phạm được miễn trừ khi dùng kiểu hiển thị này, sử dụng màu hệ thống Waived Violation Markers).

• Violation Overlay – sử dụng màu hệ thống DRC Error Markers (đối với các vi phạm được miễn trừ khi dùng kiểu hiển thị này, sử dụng màu hệ thống Waived DRC Error Markers).

Chỉ định màu khác nhau cho hai kiểu hiển thị vi phạm, đồng thời bật/tắt việc hiển thị của chúng khi cần.