Giữ cho sơ đồ nguyên lý và PCB luôn đồng bộ

Tác vụ thiết kế sơ đồ nguyên lý sang PCB phổ biến nhất là giữ cho sơ đồ nguyên lý và PCB khớp nhau hoặc được đồng bộ. Dù bạn đang chuyển một thiết kế đã capture sang một PCB mới lần đầu tiên, hay đang thực hiện các thay đổi trên một thiết kế hiện có ở phía sơ đồ nguyên lý hoặc phía PCB, bạn đều cần một cách nào đó để giữ cho hai phía luôn đồng bộ. Altium Designer có các khả năng đồng bộ thiết kế mạnh mẽ giúp đơn giản hóa việc giữ cho thiết kế được đồng bộ, cho phép nhà thiết kế tập trung vào các khía cạnh sáng tạo của quá trình thiết kế.

Quy trình đồng bộ phát hiện và xử lý các khác biệt giữa sơ đồ nguyên lý và PCB.

Việc đồng bộ thiết kế được thực hiện trực tiếp giữa các trình biên tập schematic và PCB; không sử dụng tài liệu trung gian kiểu netlist nào. Phần mềm sử dụng một bộ máy so sánh để đối chiếu mọi khía cạnh của thiết kế, thể hiện kết quả đầu ra dưới dạng danh sách các khác biệt. Nhà thiết kế sẽ quyết định phía nào cần thay đổi để xử lý các khác biệt, và một tập Engineering Change Orders (ECO) sẽ được tạo ra. Khi các ECO này được áp dụng, hai phía của thiết kế sẽ lại được đồng bộ.

Có thể đồng bộ những gì?

Quy trình đồng bộ đảm bảo rằng dữ liệu linh kiện và kết nối trên sơ đồ nguyên lý khớp với dữ liệu linh kiện và kết nối trên PCB. Ngoài dữ liệu linh kiện và kết nối, quá trình đồng bộ cũng đảm bảo các ràng buộc thiết kế khác; như net class, component class và design rule, cũng được đồng bộ.

Cấu hình các tùy chọn Comparator

Dialog page: Tùy chọn cho PCB Project, tab Comparator

Chính xác what dữ liệu schematic và PCB nào được so sánh sẽ được cấu hình trong tab Comparator của hộp thoại Options for PCB Project. Chọn Project » Project Options để mở hộp thoại.

Bộ máy so sánh tuân theo các thiết lập được định nghĩa trong tab Comparator của hộp thoại Options for Project.

Vùng chính của hộp thoại bao gồm một danh sách lớn các kiểu so sánh, chẳng hạn như Different Designators và Changed Net Name, được nhóm thành 5 danh mục. Cột Mode ở bên phải có một danh sách xổ xuống cho từng mục, tại đó bạn chọn chế độ so sánh, chẳng hạn như Find Differences hoặc Ignore Differences. Các phép so sánh kiểu văn bản có tùy chọn thứ ba để cho phép so sánh không phân biệt chữ hoa chữ thường.

Mặc định cho một project mới là Tìm khác biệt đối với mọi kiểu so sánh; hãy thiết lập các tùy chọn theo yêu cầu của project của bạn.

Ở cuối hộp thoại có các tùy chọn để thiết lập Object Matching Criteria. Việc khớp là một quy trình tinh vi, nhiều lượt, không dựa vào việc so khớp chuỗi chính xác đơn giản. Để tìm hiểu thêm, hãy tham khảo phần Khớp Net và Class . 

Lưu ý tùy chọn Ignore Rules Defined in the PCB Only ở phía dưới của hộp thoại; hãy bật tùy chọn này để loại trừ các rule bạn đã định nghĩa trong PCB khỏi quá trình so sánh.

Đồng bộ Net Class và Component Class

Dialog page: Tùy chọn cho PCB Project, tab Class Generation

Ngoài dữ liệu linh kiện và kết nối, bạn cũng có thể tạo và đồng bộ class và design rule khi thực hiện Design » Update PCB.

Đồng bộ Design Rule

Design rule có thể được định nghĩa trong schematic bằng cách sử dụng đối tượng Parameter Set. Khi một đối tượng Parameter Set được chọn, panel Properties hoặc hộp thoại modal sẽ bao gồm một vùng Rules. Nhấp vào danh sách xổ xuống Add để thêm một design rule. Rule này sẽ được áp dụng cho net / bus / harness / các đối tượng nằm dưới blanket mà đối tượng Parameter Set đang chạm vào.

Trong hình bên dưới, một design rule ràng buộc về width đang được áp dụng cho net class USB_data (net class này cũng được định nghĩa như một phần của Parameter Set này, trong vùng Classes của danh sách xổ xuống Parameters ).

Parameter Set được dùng để định nghĩa một net class và một design rule cho các net nằm dưới đối tượng blanket trong schematic. Lưu ý rằng đơn vị đo yêu cầu được cấu hình ở cuối hộp thoại Edit PCB Rule.

Trong cả hình ở trên và hình ở dưới, design rule được định nghĩa trong một đối tượng Parameter Set được gắn vào một blanket. Bằng cách đưa định nghĩa Class vào đối tượng Parameter Set, một PCB net class cũng sẽ được tạo ra, và vì định nghĩa class hiện diện nên PCB rule sẽ được áp phạm vi là InNetClass('<PCB_NetClassName >'). 

Trong hình bên dưới, bạn sẽ thấy đối tượng Parameter Set được hiển thị dưới dạng chỉ thị Differential Pair. Đây là một kiểu đặc biệt của đối tượng Parameter Set, được đặt bằng lệnh Place » Directives » Differential Pair.  

Chỉ thị Differential Pair được dùng để định nghĩa một net class và một design rule, sau đó được áp dụng cho các diff pair mục tiêu.

Cấu hình các tùy chọn tạo ECO

Hộp thoại Options for Project cũng bao gồm tab ECO Generation. Tab này xác định những sửa đổi thiết kế nào có thể được tạo ECO. Thông thường tất cả các mục này đều được bật, còn các tùy chọn trong tab Comparator của hộp thoại được dùng để cấu hình những thay đổi thiết kế nào sẽ được đồng bộ giữa schematic và PCB.

Tab ECO Generation xác định những loại sửa đổi nào có thể tạo ECO.

Tìm khác biệt

Tính năng đồng bộ thiết kế có khả năng phát hiện và xử lý khác biệt theo cả hai hướng; tức là, từ schematic sang PCB, hoặc từ PCB ngược về schematic.

Phần mềm có khả năng xử lý các khác biệt này bằng cách áp dụng thay đổi cho cả hai phía cùng một lúc. Ví dụ, hãy hình dung tình huống trong đó kỹ sư thiết kế điện tử đã thay đổi giá trị của một tụ điện, trong khi nhà thiết kế PCB đã thay đổi footprint của chính tụ điện đó. Hai khác biệt này có thể được xử lý trong một quy trình cập nhật duy nhất, bằng cách áp dụng thay đổi comment theo hướng schematic-to-PCB, và thay đổi footprint theo hướng PCB-to-schematic.

Khi bộ máy so sánh đối chiếu project schematic với PCB, một danh sách đầy đủ các khác biệt sẽ được tạo ra - ở giai đoạn này chưa có giả định nào về việc phía nào phải thay đổi để đưa chúng trở lại trạng thái đồng bộ.

Danh sách các điểm khác biệt có thể được xem trong hộp thoại Differences between.

Để mở hộp thoại Difference between và xem danh sách các khác biệt:

• Để mở hộp thoại Choose Documents to Compare, như được hiển thị trong hình bên dưới, hãy chạy lệnh Project » Show Differences hoặc nhấp chuột phải vào mục của project cần dùng (hoặc một trong các tài liệu nguồn của nó) trong bảng Projects  và chọn lệnh Show Differences từ menu ngữ cảnh. Hộp thoại Choose Documents to Compare được dùng để chọn hai tài liệu/tập tài liệu mà bạn sẽ so sánh, thông thường là project schematic với PCB. Bạn cũng có thể dùng hộp thoại này để so sánh bất kỳ tài liệu nào với bất kỳ tài liệu nào bằng cách chọn tùy chọn Advanced Mode. Ví dụ, bạn có thể đang so sánh một netlist với một PCB, hoặc một PCB với một PCB.

  Nhìn chung, thiết lập mặc định của hộp thoại - ở cả chế độ cơ bản lẫn nâng cao - là phù hợp cho hầu hết nhu cầu so sánh thiết kế, khi các tài liệu nguồn và thiết kế PCB đích cần được so sánh để đạt được sự đồng bộ. Tuy nhiên, hộp thoại cũng cho phép bạn so sánh các tài liệu khác và điều này có thể hữu ích nếu bạn cần tải các phiên bản của một project và so sánh sự khác biệt giữa các tài liệu nguồn tương ứng.

  
  Chọn PCB để so sánh với project schematic.

• Chọn PCB trong phần chính của hộp thoại, rồi nhấp vào OK để mở hộp thoại Difference between, như minh họa bên dưới. Nếu tài liệu PCB hiện đang được đồng bộ với các tài liệu nguồn, một hộp thoại sẽ xuất hiện thông báo rằng không phát hiện thấy khác biệt nào.

Hộp thoại Differences between sẽ mở ra. Synchronizer là hai chiều. Điều này có nghĩa là bạn có thể chỉ định cập nhật cho cả hai tài liệu trong cùng một ECO. Để đồng bộ các tài liệu được so sánh, mục tiêu là xác định, đối với từng khác biệt, có thực hiện hành động hay không và thay đổi sẽ được thực hiện theo hướng nào - tức là chỉ định tài liệu nào cần được cập nhật để khắc phục khác biệt đó. Vì vậy, bước tiếp theo là gán hướng cập nhật cho từng khác biệt:

• Đối với một khác biệt riêng lẻ, hãy nhấp vào cột Update để hiển thị bộ chọn hướng, như minh họa trong hình bên dưới.
• Đối với nhiều khác biệt cùng loại, hãy nhấp chuột phải vào một tiêu đề, chẳng hạn như Different Footprints, rồi chọn lệnh Update Same Kind cần dùng.
• Đối với tất cả khác biệt, hãy nhấp chuột phải ở bất kỳ đâu trong hộp thoại rồi chọn lệnh Update All cần dùng.

Với mỗi khác biệt, hướng Update phải được thiết lập để có thể tạo ECO nhằm xử lý khác biệt đó.

Nhấp vào nút Explore Differences để truy cập panel Differences và xem xét các khác biệt như mô tả trong phần Khám phá các thay đổi thiết kế bằng panel Differences bên dưới.

Nhấp Report Differences để thiết lập và in/xuất báo cáo về các khác biệt do Comparator phát hiện, các quyết định cập nhật đã chỉ định và các hành động sẽ được đưa vào ECO được tạo ra.

Sau khi đã gán hướng Update, nhấp nút Create Engineering Change Order để mở hộp thoại Engineering Change Order, được mô tả trong phần Xử lý khác biệt - Áp dụng các ECO bên dưới.

Khám phá các thay đổi thiết kế bằng panel Differences

Panel Differences hiển thị chế độ xem phân cấp của các khác biệt trong tài liệu.

Tóm tắt

Panel Differences được dùng để hiển thị các khác biệt logic hoặc vật lý mà Differences Comparator tích hợp sẵn của phần mềm phát hiện khi so sánh các tài liệu thiết kế (ví dụ: khi so sánh phân cấp tài liệu nguồn (schematic) của một project với tài liệu thiết kế PCB). Panel này cho phép bạn tương tác để xem xét các khác biệt trước khi quyết định tạo Engineering Change Order (ECO) dùng để đồng bộ các tài liệu của project.

Truy cập panel

Để mở panel Differences :

• Chọn View » Panels » Differences  từ menu chính.
• Nhấp nút Panels  ở góc dưới bên phải của không gian làm việc thiết kế, rồi nhấp Differences.

Hiển thị khác biệt

Cách áp dụng panel Differences phụ thuộc vào việc mục tiêu là:

• Phân tích tính toàn vẹn của toàn bộ project về mặt nội dung và cấu trúc bằng cách phát hiện các khác biệt logic trong phân cấp project.
• So sánh hai phiên bản của cùng một tài liệu Schematic hoặc PCB bằng cách phát hiện các khác biệt đồ họa (vật lý) của chúng.

Hiển thị khác biệt logic

Việc so sánh các tài liệu project để tìm khác biệt logic được thực hiện trong hộp thoại Choose Documents To Compare, được kích hoạt bằng cách nhấp chuột phải vào một project (hoặc tài liệu project) trong panel Projects rồi chọn Show Differences từ menu ngữ cảnh liên quan.

Nhấp chuột phải vào tên project rồi chọn Show Differences để mở hộp thoại Choose Documents To Compare.

Thông thường, tài liệu PCB sẽ được so sánh với phân cấp tài liệu nguồn của project cha để phát hiện các khác biệt logic giữa nội dung thiết kế schematic và nội dung thiết kế PCB.

Sau khi nhấp OK, nếu tồn tại khác biệt giữa các tài liệu được chỉ định, hộp thoại Differences between sẽ mở ra. Thông tin trong panel Differences chỉ xuất hiện sau khi nhấp nút Explore Differences trong hộp thoại Differences between.

Panel Differences sẽ chỉ hiển thị những khác biệt được liệt kê trong hộp thoại Differences between. Các khác biệt này lần lượt được xác định bởi các lựa chọn được thực hiện trong tab Comparator của hộp thoại Project Options  (Project » Options). Tab này liệt kê tất cả các kiểu so sánh, chẳng hạn như các khác biệt liên quan đến Components, Nets và Parameters. Việc đặt Mode cho từng hạng mục so sánh thành Find Differences hoặc Ignore Differences sẽ quyết định liệu Differences Comparator có chuyển kết quả của nó vào hộp thoại Differences between  hay không.

Thiết lập cách phát hiện và báo cáo các khác biệt trong hộp thoại Project Options .

Panel Differences hiển thị các khác biệt tìm thấy giữa các tài liệu nguồn theo cấu trúc dạng cây, trong đó thư mục cấp cao nhất hiển thị tổng số khác biệt được phát hiện. Sau đó, các thư mục con được tạo cho từng loại so sánh cụ thể xuất hiện trong hộp thoại Differences between. Mỗi thư mục con liệt kê các khác biệt cụ thể đã được phát hiện, và các khác biệt này tiếp tục được phân rã thành các đối tượng trên tài liệu chịu trách nhiệm tạo ra những khác biệt đó.

Nếu tài liệu liên quan đang mở (hoặc mở nhưng bị ẩn), khi nhấp vào một mục đối tượng trong panel, hệ thống sẽ cross-probe tới đối tượng đó trên tài liệu.

Hiển thị trực quan của đối tượng sử dụng hiệu ứng thu phóng và làm mờ, trong đó đối tượng được làm nổi bật bằng cách làm mờ tất cả các đối tượng khác. Độ tương phản của hiệu ứng làm mờ có thể được điều chỉnh bằng thanh trượt Dimming  trong vùng Highlight Methods của trang System - Navigation trong hộp thoại Preferences .

Hiển thị khác biệt vật lý

Việc so sánh đồ họa (vật lý) giữa hai phiên bản của cùng một tài liệu schematic hoặc PCB về cơ bản được thực hiện theo cách tương tự như so sánh logic đã nêu ở trên, nhưng cũng sử dụng Advanced Mode trong hộp thoại Choose Documents To Compare.

Thực hiện so sánh vật lý tài liệu bằng lệnh Show Differences (menu chuột phải của panel Projects) để mở hộp thoại Choose Documents To Compare, sau đó chọn hộp Advanced Mode. Khi tất cả các file project đã được hiển thị trong hộp thoại, hãy chọn hai biến thể của một tài liệu để so sánh.

Chọn tài liệu để so sánh vật lý từ hộp thoại Choose Documents To Compare trong Advanced Mode.

Nhấp OK sẽ tiếp tục quá trình so sánh đồ họa và mở hộp thoại Differences between như đã nêu trước đó. Nhấp Explore Differences để mở danh sách khác biệt tương tác trong panel Differences.

Panel hiển thị các khác biệt được tìm thấy giữa các tài liệu theo cấu trúc dạng cây. Thư mục cấp cao nhất hiển thị tổng số khác biệt được phát hiện. Các mục được tạo cho từng loại khác biệt, và mỗi mục lại chứa các tham chiếu cụ thể cùng đối tượng liên quan (port, part, v.v.) cho từng khác biệt.

Chọn mục đối tượng của một khác biệt được phát hiện sẽ làm nổi bật và thu phóng tới đối tượng đó trong không gian thiết kế của editor.

Lưu ý

• Nếu một đối tượng trong panel nằm trên một tài liệu hiện đang bị ẩn, tài liệu đó sẽ tự động được mở và trở thành tài liệu đang hoạt động trong cửa sổ design editor khi bạn nhấp vào mục tương ứng.
• Bộ lọc được áp dụng khi cross-probing từ panel Differences chỉ là tạm thời. Vì vậy, bạn vẫn có thể chọn hoặc chỉnh sửa các đối tượng thiết kế nằm ngoài phạm vi của bộ lọc.
• Thông tin trong panel Differences sẽ được xóa khi thực hiện một phép so sánh tài liệu mới hoặc compile project cha.
• Dùng lệnh Project » Show Physical Differences từ menu chính để phát hiện các khác biệt vật lý tồn tại giữa hai phiên bản của một tài liệu schematic hoặc PCB, đồng thời trình bày các khác biệt này dưới dạng đồ họa khi xem hai tài liệu cạnh nhau trong không gian thiết kế. Tính năng Show Physical Differences này chỉ cung cấp so sánh trực quan – không tài liệu nào trong hai tài liệu được so sánh có thể được cập nhật thông qua việc tạo ECO. Tính năng này предназначена cho việc so sánh hai phiên bản của cùng một tài liệu, nhưng nếu dùng để so sánh các tài liệu khác nhau, chẳng hạn như phân cấp nguồn của project với PCB, panel Differences sẽ xuất hiện và liệt kê các khác biệt logic được phát hiện.

Thực hiện cập nhật trực tiếp

Vì nhà thiết kế thường biết họ muốn áp dụng các cập nhật theo hướng nào và các cập nhật đó đều cùng một hướng, bạn có thể chọn bỏ qua quá trình phát hiện khác biệt và gán hướng vừa được mô tả.

Thay vì chọn lệnh Show Differences từ menu Project, bạn chọn lệnh Update từ menu Design, trong schematic editor hoặc PCB editor. Việc bạn chọn editor nào để chạy lệnh sẽ cho biết hướng mà bạn muốn áp dụng các thay đổi - từ editor this sang editor that. Ví dụ, bạn sẽ chọn Design » Update trong schematic editor để đẩy toàn bộ thay đổi từ schematic sang PCB.

Hộp thoại Differences between sẽ bị bỏ qua và bạn sẽ chuyển thẳng đến hộp thoại Engineering Change Order.

Nếu tất cả các cập nhật sẽ được áp dụng theo cùng một hướng, hãy dùng lệnh Design » Update. 

Giải quyết khác biệt - Áp dụng các ECO

Mỗi khác biệt được xử lý bằng cách áp dụng một Engineering Change Order (ECO). Các ECO được liệt kê trong hộp thoại Engineering Change OrderEnable, mỗi ECO trên một dòng riêng, và mỗi dòng có một ô chọn riêng.

Khi sử dụng hộp thoại Engineering Change Order:

• Tất cả thay đổi sẽ được bật sẵn khi hộp thoại mở ra; hãy tắt những thay đổi mà bạn muốn tạm hoãn. Hộp thoại hỗ trợ chọn nhiều mục - dùng menu ngữ cảnh khi nhấp chuột phải để chuyển trạng thái bật/tắt của các ECO đã chọn.
• Dùng lệnh Cross Probe trong menu chuột phải để kiểm tra các đối tượng bị ảnh hưởng bởi ECO đó.
• Dùng nút Validate Changes để kiểm tra xem các thay đổi có thể được thực hiện hay không. ECO thường thất bại vì một đối tượng không khả dụng - ví dụ, PCB footprint được chỉ định không tồn tại trong Available File-based Libraries, hoặc pad được chỉ định không tồn tại trên footprint.
• Một ECO cũng có thể thất bại vì một đối tượng cần thiết cho một ECO nào đó chưa tồn tại, nhưng đã được thêm vào trong quá trình xử lý các ECO hiện tại. Trong tình huống này, hãy chạy lại lệnh Update để hoàn tất ECO đó.

Mỗi thay đổi thiết kế sẽ xuất hiện dưới dạng một ECO; hãy bật những ECO cần thiết.

Tìm hiểu liên kết giữa sơ đồ nguyên lý và PCB

Ghép nối linh kiện thông qua định danh duy nhất

Mỗi linh kiện trên sơ đồ nguyên lý được liên kết với linh kiện PCB của nó thông qua một Unique Identifier (UID). UID được gán khi linh kiện sơ đồ nguyên lý được đặt lên sheet, và giá trị này được chuyển sang linh kiện PCB khi thiết kế được chuyển sang PCB editor. Khi thông tin linh kiện được chuyển lần đầu giữa các tài liệu nguồn schematic và tài liệu thiết kế PCB trống, bằng Synchronizer, tất cả các linh kiện sẽ tự động được liên kết bằng định danh duy nhất – thông tin ID từ mỗi linh kiện schematic được gán cho footprint linh kiện tương ứng.

Cơ chế này phù hợp với một thiết kế đơn giản, nhưng không đủ khả năng hỗ trợ thiết kế đa kênh. Trong thiết kế đa kênh, cùng một linh kiện schematic được lặp lại trong mỗi kênh vật lý, điều đó có nghĩa là các linh kiện PCB được lặp lại sẽ có cùng UID. Để xử lý điều này, UID cho linh kiện PCB được tạo bằng cách kết hợp UID của Sheet Symbol cha với UID của linh kiện schematic. Cú pháp của UID PCB thay đổi đôi chút, tùy thuộc vào cách thiết kế đa kênh được tạo ra.

Đối với thiết kế đa kênh được tạo bằng cách đặt nhiều Sheet Symbol cùng tham chiếu đến một schematic sheet, thì mỗi Sheet Symbol có thể cung cấp một ID duy nhất, vì vậy UID PCB có định dạng:

\SheetSymbolUID\SchComponentUID

Đối với thiết kế đa kênh được tạo bằng từ khóa Repeat, chỉ có 1 UID Sheet Symbol khả dụng, vì vậy UID PCB cũng bao gồm giá trị ChannelIndex, theo định dạng:

\ChannelIndex+SheetSymbolUID\SchComponentUID

Khi các linh kiện không được liên kết

Ưu điểm của việc sử dụng UID để ghép sơ đồ nguyên lý và linh kiện PCB là nó cho phép các designator bị mất đồng bộ (có thể do thực hiện PCB re-annotate nhiều lần), mà không có nguy cơ làm cho schematic và PCB không thể đồng bộ với nhau.

Nếu có một linh kiện xuất hiện trên schematic hoặc PCB mà không có linh kiện tương ứng (cùng UID) trong trình biên tập còn lại, thì điều sau sẽ xảy ra:

• Nếu thành phần bổ sung chỉ có trong trình biên tập nguồn, một ECO để thêm thành phần đó vào trình biên tập đích sẽ được tạo.
• Nếu thành phần bổ sung chỉ có trong trình biên tập đích, một ECO để xóa thành phần bổ sung đó sẽ được tạo.
• Khi có các thành phần không khớp xuất hiện trong cả hai trình biên tập, phần mềm cần chỉ dẫn về cách xử lý chúng, vì vậy hộp thoại Failed to Match Unique Identifiers sẽ mở ra.

The Failed to Match Unique Identifiers dialog 

Các nút trong hộp thoại có các tùy chọn sau:

• Automatically Create Component Links - nhấp vào nút này nếu bạn biết rằng các thành phần không khớp đã có cùng designator. Dựa vào designator của thành phần, phần mềm sẽ gán các UID khớp nhau cho các thành phần bổ sung này. Với các thành phần có thể được ghép khớp theo designator, mọi khác biệt thuộc tính khác (chẳng hạn như tham số không khớp) sẽ dẫn đến việc tạo ECO. Nếu có những thành phần không thể ghép khớp theo designator, ECO để thêm/xóa chúng sẽ được tạo (các thành phần bổ sung có trong trình biên tập nguồn sẽ được thêm vào, các thành phần bổ sung trong trình biên tập đích sẽ bị xóa).

• Manual Component Links - nhấp vào nút này nếu bạn biết có các thành phần tương ứng với nhau, nhưng không biết trạng thái designator của chúng. Hộp thoại Edit Component Links sẽ mở ra (được mô tả bên dưới), tại đó bạn có thể chọn thủ công từng thành phần nguồn và đích rồi chuyển chúng vào danh sách các thành phần đã ghép khớp, đồng thời gán cho chúng các UID khớp nhau. Sau đó, ECO sẽ được tạo để đồng bộ các designator (và mọi thuộc tính thành phần không khớp khác).

  Nên đảm bảo tất cả thành phần được ghép khớp bằng unique ID để việc đánh số designator trong sơ đồ nguyên lý hoặc tài liệu PCB có thể được thực hiện với sự bảo đảm rằng các tài liệu vẫn có thể được đồng bộ lại ở bất kỳ giai đoạn nào. Các tài liệu vẫn có thể được đồng bộ ngay cả khi các thành phần không được ghép khớp bằng unique ID, nhưng trong trường hợp này, bạn sẽ được nhắc ghép khớp các thành phần chỉ theo designator - comment và footprint sẽ không được tính đến, do đó có thể một số thành phần sẽ bị ghép khớp không chính xác.
• Cancel - nhấp vào nút này để tạo ECO nhằm thêm các thành phần bổ sung có trong trình biên tập nguồn và xóa các thành phần bổ sung khỏi trình biên tập đích.

Liên kết thành phần thủ công

Trạng thái các liên kết thành phần giữa các thành phần sơ đồ nguyên lý và footprint PCB tương ứng của chúng có thể được kiểm tra và quản lý bất cứ lúc nào trong hộp thoại Edit Component Links (trình biên tập PCB, lệnh Projects » Component Links).

Hộp thoại Edit Component Links được dùng để phát hiện và xử lý các UID không khớp; nó được chạy từ trình biên tập PCB.

Tóm tắt các tính năng của hộp thoại:

• Các thành phần không khớp được hiển thị trong hai cột Un-Matched Components ở bên trái, các thành phần có cùng UID khớp nhau được hiển thị trong vùng Matched Components ở bên phải hộp thoại.
• Các nút mũi tên ở giữa hộp thoại được dùng để ghép khớp thủ công (hoặc bỏ ghép khớp) các thành phần đã chọn, hoặc bỏ ghép khớp tất cả các thành phần hiện đang được ghép khớp.
• Nút Add Pairs Matched By và các tùy chọn ở phía dưới hộp thoại được dùng để quét danh sách các thành phần hiện đang không khớp, đồng thời cố gắng ghép khớp chúng theo các thuộc tính đang bật (Designator, Comment, Footprint).
• Khi nhấp nút Perform Update, mỗi thành phần PCB mới được ghép khớp sẽ được gán UID của thành phần sơ đồ nguyên lý tương ứng. Nếu bạn đã chuyển bất kỳ mục nào trong phần Matched  của hộp thoại trở lại các phần Unmatched , một hộp thoại xác nhận sẽ xuất hiện để thông báo rằng các liên kết thành phần hiện có sẽ bị phá vỡ nếu tiếp tục. Nhấp vào Yes sẽ tiếp tục cập nhật và một hộp thoại thông tin sẽ xuất hiện, cung cấp phần tóm tắt các liên kết thành phần đã được sửa đổi trong tài liệu PCB. Một mục mới trong phần Matched  được tóm tắt là một Link Modified, trong khi một mục đã được liên kết trước đó mà giờ bạn bỏ ghép khớp sẽ được tóm tắt là một Link Removed.
• Sau khi dùng hộp thoại này để thực hiện liên kết thành phần thủ công, bạn nên kiểm tra trạng thái đồng bộ (chạy lệnh Design » Update).

Ghép khớp net và class

Cả net và class đều có đối tượng cha (net hoặc class) và các đối tượng con (các phần tử của net hoặc class đó). Việc ghép khớp chúng đòi hỏi một cách tiếp cận khác so với cơ chế UID dùng cho liên kết thành phần, nhằm hỗ trợ các thay đổi đối với: đối tượng cha; các đối tượng con; hoặc cả đối tượng cha và các đối tượng con của nó. Ví dụ, một việc đơn giản như đổi tên một net trên sơ đồ nguyên lý không nên đòi hỏi phải xóa net đó và tất cả các chân con của nó khỏi PCB, rồi thêm net với tên mới, và cuối cùng thêm lại tất cả các chân con vào net mới đó.  

Để hỗ trợ điều này, phần mềm bao gồm các thuật toán ghép khớp riêng để ghép net và class theo các phần tử thành viên của chúng, và cả theo tên của chúng. Quy trình ghép khớp được cấu hình trong phần Object Matching Criteria của tab Comparator trong hộp thoại Options for Project.

Cài đặt mặc định là ghép khớp các phần tử thành viên trước, sau đó theo tên Object Type.

Việc ghép khớp cho các kiểu đối tượng này được xử lý theo cách sau:

• Trong quá trình đồng bộ thiết kế, hành vi mặc định là trước tiên cố gắng ghép khớp theo các phần tử thành viên, phù hợp với các cài đặt Min Match % và Min Match Member.
• Nếu việc ghép khớp theo phần tử thành viên thất bại, phần mềm sau đó sẽ cố gắng ghép khớp theo tên (nếu tùy chọn Use Name Matching được bật).
• Nếu một trong hai quy trình ghép khớp này thành công, bạn sẽ chuyển sang hộp thoại Engineering Change Order.
• Nếu cả hai kỹ thuật ghép khớp đều thất bại (hoặc tùy chọn Use Name Matching được đặt thành Never), hộp thoại Match Manually sẽ mở ra.

• Nhấp vào No trong hộp thoại Match Manually sẽ bỏ qua quá trình ghép khớp bởi người dùng và chuyển thẳng đến hộp thoại Engineering Change Order. Vì bạn chưa cố gắng ghép khớp bất kỳ đối tượng chưa khớp nào, phần mềm sẽ giả định rằng các đối tượng tham chiếu và đích không liên quan đến nhau, nên ECO sẽ được tạo để xóa Unmatched Reference Objects khỏi bo mạch, và thêm Unmatched Target Objects như các đối tượng mới.
• Nếu bạn nhấp Yes trong hộp thoại để ghép khớp thủ công, hộp thoại Match sẽ mở ra, như minh họa bên dưới (tiêu đề hộp thoại sẽ thay đổi cho phù hợp với kiểu đối tượng không khớp).

Hộp thoại Match được dùng để ghép khớp thủ công các đối tượng mà bạn biết là tương ứng với nhau. Hãy để trống phía bên phải và nhấp Continue nếu bạn không chắc.

• Trong hộp thoại này, hãy chọn các đối tượng bạn muốn ghép khớp trong Unmatched Reference Objects và Unmatched Target Objects, sau đó chuyển chúng sang phần Matched Pairs của hộp thoại. Đối với các đối tượng này, phần mềm sẽ tạo một ECO để cập nhật tên để chúng khớp nhau, và các ECO để xóa/thêm thành viên để chúng cũng khớp nhau.
• Nếu bạn không chắc, bạn không cần phải ghép khớp đối tượng thủ công. Với bất kỳ đối tượng nào chưa khớp, phần mềm sẽ giả định rằng các đối tượng tham chiếu và đích không liên quan với nhau, vì vậy sẽ tạo ECO để xóa Unmatched Reference Objects khỏi bo mạch, và thêm Unmatched Target Objects như các đối tượng mới.
• Sau khi bạn đã ghép khớp những đối tượng mà bạn biết là tương ứng, hãy nhấp Continue để mở hộp thoại Engineering Change Order.
• Nếu bạn nhấp Cancel, quá trình cập nhật sẽ chấm dứt.

Ghép khớp Design Rule

Các quy tắc thiết kế được định nghĩa trên sơ đồ nguyên lý cũng phải được liên kết với quy tắc tương ứng trên PCB. Nếu không có cơ chế liên kết này, bạn sẽ không thể cập nhật quy tắc trên sơ đồ nguyên lý và chuyển những thay đổi đó sang PCB. UID được dùng để liên kết quy tắc thiết kế của sơ đồ nguyên lý với quy tắc thiết kế trên PCB.

UID được tự động gán trong Parameter Set chứa định nghĩa quy tắc trên sơ đồ nguyên lý và được chuyển sang PCB trong quá trình đồng bộ thiết kế.

Các quy tắc thiết kế sử dụng UID để đối chiếu định nghĩa quy tắc thiết kế trên sơ đồ nguyên lý với quy tắc thiết kế trên PCB.

Thông thường, bạn sẽ không cần quản lý thủ công việc đối chiếu các quy tắc, trừ khi bạn đã tự chỉnh sửa UID trong hộp thoại PCB Rules and Constraints trong trình biên tập PCB. Nếu các UID không khớp, phần mềm sẽ thêm một quy tắc mới vào PCB cho bất kỳ quy tắc sơ đồ nguyên lý nào không có quy tắc PCB tương ứng, và xóa bất kỳ quy tắc thiết kế PCB nào không có quy tắc thiết kế sơ đồ nguyên lý tương ứng.