Konfigurieren und Durchführen einer Signalintegritätsanalyse

Wenn das Design wie erforderlich für eine Signalintegritätsanalyse vorbereitet ist, konfigurieren und starten Sie die Analyse wie auf dieser Seite beschrieben.

Konfigurieren der SI-Einrichtungsoptionen

Wenn Sie Tools » Signal Integrity auswählen und allen Komponenten Modelle zugewiesen sind, wird beim ersten Ausführen dieses Befehls in einem geöffneten Projekt der Dialog SI Setup Options angezeigt.

Der Dialog SI Setup Options

1. Stellen Sie die Leiterbahnimpedanz und die durchschnittliche Leiterbahnlänge nach Bedarf ein. Diese Routing-Eigenschaften sind nur erforderlich, wenn Netze noch nicht auf eine Leiterplatte übertragen wurden oder auf der Leiterplatte noch ungeroutete Netze vorhanden sind.

   Beachten Sie, dass die Registerkarten Supply Nets und Stimulus nur im reinen Schaltplanmodus angezeigt werden.
2. Klicken Sie auf Analyze Design, um die erste standardmäßige Screening-Analyse durchzuführen und das Panel Signal Integrity anzuzeigen. Dort können Sie weitere Netze für die Reflexions- oder Übersprechanalyse auswählen.

Vier standardmäßige Toleranzregeln sowie alle im Schaltplan oder auf der Leiterplatte festgelegten Signalintegritätsregeln werden bei der ersten Analyse des Designs aktiviert und ausgeführt. Diese Toleranzen können später im Panel Signal Integrity eingestellt werden, indem Sie auf die Schaltfläche Menu klicken und Set Tolerances auswählen.

Signalintegritäts-Einrichtungsoptionen im reinen Schaltplanmodus

Wenn im Projekt keine Leiterplatte vorhanden ist, können Sie die SI-Einrichtungsoptionen jederzeit ändern, indem Sie im Panel Signal Integrity auf die Schaltfläche Menu klicken und Setup Options auswählen. Der Dialog SI Setup Options wird angezeigt.

Auf der Registerkarte Track Setup können Sie die Standardlänge der Leiterbahnen für die Simulation konfigurieren. Diese wird nicht verwendet, wenn eine Leiterplatte vorhanden ist, da dann die Breitenregeln der Leiterplatte verwendet werden. Ist jedoch die Option Use Manhattan length deaktiviert, verwendet die Leiterplatte diesen Wert. Stellen Sie auf dieser Registerkarte auch Track Impedance ein.

Klicken Sie auf die Registerkarten Supply Nets und Stimulus, um Informationen zu Netz- und Stimulusregeln anzuzeigen und zu aktivieren. Diese Registerkarten bieten eine alternative Möglichkeit, diese Eigenschaften zu definieren, anstatt wie üblich Regeln auf der Leiterplatte oder im Schaltplan festzulegen.

Die Registerkarten des Dialogs SI Setup Options beim Aufruf im reinen Schaltplanmodus

Verwenden des Signalintegritäts-Panels

Nach Abschluss der Ersteinrichtung wird das Panel Signal Integrity mit den Daten der gerade durchgeführten Screening-Analyse gefüllt. Die Ergebnisse dieser Analyse sowie eine Übersicht darüber, welche Netze die verschiedenen Tests bestanden haben, werden in der Liste auf der linken Seite des Panels angezeigt. Problematische Netze können anschließend mithilfe schneller Reflexions- und Übersprechanalysen genauer untersucht werden. Durch das Hinzufügen virtueller Terminierungen können Sie ermitteln, welche zusätzlichen Schaltungen dem Design hinzugefügt werden müssen, um diese Problembereiche zu beheben und so eine optimale Signalintegrität zu erzielen.

Das Panel Signal Integrity dient zum Konfigurieren und Steuern der Signalintegritätsanalyse.

Anzeigen der Screening-Ergebnisse

Die erste Screening-Analyse ermöglicht eine schnelle Simulation vieler Netze, um zusätzliche Informationen zu erhalten und kritische Netze für eine genauere Untersuchung zu identifizieren, beispielsweise durch eine detaillierte Reflexions- und/oder Übersprechanalyse. Die Liste auf der linken Seite zeigt die Ergebnisse dieser Analyse in Tabellenform an. Für jedes Netz im Design können die folgenden Spalteninformationen angezeigt werden:

Verwenden Sie die Schaltfläche Menu oder klicken Sie mit der rechten Maustaste in die Tabelle, um das Untermenü Show/Hide Columns aufzurufen. Dort können Sie die Anzeige der Datenspalten nach Bedarf aktivieren oder deaktivieren.

Jedes Netz kann einer von drei Kategorien angehören: Passed, Failed oder Not Analyzed.

	Bei einem Netz der Kategorie Passed lagen alle Werte innerhalb der durch die Tests definierten Grenzen.
	Bei einem Netz der Kategorie Failed lag mindestens ein Wert außerhalb der definierten Toleranzgrenzen. Alle Werte, die den Test nicht bestanden haben, werden gelb dargestellt.
	Ein Netz der Kategorie Not Analyzed konnte aus einem bestimmten Grund nicht geprüft werden. Um den Grund anzuzeigen, aktivieren Sie die Spalte Analysis Errors.

Fehlgeschlagene Netze

Häufige Gründe dafür, dass ein Netz beim Screening nicht analysiert werden kann, sind enthaltene Steckverbinder, Dioden oder Transistoren sowie fehlende oder mehrere Ausgangspins. Werden Netze geprüft, die bidirektionale Pins und keinen dedizierten Ausgangspin enthalten, wird jeder bidirektionale Pin separat als Ausgangspin simuliert. Das ungünstigste Ergebnis dieser Simulationen wird angezeigt.

Netze können weitere Fehler aufweisen, die sowohl bei der Vorprüfung als auch bei nachfolgenden Simulationen zu falschen Analyseergebnissen führen. Bei diesen Netzen wird die gesamte Zeile rot dargestellt. Außerdem werden simulierte Netze (d. h. Netze, die auf einer Leiterplatte noch nicht geroutet sind) hellgrau dargestellt.

Überprüfen fehlgeschlagener oder nicht analysierter Netze

So ermitteln Sie die Ursache bei einem fehlgeschlagenen oder nicht analysierten Netz:

• Wenn die gesamte Zeile eines Netzes rot hervorgehoben ist, wählen Sie das Netz aus, klicken Sie mit der rechten Maustaste darauf und wählen Sie Show Errors. Dadurch werden auch Meldungen zum Panel Messages hinzugefügt. Von diesen aus können Sie per Cross-Probing zu den betreffenden Stellen navigieren, um Probleme zu beheben.

  

• Um alle verfügbaren Informationen zu einem ausgewählten Netz anzuzeigen, klicken Sie mit der rechten Maustaste und wählen Sie Details. Das Dialogfeld Full Details zeigt alle Ergebnisse der Vorprüfung, die in der Ergebnistabelle angezeigt werden können, sowie folgende Angaben:
  • Component Count – Anzahl der Bauteile mit Pads, die mit dem ausgewählten Netz verbunden sind.
  • Track Count – Anzahl der einzelnen gerouteten Leiterbahnsegmente, aus denen das gesamte geroutete Netz besteht.
  • Minimum Impedance (Ohms) – Minimale Impedanz des Netzes unter Berücksichtigung der einzelnen Impedanzen aller Leiterbahnsegmente im Netz.
  • Maximum Impedance (Ohms) – Maximale Impedanz des Netzes unter Berücksichtigung der einzelnen Impedanzen aller Leiterbahnsegmente im Netz.

  

• Wählen Sie im Kontextmenü Cross Probe (oder klicken Sie auf Menu), um per Cross-Probing zum ausgewählten Netz im Schaltplan oder auf der Leiterplatte zu navigieren.

  Verwenden Sie die Tastenkombination F4, um das Panel Signal Integrity (und andere Panels, die sich derzeit im „schwebenden“ Modus befinden) ein- oder auszublenden und so schnell zwischen dem Panel und Ihrem Design zu wechseln.
• Um anzuzeigen, welche Netze mit einem einzelnen Netz oder einer Gruppe von Netzen gekoppelt sind, wählen Sie die gewünschten Netze aus, klicken Sie mit der rechten Maustaste und wählen Sie Find Coupled Nets. Dadurch werden alle Netze ausgewählt, die mit diesen ausgewählten Netzen gekoppelt sind. Die Kriterien dafür, welche Netze als gekoppelt gelten, können im Dialogfeld Signal Integrity Preferences konfiguriert werden. Dieses öffnen Sie, indem Sie im Panel Signal Integrity auf die Schaltfläche Menu klicken und Preferences auswählen.
• Nützliche Informationen können in die Zwischenablage kopiert und zur weiteren Verarbeitung oder Berichterstellung in andere Anwendungen eingefügt werden. Wählen Sie die benötigten Netze aus und wählen Sie im Kontextmenü Copy. Außerdem können Sie die angezeigten Informationen anpassen, indem Sie mit dem Befehl Show/Hide Columns im Kontextmenü die anzuzeigenden Spalten auswählen.
• Ein Bericht mit den Ergebnissen der Analyse ist ebenfalls verfügbar. Wählen Sie dazu im Kontextmenü des Panels Signal Integrity den Eintrag Display Report. Dadurch wird die Berichtsdatei Signal Integrity Tests Report.txt im Texteditor geöffnet und dem Projekt hinzugefügt.

Festlegen der Voreinstellungen

Sie können verschiedene Voreinstellungen festlegen, die für alle von Ihnen definierten Analysen gelten. Dazu gehören allgemeine Einstellungen, die Integrationsmethode und Genauigkeitsschwellenwerte. Änderungen an den Voreinstellungen gelten für alle Projekte.

Klicken Sie im Panel Signal Integrity auf die Schaltfläche Menu und wählen Sie Preferences, um das Dialogfeld Signal Integrity Preferences zu öffnen.

Das Dialogfeld Signal Integrity Preferences

• Auf der Registerkarte General legen Sie die Optionen zur Fehlerbehandlung fest. Diese steuern, ob Hinweise und/oder Warnungen angezeigt werden, wenn das Design Fehler enthält, die für die Durchführung einer Signalintegritätsanalyse relevant sind. Alle auftretenden Hinweise oder Warnungen werden als Meldungen im Panel Messages aufgeführt. Wenn die Option Show Warnings aktiviert ist und Warnungen vorliegen, erscheint beim Versuch, das Panel Signal Integrity zu öffnen, ein Dialogfeld zur Bestätigung der Warnungen. Zusätzlich können Sie festlegen, dass das Panel Signal Integrity ausgeblendet wird, nachdem Sie die Anzeige von Signalverläufen gewählt haben. Sie können außerdem die Standardeinheiten für Signalintegritätsmessungen festlegen und bestimmen, ob Diagrammtitel und FFT-Diagramme angezeigt werden, wenn die resultierenden Signalverläufe im SimData-Editor dargestellt werden.

• Auf der Registerkarte Configuration werden verschiedene simulationsbezogene Schwellenwerte festgelegt, beispielsweise der maximale Abstand zwischen gekoppelten Netzen und die Mindestlänge, ab der ein Abschnitt als gekoppelt gilt.

• Auf der Registerkarte Integration wird die für die Analyse verwendete numerische Integrationsmethode festgelegt. Die Methode Trapezoidal ist relativ schnell und genau, neigt jedoch unter bestimmten Bedingungen zu Schwingungen. Die Methoden Gear erfordern längere Analysezeiten, sind jedoch tendenziell stabiler. Eine höhere Gear-Ordnung führt theoretisch zu genaueren Ergebnissen, erhöht aber die Analysezeit. Die Standardeinstellung ist Trapezoidal.

• Auf der Registerkarte Accuracy im Dialogfeld Signal Integrity Preferences werden Toleranzschwellen und Grenzwerte für verschiedene an der Analyse beteiligte Berechnungsalgorithmen festgelegt.

  Genauigkeitsoptionen

  Option	Beschreibung
  RELTOL	Relative Toleranz bei der Berechnung von Strom- und Spannungswerten
  ABSTOL	Absolute Toleranz bei der Berechnung von Stromwerten
  VNTOL	Absolute Toleranz bei der Berechnung von Spannungswerten
  TRTOL	Faktor zur Abschätzung des Integrationsfehlers
  NRVABS	Grenze des Abbruchfehlers beim Newton-Raphson-Algorithmus
  DTMIN	Minimal zulässige Zeitschrittweite
  ITL	Maximale Anzahl der Iterationen beim Newton-Raphson-Algorithmus
  LIMPTS	Maximale Anzahl von Wertepaaren in der Ausgabedatei für jede Spannungskurve

• Auf der Registerkarte DC Analysis legen Sie Toleranzschwellen und Grenzwerte für verschiedene Parameter der Gleichstromanalyse fest.

Festlegen von Toleranzen

Standardmäßig sind Tests für Über- und Unterschwingen definiert, da diese Eigenschaften wahrscheinlich am besten geeignet sind, um die potenziell problematischsten Netze zu ermitteln. Vier standardmäßige Toleranzregeln sowie alle im Schaltplan oder auf der Leiterplatte festgelegten Signalintegritätsregeln sind aktiviert und werden bei der ersten Analyse des Designs ausgeführt. Um diese Regeln zu aktivieren oder zu deaktivieren, klicken Sie im Panel Signal Integrity auf die Schaltfläche Menu und wählen Sie Set Tolerances. Das Dialogfeld Set Screening Analysis Tolerances wird angezeigt.

Das Dialogfeld Set Screening Analysis Tolerances

Aktivieren Sie das Kontrollkästchen Enabled neben einem Regeltyp, damit diese Regel bei der Analyse des Designs ausgeführt wird.

Klicken Sie auf PCB Signal Integrity Rules (sofern Sie sich nicht im reinen Schaltplanmodus befinden), um das Dialogfeld PCB Rules and Constraints Editor zu öffnen. Dort können Sie die benötigten Signalintegritätsregeln hinzufügen oder ändern. Klicken Sie auf OK, bis Sie zum Panel Signal Integrity zurückkehren.

Vorbereiten der Analysen

Vor dem Ausführen der Analysen müssen die Netze ausgewählt werden, die weiter analysiert werden sollen. Sie können außerdem Puffer bearbeiten, um die Bauteiltechnologie und die Pin-Eigenschaften anzuzeigen oder zu ändern, und bei Bedarf Terminierungen zu Netzen hinzufügen.

Auswählen der zu analysierenden Netze

Um weitere Analysen von Netzen (Reflexion und/oder Übersprechen) durchzuführen, müssen die Netze in der rechten Liste des Panels Signal Integrity ausgewählt werden. Doppelklicken Sie auf ein Netz in der linken Liste, um es auszuwählen und in die rechte Liste zu verschieben. Alternativ können Sie die Pfeilschaltflächen verwenden, um Netze auszuwählen oder die Auswahl aufzuheben. Sie können mehrere Netze in der linken Liste auswählen, indem Sie die Taste Shift oder Ctrl gedrückt halten.

Sie können die ausgewählten Netze im zugehörigen Schaltplan- oder PCB-Dokument per Cross-Probing lokalisieren, indem Sie die Optionen Cross Probe im Kontextmenü auswählen. Das Zieldokument wird im Designbereich aktiviert, und die ausgewählten Netze werden entsprechend den Hervorhebungsmethoden angezeigt, die auf der Seite System – Navigation des Dialogs Preferences festgelegt sind.

Sobald die Netze ausgewählt sind, können Sie diese vor dem Ausführen einer Simulation weiter konfigurieren.

Festlegen von Opfer- und Aggressornetzen

Bei Übersprechanalysen muss ein Opfer- oder Aggressornetz festgelegt werden. Beachten Sie, dass diese Funktion aufgrund der Art der Analyse nur verfügbar ist, wenn mindestens zwei Netze ausgewählt wurden (also in die rechte Liste verschoben wurden).

Wählen Sie ein Netz in der rechten Netzliste aus, klicken Sie mit der rechten Maustaste darauf und wählen Sie je nach Bedarf Set Aggressor oder Set Victim. Der Status der Netze wird aktualisiert. Um die Zuordnung der Netze aufzuheben, wählen Sie Clear Status im Kontextmenü.

Festlegen der Richtung bidirektionaler Pins

Sie können die Richtung bidirektionaler Pins in einem Netz festlegen. Wählen Sie dazu das betreffende Netz in der Liste oben rechts aus. Darunter wird dann eine Liste der Pins dieses Netzes angezeigt. Ändern Sie in der Pinliste den Ein-/Ausgangsstatus der ausgewählten bidirektionalen Pins, indem Sie mit der rechten Maustaste klicken und im Kontextmenü einen Status auswählen. Diese Ein-/Ausgangseinstellungen werden mit dem Projekt gespeichert und stehen beim nächsten Verwenden dieses Panels wieder zur Verfügung.

Sie können den Pin bzw. das Pad auch im zugehörigen Schaltplan- oder PCB-Dokument per Cross-Probing lokalisieren, indem Sie die Optionen Cross Probe im Kontextmenü auswählen. Das Zieldokument wird im Designbereich aktiviert, und der ausgewählte Pin bzw. das ausgewählte Pad wird entsprechend den Hervorhebungsmethoden angezeigt, die auf der Seite System – Navigation des Dialogs Preferences festgelegt sind.

Bearbeiten von Puffern

Möglicherweise möchten Sie die Bauteiltechnologie und die Pin-Eigenschaften, etwa Eingangs- und Ausgangsmodelle sowie die Pin-Richtung, anzeigen oder ändern. Sie können nur Bauteile bearbeiten, die mit dem aktuell in der rechten Liste ausgewählten Netz verbunden sind. Über die Option Edit Buffer im Kontextmenü der Pinliste öffnen Sie den Datendialog des Bauteils.

Der angezeigte Dialog und die verfügbaren Optionen hängen vom Bauteiltyp ab, zu dem der Pin gehört, z. B. Widerstand, IC, BJT usw. Der abgebildete Dialog Integrated Circuit gilt für ein Bauteil vom Typ IC.

Der Dialog Integrated Circuit

Wenn Sie für einen Pin Technology und Direction auswählen, wird eine Liste der passenden Eingangs- und/oder Ausgangsmodelle zur Auswahl angezeigt. Änderungen an Technologie und Richtung werden nur lokal für die Analyse verwendet und beim Zurücksetzen des Panels nicht gespeichert.

Die Bauteilfelder Technology, Input Model und Output Model sind kontextabhängig. Wenn Sie eine Bauteiltechnologie auswählen, werden die Standardmodelle des Bauteils aus dieser Technologie übernommen. Beachten Sie, dass bei bereits zugewiesenen spezifischen Pin-Modellen (beispielsweise durch den Import eines IBIS-Modells) eine Änderung der Bauteiltechnologie die Modelle dieser Pins nicht neu zuweist.

Terminierungen

Die in einer Signalwellenform sichtbaren Schwingungen entstehen durch Mehrfachreflexionen auf der zugehörigen Übertragungsleitung (Leiterbahn). Diese Reflexionen, auch als „Ringing“ bezeichnet, treten in PCB-Designs meist aufgrund einer Impedanzfehlanpassung zwischen Treiber und Empfänger auf – in der Regel bei einem niederohmigen Treiber und einem hochohmigen Empfänger.

Eine gute Signalqualität an der Last würde idealerweise bedeuten, dass keine Reflexionen auftreten (kein Ringing). Mithilfe einer Terminierung lässt sich das Ringing auf ein für das Design akzeptables Maß reduzieren.

Das Panel Signal Integrity enthält einen Terminierungsassistenten, mit dem Sie „virtuelle Terminierungen“ an einer von Ihnen festgelegten Stelle in ein Netz einfügen können. So können Sie verschiedene Terminierungsstrategien testen, ohne physische Änderungen an Ihrer Leiterplatte vorzunehmen.

Folgende Terminierungssimulationen sind verfügbar:

• Series Res
• Parallel Res to VCC
• Parallel Res to GND
• Parallel Res to VCC and GND
• Res and Cap to GND
• Parallel and Cap to GND
• Parallel Schottky Diodes

Jeder Terminierungstyp kann in der Terminierungsliste aktiviert oder deaktiviert werden. Bei Reflexions- und Übersprechanalysen können mehrere Terminierungstypen aktiviert werden. Für jeden Typ wird ein separater Satz von Wellenformen erzeugt. So können Sie die beste Terminierung für Ihr Design ermitteln, um eine optimale Signalqualität auf den Übertragungsleitungen zu erzielen und dadurch Reflexionen (Ringing) auf ein akzeptables Maß zu reduzieren.

Beim Ausführen einer Reflexions- oder Übersprechanalyse wird jeder aktivierte Terminierungstyp getestet und ein separater Satz von Wellenformen erzeugt. Bei Verwendung der Terminierung Serial Res wird diese an allen Ausgangspins des ausgewählten Netzes platziert. Bei anderen Terminierungstypen wird die Terminierung an allen Eingangspins des Netzes platziert.

Um mit den Terminierungen optimale Ergebnisse zu erzielen, müssen auch die Werte der beteiligten Bauteile anhand der Eigenschaften des Netzes festgelegt werden.

• Wenn eine Terminierung ausgewählt ist, wird darunter ein Diagramm dieser Terminierung angezeigt. In diesem Diagramm können Sie sowohl die Minimal- als auch die Maximalwerte für die in den Terminierungen verwendeten Widerstände und Kondensatoren festlegen.
• Minimal- und Maximalwerte werden verwendet, wenn die Anzahl der Sweep-Schritte (in der Terminierungsliste angezeigt) auf einen Wert größer als eins eingestellt ist.
• Um weitere Informationen zu einem Terminierungstyp zu erhalten, wählen Sie ihn aus und klicken Sie auf die Schaltfläche ? (Hilfe). Wenn Sie die Option Suggest aktivieren, werden empfohlene Werte berechnet (gemäß der Formel im Informations-Popup des jeweiligen Terminierungstyps) und grau angezeigt. Sie können diese Werte übernehmen oder die Option Suggest deaktivieren und bei Bedarf eigene Werte eingeben.
• Wenn Sie die Analyse mit einem Wertebereich für die Terminierungsbauteile durchführen möchten, stellen Sie sicher, dass die Option Perform Sweep aktiviert ist, und legen Sie die Anzahl der Sweep Steps fest, die bei der Durchführung der Analysen benötigt werden. Die bei jedem Analysedurchlauf verwendeten Werte hängen von den eingegebenen Minimal- und Maximalwerten sowie dem im Feld Sweep Steps gewählten Wert ab. Wenn beispielsweise Sweep Steps auf 2 gesetzt ist, wird beim ersten Analysedurchlauf der Minimalwert und beim zweiten der Maximalwert verwendet. Beachten Sie, dass für jeden Durchlauf ein separater Satz von Signalverläufen zu Vergleichszwecken erzeugt wird.

Platzieren einer Terminierung im Schaltplan

Nachdem die Signalverläufe erzeugt und die optimale Terminierung ermittelt wurden, kann es sinnvoll sein, diese Terminierung direkt auf dem Schaltplanblatt zu platzieren. Dies ist über das Kontextmenü in der Liste Termination möglich. Beachten Sie, dass die Platzierung nur für das aktuell ausgewählte Netz gilt.

Wenn Sie die ausgewählte Terminierungsschaltung tatsächlich im Schaltplan platzieren möchten, anstatt sie nur als „virtuelle Terminierung“ zu verwenden:

1. Klicken Sie im Bereich Termination des Panels Signal Integrity mit der rechten Maustaste und wählen Sie Place on Schematic.

2. Das Dialogfeld Place Termination wird angezeigt. Hier können Sie verschiedene Eigenschaften festlegen, beispielsweise welche Bibliotheksbauteile für die Terminierung verwendet werden sollen, ob die Platzierung automatisch oder manuell erfolgen soll, ob die Terminierung an allen zutreffenden Pins oder nur am ausgewählten Pin platziert werden soll und welche genauen Bauteilwerte verwendet werden sollen. Klicken Sie auf OK, um fortzufahren.

   
   Das Dialogfeld Place Termination

3. Der Signal Integrity Analyzer ermittelt das ursprüngliche Schaltplandokument, zu dem der Pin gehört. Anschließend fügt er an einer freien Stelle im Dokument die erforderlichen Bauteile mit den richtigen Werten (Widerstände, Kondensatoren oder andere benötigte Bauteile) sowie die Versorgungsobjekte hinzu. Verbinden Sie diese Terminierungsschaltung mit dem entsprechenden Pin im Schaltplan.

Beachten Sie, dass es danach wahrscheinlich noch erforderlich ist, die Bauteile korrekt mit dem Pin zu verdrahten. Wenn auch eine Leiterplatte zum Design gehört, müssen die Bauteile zudem mit dieser synchronisiert und auf der Leiterplatte geroutet werden. Synchronisieren Sie die Leiterplatte, um auch dort diese Bauteile hinzuzufügen, indem Sie Design » Update PCB wählen.

Durchführen der Analysen

Nachdem die Netze wie erforderlich konfiguriert und gegebenenfalls Terminierungsoptionen ausgewählt wurden, klicken Sie im Panel Signal Integrity auf die Schaltfläche Reflections oder Crosstalks, um die Signalverläufe zu erzeugen.

• Bei einer Reflexionsanalyse können ein oder mehrere Netze simuliert werden. Die Anzahl sollte jedoch in einem angemessenen Rahmen bleiben, da die Analysezeit bei einer großen Anzahl von Netzen erheblich zunimmt.

  Der Signal Integrity Analyzer berechnet die Spannungen an den Knoten eines Netzes anhand der Routing- und Lageninformationen der Leiterplatte sowie der zugehörigen E/A-Puffermodelle für Treiber und Empfänger. Ein 2D-Feldlöser berechnet automatisch die elektrischen Eigenschaften der Übertragungsleitungen. Bei der Modellierung wird davon ausgegangen, dass die Gleichstromverluste gering genug sind, um vernachlässigt werden zu können.

• Für eine Übersprechanalyse müssen mindestens zwei Netze übernommen werden. Üblicherweise werden bei einer Übersprechanalyse jeweils zwei oder drei Netze betrachtet, meist ein Netz und seine beiden unmittelbaren Nachbarn.

  Das Ausmaß des Übersprechens (bzw. der elektromagnetischen Störungen) ist direkt proportional zu den Reflexionen auf einer Signalleitung. Werden die Anforderungen an die Signalqualität erfüllt und die Reflexionen durch eine korrekte Signalterminierung auf ein nahezu vernachlässigbares Maß reduziert, erreicht das Signal sein Ziel mit minimaler Streuung, und auch das Übersprechen wird minimiert. Weitere Informationen finden Sie unter Terminierungen.

  Eine Übersprechanalyse ist nur bei einer Signalintegritätsanalyse nach dem Layout auf Basis eines PCB-Designdokuments möglich. Dies liegt daran, dass für diese Art der Analyse geroutete Netze erforderlich sind.

Nach dem Klicken auf eine der Schaltflächen beginnt die Analyse, und eine Simulationsdatendatei (<ProjectName>.sdf) wird erzeugt. Diese Datei wird in einer separaten Registerkarte geöffnet und zeigt die Analyseergebnisse im SimData-Editor an.

Weitere Informationen finden Sie unter Arbeiten mit den Ergebnissen der Signalintegritätsanalyse.