Vorbereitung des Designs für die Signalintegritätsanalyse

Um eine erfolgreiche Signal-Integrity-Analyse des Designs durchzuführen und genaue Ergebnisse zu erhalten, muss vor dem Start der Analyse Folgendes erledigt werden.

• Obwohl jedes Netz geprüft werden kann, um Netz- und Impedanzdaten bereitzustellen, können nicht alle Netze hinsichtlich ihrer Signal-Integrity-Eigenschaften (Spannung und Timing) analysiert werden. Damit alle Eigenschaften erfolgreich geprüft werden können, muss ein Netz mindestens einen IC mit einem Ausgangspin und keine weiteren Komponenten enthalten. Widerstände, Kondensatoren und Induktivitäten liefern beispielsweise allein keine Simulationsergebnisse, da ihnen ein Ausgangspin als treibende Quelle fehlt. Beachten Sie, dass bei der Prüfung bidirektionaler Netze beide Richtungen simuliert werden und das Worst-Case-Ergebnis angezeigt wird.
• Der zugehörige Signal-Integrity-Modelltyp für jede Komponente muss korrekt sein. Dies wird über den Dialog Signal Integrity Model Assignments erreicht oder durch manuelles Setzen des korrekten Eintrags für das Feld Type im Dialog Signal Integrity Model, wenn das der auf dem Schaltplandokument platzierte Komponente zugeordnete Signal-Integrity-Modell bearbeitet wird. Wenn dieser Eintrag nicht definiert ist, versucht der Dialog Signal Integrity Model Assignments, den Komponententyp anhand seiner Eigenschaften zu erraten. Ist dieser Eintrag nicht definiert, wird der Typ Integrated Circuit angenommen. Weitere Informationen finden Sie unter Adding SI Models Using the Signal Integrity Model Assignments Dialog.
• Es müssen Design Rules für Supply Nets vorhanden sein. Im Allgemeinen sollten mindestens zwei Regeln vorhanden sein: eine für Versorgungsnetze und eine für Masse-Netze. Der Geltungsbereich dafür kann entweder Netz oder Netzklasse sein. Supply Nets können in Signal Integrity nicht analysiert werden. Weitere Informationen finden Sie unter Signal Integrity Design Rules in Schematic oder Signal Integrity Design Rules in PCB.
• Es kann eine Signal-Stimulus-Design-Rule eingerichtet werden. Eine Stimulus-Regel benötigen Sie nur, wenn Sie den Standard-Stimulus überschreiben möchten; daher ist dies im Allgemeinen nicht erforderlich.
• Der Layer Stack für die PCB muss korrekt eingerichtet sein. Der Signal Integrity Analyzer benötigt durchgehende Power Planes. Split Planes werden nicht unterstützt, daher wird das dem Plane zugewiesene Netz verwendet. Wenn sie nicht vorhanden sind, werden sie angenommen; deshalb ist es deutlich besser, sie hinzuzufügen und passend einzurichten. Die Dicke aller Lagen, Kerne und Prepregs muss für die Leiterplatte ebenfalls korrekt eingestellt sein. Verwenden Sie den Befehl Design » Layer Stack Manager, um den Layer Stack im PCB-Editor einzurichten. Wenn Signal Integrity nur im Schaltplanmodus ausgeführt wird, wird standardmäßig eine zweilagige Leiterplatte mit zwei internen Ebenen verwendet. Sie können eine leere PCB mit eingerichtetem Layer Stack erstellen, wenn mehr Kontrolle erforderlich ist. Weitere Informationen finden Sie auf der Seite Defining the Layer Stack.

Adding SI Models Using the Signal Integrity Model Assignments Dialog

Der einfachste Weg, Signal-Integrity-Modelle zu Ihrem Design hinzuzufügen, ist die Verwendung des Dialogs Signal Integrity Model Assignments.

1. Wählen Sie Tools » Signal Integrity aus den Menüs. Wenn Sie gerade erst mit Signal Integrity in einem Projekt beginnen und es Komponenten gibt, denen noch keine Signal-Integrity-Modelle zugeordnet sind, werden Sie vom Dialog Errors or warnings found aufgefordert, die Modellzuweisungen mithilfe des Dialogs Signal Integrity Model Assignments einzurichten.

   
   Der Dialog Errors or warnings found

   
   Der Dialog Signal Integrity Model Assignments

   Alternativ können Sie, wenn Sie auf Continue geklickt haben und der Bereich Signal Integrity sichtbar ist, den Dialog Signal Integrity Model Assignments jederzeit öffnen, indem Sie im Bereich auf die Schaltfläche Model Assignments klicken. Beachten Sie, dass dadurch alle Ergebnisse gelöscht und neu berechnet werden, da jede Änderung an Modellzuweisungen vorhandene Ergebnisse ungültig macht.

   Wenn für alle Komponenten bereits Modelle eingerichtet wurden, wird der Dialog SI Setup Options angezeigt. Weitere Informationen finden Sie unter Configuring the SI Setup Options .

2. Wenn Sie im Dialog Errors or warnings found auf Model Assignments klicken, wird der Dialog Signal Integrity Model Assignments angezeigt.

Beim Ausführen versucht der Dialog Signal Integrity Models Assignment anhand plausibler Annahmen zu bestimmen, welches Signal-Integrity-Modell für jede Komponente erforderlich ist, die noch kein Signal-Integrity-Modell enthält. Alle Komponenten, einschließlich derjenigen mit bereits definierten Modellen (sowie den Modellinformationen), werden im Dialog Signal Integrity Models Assignment angezeigt. Jeder Komponente wird ein Status zugewiesen, wie in der folgenden Tabelle beschrieben.

Modifying Component Models using the Signal Integrity Model Assignments Dialog

1. Wählen Sie die Komponente aus, deren Modell Sie ändern möchten.
2. Wählen Sie den korrekten Typ aus. Für Signal Integrity gibt es sieben Komponententypen – Widerstand, Kondensator, Induktivität, Diode, BJT, Steckverbinder und IC. Der Typ jeder Komponente kann über eine Dropdown-Liste in der Spalte Type oder über das Rechtsklick-Menü ausgewählt werden.
3. Legen Sie den Wert für einen Widerstand, Kondensator oder eine Induktivität fest. Wenn möglich, versucht der Dialog Signal Integrity Model Assignments, den korrekten Wert für die Komponente in dieser Spalte anhand des Kommentarfelds und der Parameter der Komponente einzutragen. Falls dies angepasst werden muss (oder nicht vorhanden ist), sollte dies an dieser Stelle erfolgen. Der Sonderfall von Bauteilarrays (wie Widerstandsarrays) wird über einen separaten Dialog behandelt, der durch Klicken in die Spalte geöffnet wird (siehe Manually Adding Signal Integrity Models to Components für weitere Details).
4. Wenn die Komponente ein IC ist, ist die Wahl des Technologietyps wichtig, da dadurch die Eigenschaften der in der Analyse verwendeten Pin-Modelle bestimmt werden. Dies kann über die Dropdown-Liste in der Spalte Value/Type oder über das Rechtsklick-Menü (Change Technology) ausgewählt werden.
5. Schließlich kann es erforderlich sein, mehr Details anzugeben, als im Dialog Signal Integrity Model Assignments möglich sind, beispielsweise für IBIS-Modelle. Dies kann durch Auswahl von Advanced im Rechtsklick-Menü erreicht werden. Weitere Details zu diesem Vorgang finden Sie unter Manually Adding Signal Integrity Models to Components.

Modelle speichern

Sobald für einige oder alle Komponenten Modelle ausgewählt wurden, können die Schaltplandokumente aktualisiert werden, um diese Informationen dauerhaft zu speichern.

1. Aktivieren Sie im Dialog Signal Integrity Model Assignments für alle zu aktualisierenden Komponenten die Spalte Update Schematic. Klicken Sie dann auf die Schaltfläche Update Models in Schematic.
2. Alle neuen Signal-Integrity-Modelle (oder geänderten vorhandenen Modelle) für jede ausgewählte Komponente werden den Schaltplandokumenten hinzugefügt. Die Schaltplandokumente müssen später gespeichert werden.

Es ist nicht erforderlich, Modelle zu speichern, um mit dem Signal-Integrity-Analyseprozess fortzufahren. Wenn Modelle nicht gespeichert werden, wird die Analyse mit allen Modellen fortgesetzt, so wie sie aktuell im Dialog Signal Integrity Model Assignments angezeigt werden. Bei der nächsten Verwendung des Signal-Integrity-Tools gehen jedoch alle Änderungen verloren.

Manually Adding Signal Integrity Models to Components

So fügen Sie einer Schaltplankomponente ein Signal-Integrity-Modell hinzu:

• Für eine platzierte Komponente im Schaltplaneditor – wählen Sie die Komponente aus und öffnen Sie den Bereich Properties.
• Für eine Komponente, die im Schaltplansymboleditor bearbeitet wird – aktivieren Sie die gewünschte Komponente, indem Sie ihren Eintrag im Bereich SCH Library auswählen, und öffnen Sie den Bereich Properties.

Klicken Sie im Bereich Parameters des Bereichs Properties auf die Schaltfläche Add und wählen Sie Signal Integrity. Der Dialog Signal Integrity Model wird geöffnet.

Richten Sie Ihr Modell ein und klicken Sie auf OK.

Einrichten passiver Komponenten

Beim Einrichten von Bauteilen wie Widerständen und Kondensatoren reicht es in der Regel aus, einen Typ und einen Wert einzugeben. Der Wert kann im Feld Value eingegeben und als Parameter für die gesamte Komponente festgelegt werden.

Es gibt auch Unterstützung für Komponenten wie Widerstandsarrays. Dies kann erreicht werden, indem nach Auswahl des Komponententyps im Dialog Signal Integrity Model auf die Schaltfläche Setup Part Array geklickt wird. Im Dialog Part Array Editor können die Verbindungen zwischen Pins sowie der Wert bzw. das Modell für diese Verbindungen konfiguriert werden.

Der Dialog Part Array Editor

Einrichten eines IC

Beim Einrichten eines Modells vom Typ IC gibt es mehrere Möglichkeiten.

• Nach Auswahl des Typs (IC) genügt es, einen Technologietyp auszuwählen. Dadurch wird sichergestellt, dass bei der Simulation dieser Komponente die geeigneten Pin-Modelle für diese Technologie verwendet werden. Die vollständige Liste der verfügbaren Technologien befindet sich im aufklappbaren Abschnitt unten.

  Verfügbare Technologietypen

  Technologietyp	Beschreibung
  ABT	Fortschrittliche bipolare CMOS-Technologie
  AC	Fortschrittliches CMOS
  ACT	Fortschrittliches CMOS mit TTL-Eingängen
  AHC	Fortschrittliches Hochgeschwindigkeits-CMOS
  AHC_50	Fortschrittliches Hochgeschwindigkeits-CMOS 5,0 V
  AHCT	Fortschrittliches Hochgeschwindigkeits-CMOS mit TTL-Eingängen
  AHCT_50	Fortschrittliches Hochgeschwindigkeits-CMOS 5,0 V mit TTL-Eingängen
  ALS	Fortschrittliches Low-Power-Schottky
  ALVC	Fortschrittliches Niederspannungs-CMOS
  AS	Fortschrittliches Schottky
  BCT	Bipolare CMOS-Technologie
  BTL	Backplane-Transceiver-Logik/Futurebus+
  CMOS	CMOS
  F	FAST
  FAST-CMOS-Technologie	GTL	Gunning-Transceiver-Logik
  GTL_LVT	Gunning-Transceiver-Logik Niederspannung
  HC	Hochgeschwindigkeits-CMOS
  HCT	Hochgeschwindigkeits-CMOS mit TTL-Eingängen
  HLL	Hochgeschwindigkeits-Low-Power-Niederspannungs-CMOS
  LS	Low-Power-Schottky
  LV	Niederspannungs-Hochgeschwindigkeits-CMOS
  LVC	Niederspannungs-CMOS
  LVT	Niederspannungs-BiCMOS-Technologie
  S	Schottky
  STD_TTL	Standard-TTL
  TTL	TTL
• Wenn mehr Kontrolle erforderlich ist, können einzelnen Pins spezifische Technologien oder Pin-Modelle zugewiesen werden. Dies kann durch Auswahl aus den Dropdown-Listen für die Pins in der Pin-Liste am unteren Rand des Dialogs Signal Integrity Model erfolgen. Beachten Sie, dass hier vorgenommene Änderungen die Basistechnologie für die Komponente überschreiben.

Importieren von IBIS-Dateien

Eine weitere wichtige Option ist die Möglichkeit, IBIS-Dateien zu importieren.

1. Um eine IBIS-Datei (Input/Output Buffer Information) zur Angabe der Eingangs- und Ausgangseigenschaften eines IC-Modells zu verwenden, klicken Sie im Dialog Signal Integrity Model auf die Schaltfläche Import IBIS. Wählen Sie die IBIS-Datei im Dialog Open IBIS File aus und klicken Sie auf Open. Der Dialog IBIS Converter wird angezeigt.

   
   Der Dialog IBIS Converter

2. Wählen Sie die gewünschte Komponente aus, die in der IBIS-Datei enthalten ist. Altium Designer liest die IBIS-Datei und importiert die Pin-Modelle aus der IBIS-Datei in die Bibliothek der installierten Pin-Modelle. Wenn ein doppeltes Modell gefunden wird, werden Sie gefragt, ob Sie das vorhandene Modell überschreiben möchten. Zusätzlich wird allen Pins der Komponente das entsprechende Pin-Modell zugewiesen, wie in der IBIS-Datei angegeben.
3. Es wird automatisch ein Bericht erstellt, der angibt, welche Pins erfolgreich bzw. nicht erfolgreich zugewiesen wurden. Eine weitere Anpassung ist möglich, indem die Modelle für die entsprechenden Pins wie oben beschrieben manuell ausgewählt werden.
4. Klicken Sie auf OK, um den Import der IBIS-Informationen abzuschließen und zum Dialog Signal Integrity Model zurückzukehren.

Bearbeiten von Pin-Modellen

Es ist möglich, ein vorhandenes Pin-Modell hinzuzufügen oder zu bearbeiten, indem verschiedene elektrische Eigenschaften dieses Pins angegeben werden. Beachten Sie, dass dies auch für andere Typen wie BJTs, Steckverbinder und Dioden verfügbar ist.

1. Um Pin-Modelle zu ändern, klicken Sie im Dialog Signal Integrity Model auf die Schaltfläche Add/Edit Model, sofern diese Schaltfläche für diesen Typ verfügbar ist. Der Dialog Pin Model Editor wird angezeigt.

   
   Der Dialog Pin Model Editor

2. Klicken Sie in der Dropdown-Liste für Model Name auf New.
3. Nehmen Sie die erforderlichen Änderungen vor und klicken Sie auf OK.
4. Wenn es sich um ein neues Pin-Modell handelt, steht dieses Modell nun zur Auswahl für die Pins in dieser (und anderen) Komponenten zur Verfügung.

Arbeiten mit dem Ibis Model Implementation Editor

Zur Unterstützung von Drittanbieter-Tools, die für ihre Signal-Integrity-Simulationen dedizierte IBIS-Modelle benötigen und nicht das eigene Signal-Integrity-Modellformat von Altium Designer (als SI Macro Models bezeichnet) verwenden können, enthält Altium Designer einen dedizierten IBIS Model Implementation Editor, mit dem das IBIS-Modell an die Schaltplankomponente angehängt werden kann. Sie können also entweder:

• die IBIS-Pin-Modelle während der Signal-Integrity-Analyse in die Komponenten-Pins importieren (zur Speicherung als Altium Designer SI Macro Models), wie oben beschrieben (siehe Importieren von IBIS-Dateien), oder
• das IBIS-Modell an die Schaltplankomponente anhängen, wie unten beschrieben.

So fügen Sie einer Schaltplankomponente ein IBIS-Modell hinzu:

• Für eine platzierte Komponente im Schaltplaneditor – wählen Sie die Komponente aus und öffnen Sie das Panel Properties.
• Für eine Komponente, die im Schaltplansymboleditor bearbeitet wird – aktivieren Sie die gewünschte Komponente, indem Sie ihren Eintrag im Panel SCH Library auswählen, und öffnen Sie das Panel Properties.

Klicken Sie im Bereich Parameters des Panels Properties auf die Schaltfläche Add und wählen Sie Ibis Model. Der Dialog IBIS Model wird geöffnet.

IBIS-Modell

Geben Sie den Namen für das Modell an – genau so, wie er in der Datei .ibs erscheint – und geben Sie der Modellverknüpfung einen aussagekräftigen Namen, der vielleicht beschreibt, was die Implementierung in dieser Domäne darstellt.

Alternativ, und insbesondere wenn Sie sich beim Namen nicht sicher sind, verwenden Sie die Schaltfläche Browse, um auf den Dialog Browse Libraries zuzugreifen. Verwenden Sie diesen Dialog, um IBIS-Modelldateien in allen derzeit verfügbaren Bibliotheken zu durchsuchen. Verwenden Sie die Funktion Find in diesem Dialog, wenn die erforderlichen Modelldateien nicht Teil der derzeit verfügbaren Bibliotheken sind.

Geben Sie den Namen des Modells direkt an oder suchen Sie danach.

Die Zuordnung der Pins der Schaltplankomponente zu den Pins des IBIS-Modells wird im Dialog Model Map definiert, auf den Sie durch Klicken auf die Schaltfläche Pin Map zugreifen.

Überprüfen Sie die Pin-Zuordnung von Komponente zu Modell im Dialog Model Map .

Speicherort der IBIS-Datei

In diesem Bereich des Dialogs IBIS Model stehen Optionen zur Verfügung, mit denen festgelegt werden kann, wie die Software das Modell finden soll – vorausgesetzt, der Modellname ist definiert:

• Any – alle verfügbaren Bibliotheken (Projektbibliotheken, installierte Bibliotheken und Bibliotheken entlang definierter Suchpfade) werden verwendet, um nach dem Modell zu suchen.
• File name – geben Sie den vollständigen Dateinamen ein, in dem sich das Modell befindet (z. B. lv640f63.ibs). Alle verfügbaren Bibliotheken werden verwendet, um nach dem Modell zu suchen. Wenn es dort nicht gefunden wird, wird der Standardbibliothekspfad (das Feld Library Path auf der Seite System – Default Locations des Dialogs Preferences) geprüft, um festzustellen, ob die benannte Datei dort gefunden werden kann.
• File path – geben Sie den vollständigen Pfad/Namen der Datei ein. Klicken Sie auf die Schaltfläche Choose , um nach der Datei zu suchen. Diese Option findet das Modell immer, da sie explizit ist (vorausgesetzt natürlich, die Datei bleibt in diesem Verzeichnis!).
• Integrated/Database Library – nach der Platzierung kann das Modell, wenn die Komponente aus einer integrierten oder Datenbankbibliothek platziert wurde, direkt aus derselben Bibliothek bezogen werden, vorausgesetzt, die Bibliothek ist Teil der verfügbaren Bibliotheken.

Wenn das Modell erfolgreich gefunden wurde, wird angezeigt, wo das Modell gefunden wurde.

Geben Sie an, wie das IBIS-Modell gefunden werden soll.

Pin-Modelle

Dieser Bereich des Dialogs zeigt eine schreibgeschützte Liste der für das ausgewählte IBIS-Modell definierten Pin-Modelle an. Sie können jedoch das Model Type vom Standardwert Typical Case auf entweder Strong Case oder Weak Case ändern.

Pin-Modelle für das ausgewählte IBIS-Modell.

Modellselektoren

Der Bereich Model Selectors des Dialogs wird ausgefüllt, wenn das ausgewählte IBIS-Modell Modellselektoren enthält. Dadurch können Sie auswählen, welches Modell verwendet werden soll (z. B. kann ein Pin Modelle für unterschiedliche Spannungspegel haben: 3,3 V, 5 V usw.).

Beispiel eines IBIS-Modells mit definierten Modellselektoren.

Signal-Integrity-Designregeln im Schaltplan

PCB-spezifische Designregeln für Signal Integrity können im Schaltplan definiert werden, wenn sie als Parameter hinzugefügt werden.

Designregel für Versorgungsnetze

Für die Signal-Integrity-Analyse sollte eine PCB-Regel hinzugefügt werden, um die Versorgungsnetze und deren Spannung mithilfe der Direktive Parameter Set zu identifizieren. So fügen Sie die Designregel für Versorgungsnetze im Schaltplan hinzu:

1. Platzieren Sie die Direktive Parameter Set (Place » Directive » Parameter Set) auf dem entsprechenden Netz.
2. Wenn die platzierte Direktive ausgewählt ist, klicken Sie im Bereich Parameters des Panels Properties auf die Schaltfläche Add und wählen Sie Rule aus dem Dropdown-Menü.
3. Der Dialog Choose Design Rule Type wird geöffnet, in dem der Regeltyp ausgewählt werden kann. Scrollen Sie nach unten zu den Regeln Signal Integrity und wählen Sie Supply Nets aus, dann klicken Sie auf OK.
4. Der Dialog Edit PCB Rule (From Schematic) - Supply Nets wird angezeigt. Geben Sie die Spannung für dieses Versorgungsnetz ein und klicken Sie auf OK. Der Regeleintrag wird im Panel Properties aufgeführt.

Signal-Integrity-Designregeln können direkt in Schaltplänen mithilfe der Parameter-Set-Direktiven hinzugefügt werden.

Nach der Übertragung des Designs in das PCB-Layout wird die Regel zu den PCB-Designregeln hinzugefügt (im PCB-Editor über den mit dem Befehl Design » Rules aufgerufenen Dialog PCB Rules and Constraints Editor einsehbar und bearbeitbar).

Beachten Sie, dass im Schaltplaneditor der Geltungsbereich der Regel (die Menge der Objekte, auf die die Regel angewendet wird) dadurch definiert wird, wo der Parameter hinzugefügt wird, z. B. an einer Leitung oder einem Pin. Im PCB-Editor wird der Geltungsbereich einer Regel innerhalb der Regel selbst definiert.

Signal-Stimulus-Designregel

Die andere Designregel, die im Schaltplaneditor eingerichtet werden kann, ist die Signal-Stimulus-Regel. Wenn diese Regel ausgeführt wird, wird der Stimulus an jedem Ausgangspin des analysierten Netzes eingespeist. Dafür ist eine Designregel mit dem Geltungsbereich „all“ erforderlich, daher müssen Sie für diese Regel einen Sheet-Parameter erstellen. Wenn Sie diese Regel nicht einrichten, werden die Standardoptionen der Regel verwendet.

1. Wenn im Schaltplanblatt kein Objekt ausgewählt ist, öffnen Sie das Bedienfeld Properties. Klicken Sie auf der Registerkarte Parameters des Bedienfelds auf die Schaltfläche Add und wählen Sie Rule aus dem Dropdown-Menü.
2. Der Dialog Choose Design Rule Type wird geöffnet, in dem der Regeltyp ausgewählt werden kann. Scrollen Sie nach unten zu den Regeln Signal Integrity und wählen Sie Supply Nets, dann klicken Sie auf OK.
3. Der Dialog Edit PCB Rule (From Schematic) - Signal Stimulus wird angezeigt. Wählen Sie die Art des Stimulus, den Startpegel und die Zeiten aus und klicken Sie dann auf OK. Der Regeleintrag wird im Bedienfeld Properties aufgeführt.

Eine Signal-Integrity-Designregel kann als Schaltplanblatt-Parameter hinzugefügt werden.

Signal-Integrity-Designregeln im PCB

Signal-Integrity-Parameter wie Overshoot, Undershoot, Impedanz und Anforderungen an die Signalflanke können als standardmäßige PCB-Designregeln festgelegt werden. Wählen Sie im PCB-Editor Design » Rules, um auf den Dialog PCB Rules and Constraints Editor zuzugreifen, in dem Sie diese Regeln einrichten können. Sie können diese Regeln auch mithilfe von Parametern im Schaltplaneditor einrichten; nach der Übertragung des Designs in das PCB-Layout erscheinen sie dann im Dialog PCB Rules and Constraint Editor.

Der Dialog PCB Rules and Constraint Editor beim Durchsuchen einer Overshoot-Regel – fallende Flanke

Diese Regeln haben zwei Zwecke. Der eine ist die Ausführung der standardmäßigen DRC-Prüfungen innerhalb des PCB – die Leiterplatte kann mithilfe der standardmäßigen Screening-Analyse anhand dieser Regeln geprüft werden. Der zweite Einsatzzweck dieser Regeln ist die Verwendung des Bedienfelds Signal Integrity. Diese Regeln können als Tests konfiguriert und aktiviert werden, und das Bedienfeld zeigt grafisch an, welche Netze welche Tests nicht bestanden haben.

Wenn das Design vorbereitet ist, konfigurieren und starten Sie die Signalintegritätsanalyse.