Configurar e Executar uma Análise de Integridade de Sinal

Quando o design estiver preparado para uma análise de integridade de sinal, conforme necessário, configure e execute a própria análise, tal como descrito nesta página.

Configurar as opções de configuração de SI

Quando seleciona Tools » Signal Integrity e todos os componentes têm modelos atribuídos, a caixa de diálogo SI Setup Options é apresentada da primeira vez que executa este comando num projeto aberto.

A caixa de diálogo SI Setup Options

1. Defina a impedância das pistas e o comprimento médio das pistas, conforme necessário. Estas características de encaminhamento só são necessárias se existirem nets que ainda não tenham sido transferidas para uma PCB ou nets não encaminhadas na PCB.

   Note que os separadores Supply Nets e Stimulus só são apresentados no modo apenas esquemático.
2. Clique em Analyze Design para executar a análise inicial de triagem predefinida e apresentar o painel Signal Integrity, a partir do qual pode selecionar posteriormente as nets a analisar quanto a reflexão ou diafonia.

Quatro regras de tolerância predefinidas e quaisquer regras de Integridade de Sinal definidas no esquema ou na PCB são todas ativadas e executadas na primeira vez que o design é analisado. Estas tolerâncias podem ser definidas mais tarde no painel 75% Opacity clicando no botão Menu e selecionando Set Tolerances.

Opções de configuração de Integridade de Sinal no modo apenas esquemático

Se não houver uma PCB disponível no projeto, pode alterar as opções de configuração de SI em qualquer altura clicando no botão Menu no painel Signal Integrity e selecionando Setup Options. É apresentada a caixa de diálogo SI Setup Options.

O separador Track Setup permite configurar o comprimento predefinido das pistas durante a simulação. Isto não é utilizado quando existe uma PCB, uma vez que a PCB usa regras de largura, ou seja, se a opção Use Manhattan length estiver desativada, a PCB usa este valor. Defina também o Track Impedance neste separador.

Clique nos separadores Supply Nets e Stimulus para apresentar e ativar informação sobre regras de nets e estímulos. Estes separadores permitem uma interface alternativa para definir estas características, para além do método normal de fornecer regras na PCB ou no esquema.

Os separadores da caixa de diálogo SI Setup Options quando acedida no modo apenas esquemático

Utilizar o painel de Integridade de Sinal

Após efetuar qualquer configuração inicial, o painel Signal Integrity será carregado com dados da análise de triagem que acabou de ser executada. Os resultados desta análise e uma apresentação de quais as nets que passaram nos vários testes são mostrados na lista do lado esquerdo do painel. As nets problemáticas podem então ser analisadas com maior detalhe, executando análises rápidas de reflexão e diafonia. A possibilidade de adicionar terminações virtuais permite-lhe determinar que circuitaria adicional deve ser acrescentada ao design para resolver estas áreas problemáticas e, assim, obter o desempenho de integridade de sinal mais eficiente.

O painel Signal Integrity é utilizado para configurar e controlar o processo de análise de integridade de sinal.

Visualizar os resultados da triagem

A análise de triagem inicial fornece uma simulação rápida de muitas nets para lhe permitir obter mais informação e identificar nets críticas para exame mais detalhado, como análise detalhada de reflexão e/ou diafonia. A lista do lado esquerdo apresenta os resultados desta análise. em formato tabular. Para cada net no design, pode ser apresentada a seguinte informação em colunas:

Use o botão Menu ou clique com o botão direito na tabela para aceder ao submenu Show/Hide Columns, a partir do qual pode ativar/desativar a apresentação das colunas de dados conforme necessário.

Cada net pode estar numa de três categorias: Passed, Failed ou Not Analyzed.

	Uma net Passed tinha todos os valores dentro dos limites definidos pelos testes.
	Uma net Failed tinha pelo menos um valor fora dos níveis de tolerância definidos. Quaisquer valores que falhem são apresentados a amarelo.
	Uma net Not Analyzed não pôde ser sujeita a triagem por algum motivo. Para ver o motivo, ative a coluna Analysis Errors.

Nets com falha

Motivos comuns para uma falha na análise de uma net na triagem incluem conter um conector, díodo ou transístor, e não ter pinos de saída ou ter múltiplos pinos de saída. Quando são sujeitas a triagem nets que contêm pinos bidirecionais e não existe um pino de saída dedicado na net, cada pino bidirecional é simulado separadamente como pino de saída. É apresentado o pior resultado obtido destas simulações.

É possível que as nets tenham outros erros que conduzam a resultados de análise incorretos, tanto na triagem como em simulações posteriores. Estas nets aparecerão com toda a linha colorida a vermelho. Além disso, as nets que foram simuladas (ou seja, nets que ainda não estão encaminhadas numa PCB) são coloridas a cinzento-claro.

Verificar nets com falha ou não analisadas

Para ver a causa de uma net com falha ou não analisada:

• Se toda a linha de uma net estiver realçada a vermelho, selecione-a e depois clique com o botão direito e selecione Show Errors. Isto também adiciona mensagens ao painel Messages, que podem ser usadas para cross-probing para reparar quaisquer problemas.

  

• Para ver toda a informação disponível para uma net selecionada, clique com o botão direito e selecione Details. A caixa de diálogo Full Details mostra todos os resultados da análise de triagem que podem ser apresentados na tabela de resultados, juntamente com o seguinte:
  • Component Count – quantos componentes têm pads que ligam à net selecionada.
  • Track Count – quantos segmentos individuais de pista encaminhada compõem a net total encaminhada.
  • Minimum Impedance (Ohms) – a impedância mínima da net, considerando as impedâncias individuais de todos os segmentos de pista na net.
  • Maximum Impedance (Ohms) – a impedância máxima da net, considerando as impedâncias individuais de todos os segmentos de pista na net.

  

• Selecione Cross Probe no menu de contexto (ou clique em Menu) para fazer cross-probing para a net selecionada no esquema ou na PCB.

  Use a tecla de atalho F4 para alternar a apresentação do painel Signal Integrity (e de outros painéis que estejam atualmente no modo 'flutuante') para alternar rapidamente entre o painel e o seu design.
• Apresente quais as nets que estão acopladas a uma única net ou a um grupo de nets, selecionando as nets pretendidas e clicando depois com o botão direito e selecionando Find Coupled Nets. Isto selecionará todas as nets que estão acopladas a estas nets selecionadas. Os critérios para determinar que nets são consideradas acopladas podem ser configurados na caixa de diálogo Signal Integrity Preferences (acedida clicando no botão Menu e selecionando Preferences no painel Signal Integrity).
• Informação útil pode ser copiada para a área de transferência e colada noutras aplicações para posterior processamento ou elaboração de relatórios. Selecione as nets pretendidas e escolha Copy no menu de contexto. Adicionalmente, a informação apresentada pode ser personalizada, selecionando quais as colunas a mostrar através do comando Show/Hide Columns no menu de contexto.
• Também está disponível um relatório que destaca os resultados gerados pela análise, selecionando Display Report no menu de contexto do painel Signal Integrity. Isto abre o ficheiro de relatório Signal Integrity Tests Report.txt no Editor de Texto e adiciona-o ao projeto.

Definir Preferências

Pode especificar várias preferências que se aplicam a todas as análises que definiu. Estas incluem definições gerais, método de integração e limites de precisão. Quaisquer alterações efetuadas nas preferências serão aplicadas a todos os projetos.

Clique no botão Menu no painel Signal Integrity e selecione Preferences para abrir a caixa de diálogo Signal Integrity Preferences.

A caixa de diálogo Signal Integrity Preferences

• Utilize o separador General para definir as opções de tratamento de erros que mostram sugestões e/ou avisos quando existem erros no design relacionados com a execução de uma análise de Integridade de Sinal. Quaisquer sugestões ou avisos encontrados serão listados como mensagens no painel Messages. Se a opção Show Warnings estiver ativada e existirem avisos, será apresentada uma caixa de diálogo de confirmação de aviso ao tentar aceder ao painel Signal Integrity. Além disso, pode optar por ocultar o painel Signal Integrity depois de escolher apresentar formas de onda. Também pode definir as unidades predefinidas para medições de Integridade de Sinal, bem como se os títulos dos gráficos e os gráficos FFT serão apresentados quando as formas de onda resultantes forem mostradas no editor SimData.

• O separador Configuration define vários limites relacionados com a simulação, tais como a distância máxima entre redes acopladas e o comprimento mínimo para ser considerado uma secção acoplada.

• O separador Integration define o método de integração numérica utilizado na análise. O método Trapezoidal é relativamente rápido e preciso, mas tende a oscilar em determinadas condições. Os métodos Gear requerem tempos de análise mais longos, mas tendem a ser mais estáveis. A utilização de uma ordem Gear superior conduz teoricamente a resultados mais precisos, mas aumenta o tempo de análise. A predefinição é Trapezoidal.

• O separador Accuracy na caixa de diálogo Signal Integrity Preferences define limites de tolerância e definições de limite para vários algoritmos computacionais envolvidos na análise.

  Accuracy Options

  Opção	Descrição
  RELTOL	Tolerância relativa para calcular valores de tensão de corrente
  ABSTOL	Tolerância absoluta para calcular valores de corrente
  VNTOL	Tolerância absoluta para calcular valores de tensão
  TRTOL	Fator de estimativa do erro de integração
  NRVABS	Limite do erro de truncatura usando o algoritmo de Newton-Raphson
  DTMIN	Tamanho mínimo permitido para o passo temporal
  ITL	Número máximo de iterações usando o algoritmo de Newton-Raphson
  LIMPTS	Número máximo de pares de valores no ficheiro de saída para cada curva de tensão

• Utilize o separador DC Analysis para definir limites de tolerância e definições de limite para vários parâmetros associados à Análise DC.

Definir Tolerâncias

Os testes predefinidos de overshoot e undershoot estão definidos, uma vez que estas são provavelmente as melhores características a utilizar para determinar quais as redes que poderão ser mais problemáticas. Quatro regras de tolerância predefinidas e quaisquer regras de Integridade de Sinal definidas no esquema ou na PCB ficam todas ativadas e são executadas da primeira vez que o design é analisado. Para ativar ou desativar estas regras, clique no botão Menu no painel Signal Integrity e selecione Set Tolerances. É apresentada a caixa de diálogo Set Screening Analysis Tolerances.

A caixa de diálogo Set Screening Analysis Tolerances

Clique na caixa de verificação Enabled junto a um tipo de regra para ativar a execução dessa regra quando o design for analisado.

Clique em PCB Signal Integrity Rules (se não estiver no modo apenas esquema) para abrir a caixa de diálogo PCB Rules and Constraints Editor, onde pode adicionar ou modificar quaisquer regras de Integridade de Sinal necessárias. Clique em OK até regressar ao painel Signal Integrity.

Preparar Análises

Antes de executar as análises, devem ser selecionadas as redes a analisar mais detalhadamente. Também pode editar buffers para visualizar ou alterar a tecnologia da peça do componente e as propriedades dos pinos, e adicionar terminações às redes, se necessário.

Selecionar Redes para Analisar

Para efetuar uma análise mais aprofundada das redes (reflexão e/ou diafonia), as redes têm de ser selecionadas na lista à direita do painel Signal Integrity. Faça duplo clique numa rede na lista à esquerda para a selecionar e movê-la para a lista à direita. Em alternativa, utilize os botões de seta para mover redes de e para este estado selecionado. Pode selecionar várias redes na lista à esquerda mantendo premidas as teclas Shift ou Ctrl .

Pode fazer cross probe para a(s) rede(s) selecionada(s) no documento de esquema ou PCB relevante, selecionando as opções Cross Probe no menu de contexto. O documento de destino ficará ativo no espaço de design e a(s) rede(s) selecionada(s) será(ão) apresentada(s) de acordo com os métodos de realce definidos na página System – Navigation page da caixa de diálogo Preferences.

Quando as redes estão neste estado selecionado, é possível efetuar configurações adicionais para as mesmas antes de executar uma simulação.

Definir Redes Vítima e Agressora

No caso de análises de Diafonia, é necessário definir uma rede vítima ou uma rede agressora. Note que, devido à natureza da análise, esta funcionalidade só está disponível quando duas ou mais redes tiverem sido selecionadas (movidas para a lista à direita).

Selecione uma rede na lista à direita das redes, clique com o botão direito e selecione Set Aggressor ou Set Victim, conforme necessário. O estado das redes é atualizado. Para anular a definição das redes, selecione Clear Status no menu de contexto.

Definir a Direção dos Pinos Bidirecionais

É possível definir a direção dos pinos bidirecionais numa determinada rede. Para definir a direção, selecione a rede afetada na lista superior à direita. Isto apresentará então uma lista de pinos dessa rede abaixo. Na lista de pinos, altere o estado de entrada/saída de cada pino bidirecional selecionado clicando com o botão direito e escolhendo um estado no menu de contexto. Estas definições de entrada/saída serão guardadas com o projeto para a próxima vez que utilizar este painel.

Também pode fazer cross probe para o pino/pad no documento de esquema ou PCB relevante, selecionando as opções Cross Probe no menu de contexto. O documento de destino ficará ativo no espaço de design e o pino/pad selecionado será apresentado de acordo com os métodos de realce definidos na página System – Navigation page da caixa de diálogo Preferences.

Editar Buffers

Poderá querer visualizar ou alterar a tecnologia da peça do componente e as propriedades dos pinos, tais como modelos de entrada e saída e direção do pino. Só pode modificar componentes que estejam ligados à rede atualmente selecionada na lista à direita. Utilizar a opção Edit Buffer no menu de contexto na lista de pinos dá acesso à caixa de diálogo de dados do componente.

A caixa de diálogo e as opções apresentadas dependerão do tipo de componente a que o pino pertence, por exemplo, resistor, IC, BJT, etc. A caixa de diálogo Integrated Circuit mostrada é para um componente do tipo IC.

A caixa de diálogo Integrated Circuit

Ao escolher um pino Technology e Direction será apresentada uma lista de modelos de entrada e/ou saída relevantes para seleção. As alterações à tecnologia e à direção são utilizadas apenas localmente na análise e não serão guardadas quando o painel for reposto.

Os campos da peça Technology, Input Model e Output Model são sensíveis ao contexto. Quando escolhe uma tecnologia para a peça do componente, os modelos predefinidos da peça são obtidos a partir dessa tecnologia. Note que, se já tiverem sido atribuídos modelos específicos a pinos (por exemplo, como parte da importação de um modelo IBIS), alterar a tecnologia da peça do componente não voltará a atribuir modelos de pino a esses pinos.

Terminações

As oscilações visíveis numa forma de onda de sinal devem-se a múltiplas reflexões na linha de transmissão (trace) associada. Estas reflexões, ou 'ringing', ocorrem mais frequentemente em designs de PCB devido à incompatibilidade de impedância entre driver e recetor – normalmente quando existe um driver de baixa impedância e um recetor de alta impedância.

Obter uma boa qualidade de sinal na carga significaria idealmente zero reflexões (sem ringing). O nível de ringing pode ser reduzido para um nível aceitável para o design através de uma terminação.

O painel Signal Integrity incorpora um assistente de terminação, que lhe permite inserir 'terminações virtuais' numa rede num local que definir. Desta forma, pode testar várias estratégias de terminação, sem efetuar alterações físicas na sua placa.

As simulações de terminação disponíveis são:

• Series Res
• Parallel Res to VCC
• Parallel Res to GND
• Parallel Res to VCC and GND
• Res and Cap to GND
• Parallel and Cap to GND
• Parallel Schottky Diodes

Cada tipo de terminação pode ser ativado ou desativado na lista de terminações. Podem ser ativados vários tipos de terminação ao efetuar análises de reflexão e diafonia - será produzido um conjunto separado de formas de onda para cada um. Isto permite-lhe determinar a melhor terminação a adicionar ao design para obter a qualidade de sinal ideal nas linhas de transmissão e, consequentemente, reduzir as reflexões (ringing) para um nível aceitável.

Quando é executada uma análise de reflexão ou de diafonia, cada tipo de terminação ativado será testado e produzirá um conjunto separado de formas de onda. Quando a Serial Res terminação for utilizada, será colocada em todos os pinos de saída na net selecionada. Para outros tipos de terminação, a terminação será colocada em todos os pinos de entrada na net.

Para obter os melhores resultados para as terminações, será também necessário definir o valor dos componentes envolvidos com base nas características da net.

• Quando uma terminação é selecionada, é apresentado abaixo um diagrama dessa terminação. Este diagrama permitirá definir os valores mínimo e máximo dos resistores e condensadores utilizados nas terminações.
• Os valores mínimo e máximo são utilizados quando a contagem de varrimento (apresentada na lista de terminações) é definida para um número superior a um.
• Para mais informações sobre um tipo de terminação, selecione-o e clique no botão ? (Ajuda). Se ativar a opção Suggest, serão calculados valores sugeridos (de acordo com a fórmula indicada na janela de informação de cada tipo de terminação) e apresentados a cinzento. Pode aceitar estes valores ou desativar a opção Suggest e introduzir os seus próprios valores, conforme necessário.
• Se pretender executar a análise com um intervalo de valores varrido para os componentes de terminação, certifique-se de que a opção Perform Sweep está ativada e defina o número de Sweep Steps necessário quando as análises forem executadas. Os valores utilizados em cada varrimento da análise dependerão dos valores mínimo e máximo introduzidos e do valor escolhido no campo Sweep Steps (por exemplo, se Sweep Steps estiver definido como 2, a primeira passagem da análise utilizará o valor mínimo e a segunda o valor máximo). Tenha em atenção que será gerado um conjunto separado de formas de onda para cada varrimento, para efeitos de comparação.

Colocar uma terminação no esquema

Assim que as formas de onda tiverem sido criadas e a terminação ideal detetada, poderá ser desejável colocar essa terminação diretamente na folha de esquema. Isto pode ser feito através do menu de contexto, clicando com o botão direito na lista Termination. Tenha em atenção que qualquer colocação apenas será aplicada à net atualmente selecionada.

Se pretender realmente colocar o circuito de terminação selecionado no esquema, em vez de o utilizar apenas como uma "terminação virtual":

1. Clique com o botão direito na secção Termination do painel Signal Integrity e selecione Place on Schematic.

2. É apresentada a caixa de diálogo Place Termination, permitindo definir várias propriedades, tais como os componentes de biblioteca a utilizar para as peças de terminação, se deve ser utilizada colocação automática ou manual, se deve ser colocada em todos os pinos aplicáveis ou apenas no pino selecionado, e os valores exatos a utilizar para os componentes. Clique em OK para continuar.

   
   A caixa de diálogo Place Termination

3. O Signal Integrity Analyzer encontra o documento esquemático de origem ao qual o pino pertence. Depois, num espaço livre do documento, adicionará as peças necessárias com os valores corretos (resistores, condensadores ou o que for necessário) e os objetos de alimentação. Ligue este circuito de terminação ao pino adequado no esquema.

Tenha em atenção que, mesmo assim, provavelmente ainda será necessário ligar corretamente os componentes ao pino. Além disso, se também existir uma PCB envolvida, será necessário sincronizá-la e efetuar o encaminhamento na PCB. Sincronize a PCB para adicionar também estas peças, selecionando Design » Update PCB.

Executar as análises

Depois de as nets terem sido configuradas conforme necessário (e de terem sido escolhidas quaisquer opções de terminação), clique no botão Reflections ou no botão Crosstalks no painel Signal Integrity para gerar as formas de onda.

• Numa análise de reflexão, podem ser simuladas uma ou mais nets. No entanto, o número deve ser mantido num valor razoável, uma vez que o tempo de análise aumentará consideravelmente ao analisar um número elevado de nets.

  O Signal Integrity Analyzer calcula tensões nos nós de uma net utilizando informações de encaminhamento e de camadas da PCB e os modelos de buffer de E/S do driver e do recetor associados. Um resolvedor de campo 2D calcula automaticamente a caracterização elétrica das linhas de transmissão. A modelação assume que as perdas no percurso DC são suficientemente pequenas para serem ignoradas.

• Numa análise de diafonia, têm de ser consideradas pelo menos duas nets. Normalmente, seriam consideradas duas ou três nets de cada vez ao realizar uma análise de diafonia, geralmente uma net e as suas duas vizinhas imediatas.

  O nível de diafonia (ou a extensão da EMI) é diretamente proporcional às reflexões numa linha de sinal. Se as condições de qualidade do sinal forem atingidas e as reflexões forem reduzidas para um nível quase negligenciável através da terminação correta do sinal, isto é, se o sinal for entregue ao seu destino com dispersão mínima do sinal, a diafonia também será minimizada. Consulte Terminações para mais informações.

  A análise de diafonia só é possível ao efetuar análise de integridade de sinal pós-layout a partir de um documento de projeto PCB. Isto porque são necessárias nets encaminhadas para este tipo de análise.

Depois de clicar num botão, a análise é iniciada e é gerado um ficheiro de dados de simulação (<ProjectName>.sdf). Este ficheiro abre-se como um separador separado, apresentando os resultados das análises no editor SimData .

Consulte Trabalhar com resultados da análise de integridade de sinal para saber mais.