Keeping the Schematics & PCB Synchronized

Die häufigste Entwurfsaufgabe zwischen Schaltplan und PCB besteht darin, Schaltplan und PCB aufeinander abgestimmt bzw. synchron zu halten. Unabhängig davon, ob Sie einen erfassten Entwurf zum ersten Mal auf ein neues PCB übertragen oder Änderungen an einem bestehenden Entwurf entweder auf der Schaltplan- oder auf der PCB-Seite vornehmen, benötigen Sie eine Möglichkeit, beide Seiten synchron zu halten. Altium Designer umfasst leistungsstarke Funktionen zur Designsynchronisierung, die die Aufgabe der Synchronisierung vereinfachen und es dem Entwickler ermöglichen, sich auf die kreativen Aspekte des Entwurfsprozesses zu konzentrieren.

Der Synchronisierungsprozess erkennt und behebt die Unterschiede zwischen Schaltplan und PCB.

Die Designsynchronisierung wird direkt zwischen dem Schaltplan- und dem PCB-Editor durchgeführt; es wird kein zwischengeschaltetes netzlistenähnliches Dokument verwendet. Die Software verwendet eine Vergleichs-Engine, um alle Aspekte des Entwurfs zu vergleichen, und gibt das Ergebnis als Liste von Unterschieden aus. Der Entwickler entscheidet, welche Seite geändert werden soll, um die Unterschiede zu beheben, und es wird ein Satz von Engineering Change Orders (ECOs) erstellt. Wenn diese angewendet werden, sind beide Seiten des Entwurfs wieder synchron.

Was kann synchronisiert werden?

Der Synchronisierungsprozess stellt sicher, dass die Komponenten- und Verbindungsdaten im Schaltplan mit den Komponenten- und Verbindungsdaten auf dem PCB übereinstimmen. Zusätzlich zu den Komponenten- und Verbindungsdaten stellt der Synchronisierungsprozess auch sicher, dass andere Entwurfsbeschränkungen, wie z. B. Netzklassen, Komponentenklassen und Design Rules, ebenfalls synchron sind.

Konfigurieren der Vergleichsoptionen

Dialog page: Optionen für PCB Project, Registerkarte Comparator

Welche what Schaltplan- und PCB-Daten genau verglichen werden, wird auf der Registerkarte Comparator im Dialog Options for PCB Project konfiguriert. Wählen Sie Project » Project Options, um den Dialog zu öffnen.

Die Vergleichs-Engine beachtet die Einstellungen, die auf der Registerkarte Comparator des Dialogs Options for Project definiert sind.

Der Hauptbereich des Dialogs enthält eine große Liste von Vergleichstypen, wie z. B. Different Designators und Changed Net Name, die in 5 Kategorien gruppiert sind. Die Spalte Mode auf der rechten Seite enthält für jeden Eintrag ein Dropdown-Menü, in dem Sie den Vergleichsmodus auswählen, z. B. Find Differences oder Ignore Differences. Vergleiche vom Typ Text verfügen über eine dritte Option, mit der der Vergleich unabhängig von Groß-/Kleinschreibung erfolgen kann.

Die Standardeinstellung für ein neues Projekt ist, für jeden Vergleichstyp Unterschiede zu finden; legen Sie die Optionen nach Bedarf für Ihr Projekt fest.

Am unteren Rand des Dialogs befinden sich Optionen zum Festlegen von Object Matching Criteria. Das Matching ist ein ausgefeilter Prozess mit mehreren Durchläufen, der nicht auf einem einfachen exakten Zeichenfolgenvergleich beruht. Weitere Informationen finden Sie im Abschnitt Abgleichen von Netzen und Klassen . 

Beachten Sie die Option Ignore Rules Defined in the PCB Only unten im Dialog. Aktivieren Sie diese, um die im PCB definierten Regeln vom Vergleichsprozess auszuschließen.

Synchronisieren von Netz- und Komponentenklassen

Dialog page: Optionen für PCB Project, Registerkarte Class Generation

Neben Komponenten- und Verbindungsdaten können Sie auch Klassen und Design Rules erzeugen und synchronisieren, wenn Sie ein Design » Update PCB durchführen.

Synchronisieren von Design Rules

Design Rules können im Schaltplan mithilfe eines Parameter-Set-Objekts definiert werden. Wenn ein Parameter-Set-Objekt ausgewählt ist, enthält das Fenster Properties oder der modale Dialog einen Bereich Rules. Klicken Sie auf das Dropdown-Menü Add, um eine Design Rule hinzuzufügen. Die Regel wird auf das Netz / den Bus / den Harness / die Objekte unter der Blanket angewendet, die das Parameter-Set-Objekt berührt.

Im folgenden Bild wird eine Width-Constraint-Design-Rule auf die Netzklasse USB_data angewendet (die Netzklasse wird ebenfalls als Teil dieses Parameter Sets im Bereich Classes des Dropdown-Menüs Parameters definiert).

Das Parameter Set wird verwendet, um eine Netzklasse und eine Design Rule für die Netze unter dem Blanket-Objekt im Schaltplan zu definieren. Beachten Sie, dass die erforderlichen Maßeinheiten unten im Dialog Edit PCB Rule konfiguriert werden.

Sowohl im obigen als auch im folgenden Bild ist die Design Rule in einem Parameter-Set-Objekt definiert, das an eine Blanket angehängt ist. Durch das Einfügen einer Klassendefinition in das Parameter-Set-Objekt wird auch eine PCB-Netzklasse erstellt, und da die Klassendefinition vorhanden ist, wird der Geltungsbereich der PCB-Regel auf InNetClass('<PCB_NetClassName >') gesetzt. 

Im folgenden Bild werden Sie feststellen, dass das Parameter-Set-Objekt als Differential-Pair-Direktive angezeigt wird. Dies ist ein spezieller Typ eines Parameter-Set-Objekts, der mit dem Befehl Place » Directives » Differential Pair platziert wird.  

Die Differential-Pair-Direktive wird verwendet, um eine Netzklasse und eine Design Rule zu definieren, die dann auf die vorgesehenen Diff-Paare angewendet wird.

Konfigurieren der ECO-Erzeugungsoptionen

Der Dialog Options for Project enthält auch eine Registerkarte ECO Generation. Diese Registerkarte definiert, für welche Entwurfsänderungen ECOs erstellt werden können. In der Regel sind diese alle aktiviert, wobei die Optionen auf der Registerkarte Comparator des Dialogs verwendet werden, um zu konfigurieren, welche Entwurfsänderungen zwischen Schaltplan und PCB synchronisiert werden sollen.

Die Registerkarte ECO Generation definiert, für welche Arten von Änderungen ECOs erstellt werden können.

Unterschiede finden

Die Designsynchronisierungsfunktion kann Unterschiede in beide Richtungen erkennen und beheben; also vom Schaltplan zum PCB oder vom PCB zurück zum Schaltplan.

Die Software ist in der Lage, diese Unterschiede zu beheben, indem Änderungen gleichzeitig auf beide Seiten angewendet werden. Stellen Sie sich zum Beispiel das Szenario vor, dass der Elektronikentwickler den Wert eines Kondensators geändert hat, während der PCB-Designer den Footprint desselben Kondensators geändert hat. Diese beiden Unterschiede können in einem einzigen Aktualisierungsvorgang behoben werden, indem die Kommentaränderung als Aktualisierung vom Schaltplan zum PCB und die Footprint-Änderung als Aktualisierung vom PCB zum Schaltplan angewendet wird.

Wenn die Vergleichs-Engine das Schaltplanprojekt mit dem PCB vergleicht, wird eine vollständige Liste der Unterschiede erstellt – in diesem Stadium wird noch nicht angenommen, welche Seite geändert werden muss, um sie wieder zu synchronisieren.

Die Liste der Unterschiede ist im Dialog Differences between zu sehen.

So öffnen Sie den Dialog Difference between und sehen eine Liste der Unterschiede:

• Um den Dialog Choose Documents to Compare zu öffnen, wie in der Abbildung unten gezeigt, führen Sie den Befehl Project » Show Differences aus oder klicken Sie mit der rechten Maustaste auf den Eintrag des gewünschten Projekts (oder eines seiner Quelldokumente) im Fenster Projects  und wählen Sie im Kontextmenü den Befehl Show Differences. Der Dialog Choose Documents to Compare wird verwendet, um auszuwählen, welche zwei Dokumente/Dokumentsätze Sie vergleichen möchten; typischerweise ist dies das Schaltplanprojekt gegenüber dem PCB. Sie können diesen Dialog auch verwenden, um beliebige Dokumente miteinander zu vergleichen, indem Sie die Option Advanced Mode aktivieren. So könnten Sie beispielsweise eine Netzliste mit einem PCB oder ein PCB mit einem PCB vergleichen.

  Im Allgemeinen ist die Standardeinstellung des Dialogs - sowohl im einfachen als auch im erweiterten Modus - für die meisten Anforderungen beim Designvergleich geeignet, bei denen die Quelldokumente und das Ziel-PCB-Design mit dem Ziel der Synchronität verglichen werden sollen. Der Dialog ermöglicht jedoch auch den Vergleich anderer Dokumente, was nützlich sein kann, wenn Sie Versionen eines Projekts laden und die Unterschiede zwischen entsprechenden Quelldokumenten vergleichen müssen.

  
  Wählen Sie das PCB aus, mit dem das Schaltplanprojekt verglichen werden soll.

• Wählen Sie das PCB im Hauptbereich des Dialogs aus und klicken Sie auf OK, um den Dialog Difference between zu öffnen, wie unten gezeigt. Wenn das PCB-Dokument derzeit mit den Quelldokumenten synchronisiert ist, wird ein Dialog angezeigt, der mitteilt, dass keine Unterschiede erkannt wurden.

Der Dialog Differences between wird geöffnet. Der Synchronizer arbeitet bidirektional. Das bedeutet, dass Sie Aktualisierungen für beide Dokumente im selben ECO festlegen können. Um verglichene Dokumente zu synchronisieren, besteht das Ziel darin, für jeden Unterschied zu bestimmen, ob eine Aktion durchgeführt werden soll und in welche Richtung die Änderung erfolgt - also festzulegen, welches Dokument aktualisiert werden soll, um den Unterschied zu beheben. Der nächste Schritt besteht daher darin, jedem Unterschied eine Aktualisierungsrichtung zuzuweisen:

• Für einen einzelnen Unterschied klicken Sie in die Spalte Update, um einen Richtungsauswähler anzuzeigen, wie in der Abbildung unten gezeigt.
• Bei mehreren Unterschieden derselben Art klicken Sie mit der rechten Maustaste auf eine Überschrift, z. B. Different Footprints, und wählen den gewünschten Befehl Update Same Kind.
• Für alle Unterschiede klicken Sie mit der rechten Maustaste irgendwo im Dialog und wählen den gewünschten Befehl Update All.

Für jeden Unterschied muss die Aktualisierungsrichtung festgelegt werden, damit ein ECO erstellt werden kann, um diesen Unterschied zu beheben.

Klicken Sie auf die Schaltfläche Explore Differences, um auf das Bedienfeld Differences zuzugreifen und die Unterschiede zu untersuchen, wie im Abschnitt Exploring Design Changes with the Differences Panel unten beschrieben.

Klicken Sie auf Report Differences, um einen Bericht über die vom Comparator gefundenen Unterschiede, die festgelegten Aktualisierungsentscheidungen und die Aktionen einzurichten und zu drucken/exportieren, die im erzeugten ECO enthalten sein werden.

Sobald die Aktualisierungsrichtung zugewiesen wurde, klicken Sie auf die Schaltfläche Create Engineering Change Order, um den Dialog Engineering Change Order zu öffnen, der im Abschnitt Resolving Differences - Applying the ECOs unten beschrieben wird.

Untersuchen von Designänderungen mit dem Differences Panel

Das Bedienfeld Differences zeigt eine hierarchische Ansicht der Dokumentunterschiede an.

Zusammenfassung

Das Bedienfeld Differences wird verwendet, um die logischen oder physischen Unterschiede anzuzeigen, die vom integrierten Differences Comparator der Software beim Vergleichen von Designdokumenten gefunden werden (zum Beispiel beim Vergleichen der Quelldokumenthierarchie (Schaltpläne) eines Projekts mit dem PCB-Designdokument). Das Bedienfeld ermöglicht es Ihnen, die Unterschiede interaktiv zu untersuchen, bevor die Entscheidung getroffen wird, einen Engineering Change Order (ECO) zu erstellen, der zur Synchronisierung der Projektdokumente verwendet wird.

Bedienfeldzugriff

So öffnen Sie das Bedienfeld Differences :

• Wählen Sie View » Panels » Differences  in den Hauptmenüs.
• Klicken Sie auf die Schaltfläche Panels  unten rechts im Design-Arbeitsbereich und dann auf Differences.

Anzeigen von Unterschieden

Wie das Bedienfeld Differences verwendet wird, hängt davon ab, ob das Ziel darin besteht:

• die Integrität des gesamten Projekts hinsichtlich Inhalt und Struktur zu analysieren, indem logische Unterschiede innerhalb der Projekthierarchie erkannt werden.
• zwei Versionen desselben Schaltplan- oder PCB-Dokuments zu vergleichen, indem deren grafische (physische) Unterschiede erkannt werden.

Anzeigen logischer Unterschiede

Der Vergleich von Projektdokumenten auf logische Unterschiede erfolgt im Dialog Choose Documents To Compare, der aktiviert wird, indem Sie im Projects panel mit der rechten Maustaste auf ein Projekt (oder Projektdokument) klicken und dann im zugehörigen Kontextmenü Show Differences auswählen.

Klicken Sie mit der rechten Maustaste auf einen Projektnamen und wählen Sie dann Show Differences, um den Dialog Choose Documents To Compare zu öffnen.

Typischerweise wird das PCB-Dokument mit der Quelldokumenthierarchie des übergeordneten Projekts verglichen, um logische Unterschiede zwischen dem Inhalt des Schaltplanentwurfs und dem Inhalt des PCB-Entwurfs zu erkennen.

Nach dem Klicken auf OK wird, falls Unterschiede zwischen den angegebenen Dokumenten bestehen, der Dialog Differences between geöffnet. Informationen im Bedienfeld Differences erscheinen erst nach dem Klicken auf die Schaltfläche Explore Differences im Dialog Differences between.

Das Bedienfeld Differences zeigt nur die Unterschiede an, die im Dialog Differences between aufgeführt sind. Diese wiederum werden durch die Auswahl bestimmt, die auf der Registerkarte Comparator tab des Dialogs Project Options  getroffen wurde (Project » Options). Diese Registerkarte listet alle Vergleichstypen auf, z. B. Unterschiede in Verbindung mit Components, Nets und Parameters. Wenn Sie für jede Vergleichskategorie die Einstellung Mode auf Find Differences oder Ignore Differences setzen, wird festgelegt, ob der Differences Comparator seine Ergebnisse an den Dialog Differences between  übergibt.

Legen Sie im Dialog Project Options fest, wie die Unterschiede erkannt und gemeldet werden.

Das Bedienfeld Differences zeigt die zwischen Quelldokumenten gefundenen Unterschiede in einer baumartigen Struktur an, wobei der Ordner der obersten Ebene die Gesamtzahl der erkannten Unterschiede anzeigt. Anschließend werden Unterordner für jeden spezifischen Vergleichstyp erstellt, der im Dialog Differences between erscheint. Jeder Unterordner listet die spezifischen Unterschiede auf, die gefunden wurden; diese werden wiederum weiter in Objekte auf den Dokumenten unterteilt, die für diese Unterschiede verantwortlich sind.

Wenn das zugehörige Dokument geöffnet ist (oder geöffnet und ausgeblendet), führt ein Klick auf einen Objekteintrag im Bedienfeld zu einer Querverweisung auf das Objekt im Dokument.

Die visuelle Darstellung des Objekts verwendet den Zoom- und Abdunklungseffekt, bei dem das Objekt hervorgehoben wird, indem alle anderen Objekte abgedunkelt werden. Der Kontrast der Abdunklung kann mit dem Schieberegler Dimming  im Bereich Highlight Methods der Seite System - Navigation des Dialogs Preferences angepasst werden.

Anzeigen physischer Unterschiede

Der grafische (physische) Vergleich zweier Versionen desselben Schaltplan- oder PCB-Dokuments wird grundsätzlich auf die gleiche Weise durchgeführt wie der oben beschriebene logische Vergleich, nutzt jedoch zusätzlich Advanced Mode im Dialog Choose Documents To Compare.

Führen Sie einen physischen Dokumentvergleich mit dem Befehl Show Differences aus (Rechtsklickmenü im Bedienfeld Projects), um den Dialog Choose Documents To Compare zu öffnen, und aktivieren Sie dann das Kontrollkästchen Advanced Mode. Da nun alle Projektdateien im Dialog angezeigt werden, wählen Sie die beiden Varianten eines Dokuments zum Vergleich aus.

Auswählen von Dokumenten für den physischen Vergleich im Dialog Choose Documents To Compare in Advanced Mode.

Ein Klick auf OK startet den grafischen Vergleich und öffnet wie zuvor beschrieben den Dialog Differences between. Klicken Sie auf Explore Differences, um die interaktive Unterschiedsliste im Bedienfeld Differences zu öffnen.

Das Bedienfeld zeigt die zwischen den Dokumenten gefundenen Unterschiede in einer baumartigen Struktur an. Der Ordner der obersten Ebene zeigt die Gesamtzahl der erkannten Unterschiede an. Für jede Art von Unterschied werden Einträge erstellt, die wiederum die jeweiligen Referenzen und das beteiligte Objekt (Port, Bauteil usw.) enthalten.

Wenn Sie den Objekteintrag für einen erkannten Unterschied auswählen, wird das Objekt im Designbereich des Editors hervorgehoben und herangezoomt.

Hinweise

• Wenn sich ein Objekt im Bedienfeld auf einem Dokument befindet, das derzeit ausgeblendet ist, wird das Dokument automatisch geöffnet und im Fenster des Design-Editors zum aktiven Dokument gemacht, wenn Sie auf den zugehörigen Eintrag klicken.
• Die Filterung, die beim Querverweisen aus dem Bedienfeld Differences angewendet wird, ist temporär. Daher werden Sie nicht daran gehindert, Designobjekte auszuwählen oder zu bearbeiten, die außerhalb des Filterbereichs liegen.
• Die Informationen im Bedienfeld Differences werden gelöscht, wenn ein neuer Dokumentvergleich durchgeführt oder das übergeordnete Projekt kompiliert wird.
• Verwenden Sie den Befehl Project » Show Physical Differences in den Hauptmenüs, um die physischen Unterschiede zu erkennen, die zwischen zwei Versionen eines Schaltplan- oder PCB-Dokuments bestehen, und diese Unterschiede grafisch darzustellen, wenn die beiden Dokumente im Designbereich nebeneinander angezeigt werden. Diese Funktion Show Physical Differences bietet einen rein visuellen Vergleich – keines der verglichenen Dokumente kann durch das Erzeugen von ECOs aktualisiert werden. Sie ist für den Vergleich zweier Versionen desselben Dokuments vorgesehen; wenn sie jedoch zum Vergleich unterschiedlicher Dokumente ausgeführt wird, etwa der Quellhierarchie des Projekts mit dem PCB, erscheint das Bedienfeld Differences mit einer Liste der erkannten logischen Unterschiede.

Durchführen einer direkten Aktualisierung

Da der Designer normalerweise weiß, in welche Richtung die Aktualisierungen angewendet werden sollen, und diese Aktualisierungen alle in dieselbe Richtung gehen, können Sie den soeben beschriebenen Prozess der Unterschiedserkennung und Richtungszuweisung überspringen.

Anstatt den Befehl Show Differences aus dem Menü Project auszuwählen, wählen Sie den Befehl Update aus dem Menü Design, entweder im Schaltplaneditor oder im PCB-Editor. Die Wahl des Editors, aus dem Sie den Befehl ausführen, gibt die Richtung an, in der die Änderungen vorgenommen werden sollen – vom Editor this zum Editor that. Beispielsweise würden Sie im Schaltplaneditor Design » Update wählen, um alle Änderungen vom Schaltplan auf das PCB zu übertragen.

Der Dialog Differences between wird übersprungen, und Sie gelangen direkt zum Dialog Engineering Change Order.

Wenn alle Aktualisierungen in dieselbe Richtung angewendet werden sollen, verwenden Sie den Befehl Design » Update.

Unterschiede beheben – ECOs anwenden

Jeder Unterschied wird durch Anwenden einer Engineering Change Order (ECO) behoben. Die ECOs sind im Engineering Change Order Dialog aufgeführt, mit einem ECO pro Zeile, jeweils mit eigenem Enable Kontrollkästchen.

Bei Verwendung des Engineering Change Order Dialogs:

• Der Dialog wird mit allen aktivierten Änderungen geöffnet; deaktivieren Sie alle Änderungen, die Sie vorerst zurückstellen möchten. Der Dialog unterstützt Mehrfachauswahl – verwenden Sie das Kontextmenü per Rechtsklick, um den Aktivierungsstatus ausgewählter ECOs umzuschalten.
• Verwenden Sie den Rechtsklick-Befehl „Cross Probe“, um die von diesem ECO betroffenen Objekte zu untersuchen.
• Verwenden Sie die Schaltfläche Validate Changes, um zu prüfen, ob die Änderungen durchgeführt werden können. ECOs schlagen typischerweise fehl, weil ein Objekt nicht verfügbar ist – zum Beispiel existiert der angegebene PCB-Footprint nicht in den verfügbaren dateibasierten Bibliotheken, oder das angegebene Pad existiert nicht auf dem Footprint.
• Ein ECO kann auch fehlschlagen, weil ein Objekt, das für ein bestimmtes ECO benötigt wird, nicht vorhanden war, aber während der Verarbeitung der aktuellen ECOs hinzugefügt wurde. Führen Sie in diesem Fall den Befehl „Update“ erneut aus, um dieses ECO abzuschließen.

Jede Designänderung wird als ECO dargestellt; aktivieren Sie die erforderlichen.

Das Linking zwischen Schaltplan und PCB verstehen

Komponentenabgleich über eindeutige Kennungen

Jede Schaltplankomponente ist über eine eindeutige Kennung (UID) mit ihrer PCB-Komponente verknüpft. Die UID wird zugewiesen, wenn die Schaltplankomponente auf dem Blatt platziert wird, und dieser Wert wird auf die PCB-Komponente übertragen, wenn das Design in den PCB-Editor übertragen wird. Wenn Komponenteninformationen zum ersten Mal zwischen den Schaltplan-Quelldokumenten und dem leeren PCB-Designdokument übertragen werden, unter Verwendung von Synchronizer, werden alle Komponenten automatisch über die eindeutige Kennung verknüpft – wobei die Kennungsinformationen jeder Schaltplankomponente dem entsprechenden Komponenten-Footprint zugewiesen werden.

Dieses Schema wäre für ein einfaches Design ausreichend, kann jedoch kein Mehrkanal-Design unterstützen. In einem Mehrkanal-Design wird dieselbe Schaltplankomponente in jedem physischen Kanal wiederholt, was bedeuten würde, dass die wiederholten PCB-Komponenten dieselbe UID hätten. Um dies zu berücksichtigen, wird die UID für die PCB-Komponente durch Kombination der UID des übergeordneten Sheet Symbols mit der UID der Schaltplankomponente erstellt. Die Syntax der PCB-UID ändert sich leicht, je nachdem, wie das Mehrkanal-Design erstellt wurde.

Für ein Mehrkanal-Design, das durch Platzieren mehrerer Sheet Symbols erstellt wurde, die alle auf dasselbe Schaltplanblatt verweisen, kann jedes Sheet Symbol eine eindeutige ID bereitstellen, sodass die PCB-UID das folgende Format hat:

\SheetSymbolUID\SchComponentUID

Für ein Mehrkanal-Design, das mit dem Schlüsselwort Repeat erstellt wurde, ist nur 1 Sheet-Symbol-UID verfügbar, daher enthält die PCB-UID auch den Wert ChannelIndex, im Format:

\ChannelIndex+SheetSymbolUID\SchComponentUID

Wenn die Komponenten nicht verknüpft sind

Der Vorteil der Verwendung einer UID zum Abgleich der Schaltplan- und PCB-Komponenten besteht darin, dass die Designatoren unsynchron werden können (beispielsweise durch mehrfaches erneutes Annotieren des PCB), ohne dass das Risiko besteht, dass Schaltplan und PCB nicht mehr synchronisierbar sind.

Wenn im Schaltplan oder auf dem PCB eine Komponente vorhanden ist, für die im jeweils anderen Editor keine passende Komponente (gleiche UID) vorhanden ist, geschieht Folgendes:

• Wenn die zusätzliche Komponente nur im Quell-Editor vorhanden ist, wird ein ECO zum Hinzufügen der Komponente im Ziel-Editor erzeugt.
• Wenn die zusätzliche Komponente nur im Ziel-Editor vorhanden ist, wird ein ECO zum Entfernen der zusätzlichen Komponente erzeugt.
• Wenn in beiden Editoren nicht zugeordnete Komponenten vorhanden sind, benötigt die Software eine Anweisung, wie damit umzugehen ist; daher wird der Dialog Failed to Match Unique Identifiers geöffnet.

Der Dialog e Failed to Match Unique Identifiers

Die Dialogschaltflächen bieten die folgenden Optionen:

• Automatically Create Component Links - Klicken Sie auf diese Schaltfläche, wenn Sie wissen, dass die nicht zugeordneten Komponenten bereits übereinstimmende Designatoren haben. Anhand der Komponentendesignatoren weist die Software diesen zusätzlichen Komponenten passende UIDs zu. Bei Komponenten, die über den Designator abgeglichen werden können, führen sonstige Eigenschaftsunterschiede (z. B. nicht übereinstimmende Parameter) zur Erzeugung von ECOs. Gibt es Komponenten, die nicht über den Designator abgeglichen werden können, werden ECOs zum Hinzufügen/Entfernen dieser Komponenten erzeugt (zusätzliche Komponenten im Quell-Editor werden hinzugefügt, zusätzliche Komponenten im Ziel-Editor entfernt).

• Manual Component Links - Klicken Sie auf diese Schaltfläche, wenn Sie wissen, dass es übereinstimmende Komponenten gibt, aber den Status ihrer Designatoren nicht kennen. Der Dialog Edit Component Links wird geöffnet (unten beschrieben), in dem Sie jede Quell- und Zielkomponente manuell auswählen und in die Liste der abgeglichenen Komponenten übernehmen können, wodurch ihnen passende UIDs zugewiesen werden. Anschließend werden ECOs erzeugt, um die Designatoren (und alle anderen nicht übereinstimmenden Komponenteneigenschaften) zu synchronisieren.

  Es ist sinnvoll, alle Komponenten mithilfe eindeutiger IDs abzugleichen, damit die Annotation von Designatoren entweder im Schaltplan- oder im PCB-Dokument mit der Gewissheit durchgeführt werden kann, dass die Dokumente jederzeit erneut synchronisiert werden können. Die Dokumente können auch dann noch synchronisiert werden, wenn Komponenten nicht über eindeutige IDs abgeglichen sind; in diesem Fall werden Sie jedoch aufgefordert, die Komponenten nur über die Designatoren abzugleichen – Kommentar und Footprint werden nicht berücksichtigt, sodass es möglich ist, dass einige Komponenten falsch abgeglichen werden.
• Cancel - Klicken Sie auf diese Schaltfläche, um ECOs zu erzeugen, die zusätzliche Komponenten hinzufügen, die im Quell-Editor vorhanden sind, und zusätzliche Komponenten aus dem Ziel-Editor entfernen.

Komponenten manuell verknüpfen

Der Status der Komponentenverknüpfungen zwischen Schaltplankomponenten und den entsprechenden PCB-Komponenten-Footprints kann jederzeit im Dialog Edit Component Links geprüft und verwaltet werden (PCB-Editor, Befehl Projects » Component Links).

Der Dialog „Edit Component Links“ wird verwendet, um UID-Abweichungen zu erkennen und zu beheben; er wird im PCB-Editor ausgeführt.

Zusammenfassung der Dialogfunktionen:

• Nicht zugeordnete Komponenten werden in den beiden Spalten Un-Matched Components links angezeigt; Komponenten mit übereinstimmender UID werden im Bereich Matched Components auf der rechten Seite des Dialogs angezeigt.
• Die Pfeilschaltflächen in der Mitte des Dialogs werden verwendet, um ausgewählte Komponenten manuell zuzuordnen (oder die Zuordnung aufzuheben) oder die Zuordnung aller aktuell zugeordneten Komponenten aufzuheben.
• Die Schaltfläche Add Pairs Matched By und die Optionen unten im Dialog werden verwendet, um die Liste der aktuell nicht zugeordneten Komponenten zu durchsuchen und zu versuchen, sie anhand der aktivierten Eigenschaften (Designator, Kommentar, Footprint) abzugleichen.
• Wenn auf die Schaltfläche Perform Update geklickt wird, wird jeder neu zugeordneten PCB-Komponente die UID ihres Schaltplan-Gegenstücks zugewiesen. Wenn Sie Einträge im Abschnitt Matched  des Dialogs zurück in die Abschnitte Unmatched  verschoben haben, erscheint ein Bestätigungsdialog mit dem Hinweis, dass bestehende Komponentenverknüpfungen durch das Fortfahren aufgehoben werden. Wenn Sie auf Yes  klicken, wird die Aktualisierung durchgeführt, und ein Informationsdialog erscheint, der eine Zusammenfassung der im PCB-Dokument geänderten Komponentenverknüpfungen enthält. Ein neuer Eintrag im Abschnitt Matched  wird als Link Modified zusammengefasst, während ein zuvor verknüpfter Eintrag, dessen Zuordnung Sie nun aufgehoben haben, als Link Removed zusammengefasst wird.
• Nach Verwendung dieses Dialogs zur manuellen Komponentenverknüpfung empfiehlt es sich, den Synchronisationsstatus zu prüfen (führen Sie den Befehl Design » Update aus).

Abgleich von Netzen und Klassen

Sowohl Netze als auch Klassen haben ein übergeordnetes Element (das Netz bzw. die Klasse) und untergeordnete Elemente (die Mitglieder dieses Netzes bzw. dieser Klasse). Ihr Abgleich erfordert einen anderen Ansatz als den UID-Mechanismus, der für die Komponentenverknüpfung verwendet wird, um Änderungen am übergeordneten Element, an den untergeordneten Elementen oder an beiden zu unterstützen. Beispielsweise sollte etwas so Einfaches wie das Ändern des Namens eines Netzes im Schaltplan nicht dazu führen, dass dieses Netz und alle zugehörigen Pins aus dem PCB entfernt, dann das neu benannte Netz hinzugefügt und schließlich alle zugehörigen Pins diesem neuen Netz hinzugefügt werden müssen.  

Zur Unterstützung dessen enthält die Software separate Abgleichsalgorithmen, um Netze und Klassen anhand ihrer Mitglieder sowie anhand ihres Namens abzugleichen. Der Abgleichsprozess wird im Abschnitt Object Matching Criteria der Registerkarte Comparator des Dialogs Options for Project konfiguriert.

Die Standardeinstellung besteht darin, zuerst die Mitglieder und dann nach dem Namen des Objekttyps abzugleichen.

Der Abgleich für diese Objekttypen wird wie folgt behandelt:

• Während der Designsynchronisierung besteht das Standardverhalten darin, zunächst zu versuchen, anhand der Mitglieder abzugleichen, entsprechend den Einstellungen Min Match % und Min Match Member.
• Wenn der Mitgliederabgleich fehlschlägt, versucht die Software anschließend, anhand des Namens abzugleichen (sofern die Option Use Name Matching aktiviert ist).
• Wenn einer dieser beiden Abgleichsprozesse erfolgreich ist, gelangen Sie zum Dialog Engineering Change Order.
• Wenn beide Abgleichstechniken fehlschlagen (oder die Option Use Name Matching auf Never gesetzt ist), wird der Dialog Match Manually geöffnet.

• Wenn Sie im Dialog Match Manually auf No klicken, wird der benutzergesteuerte Abgleich übersprungen und direkt zum Dialog Engineering Change Order gewechselt. Da Sie nicht versucht haben, nicht zugeordnete Objekte abzugleichen, geht die Software davon aus, dass Referenz- und Zielobjekte nicht zusammenhängen; daher werden ECOs erzeugt, die die Unmatched Reference Objects von der Platine entfernen und die Unmatched Target Objects als neue Objekte hinzufügen.
• Wenn Sie im Dialog auf Yes klicken, um manuell abzugleichen, wird der Dialog Match geöffnet, wie unten gezeigt (die Dialogüberschrift wird an den Typ des nicht zugeordneten Objekts angepasst).

Der Dialog Match wird verwendet, um Objekte manuell abzugleichen, von denen Sie wissen, dass sie zusammengehören. Lassen Sie die rechte Seite leer und klicken Sie auf Continue, wenn Sie sich nicht sicher sind.

• In diesem Dialog wählen Sie die Objekte aus, die in Unmatched Reference Objects und Unmatched Target Objects abgeglichen werden sollen, und übertragen sie dann in den Abschnitt Matched Pairs des Dialogs. Für diese Objekte erzeugt die Software ein ECO, um die Namen so zu aktualisieren, dass sie nun übereinstimmen, sowie ECOs zum Entfernen/Hinzufügen von Mitgliedern, damit auch diese übereinstimmen.
• Wenn Sie unsicher sind, müssen Sie Objekte nicht manuell abgleichen. Bei nicht abgeglichenen Objekten geht die Software davon aus, dass Referenz- und Zielobjekte nicht miteinander in Beziehung stehen, und erzeugt daher ECOs, die Unmatched Reference Objects von der Platine entfernen und Unmatched Target Objects als neue Objekte hinzufügen.
• Sobald Sie die Objekte abgeglichen haben, von denen Sie wissen, dass sie übereinstimmen, klicken Sie auf Continue, um den Dialog Engineering Change Order zu öffnen.
• Wenn Sie auf Cancel klicken, wird der Aktualisierungsvorgang beendet.

Abgleichen der Design Rules

Design Rules, die im Schaltplan definiert sind, müssen ebenfalls mit der entsprechenden Rule auf der Leiterplatte verknüpft werden. Ohne einen solchen Verknüpfungsmechanismus könnten Sie die Rule im Schaltplan nicht aktualisieren und diese Änderungen auf die Leiterplatte übertragen. UIDs werden verwendet, um die Design Rule im Schaltplan mit der Design Rule auf der Leiterplatte zu verknüpfen.

Die UID wird automatisch im Parameter Set zugewiesen, das die Rule-Definition im Schaltplan enthält, und während der Designsynchronisierung auf die Leiterplatte übertragen.

Design Rules verwenden eine UID, um die Definition der Design Rule im Schaltplan mit der Design Rule auf der Leiterplatte abzugleichen.

In der Regel müssen Sie das Abgleichen von Rules nicht manuell verwalten, es sei denn, Sie haben die UID im Dialog PCB Rules and Constraints im PCB-Editor manuell bearbeitet. Wenn die UIDs nicht übereinstimmen, fügt die Software der Leiterplatte für jede Rule aus dem Schaltplan, für die es keine passende PCB-Rule gibt, eine neue Rule hinzu und entfernt jede PCB-Design-Rule, für die es keine passende Design Rule im Schaltplan gibt.