Swapping Pins, Pairs and Parts in a Design

Die Möglichkeit, Pins von Komponenten in einem Design zu tauschen, kann einen enormen Unterschied für die Komplexität der Layout-Aufgabe machen und dazu beitragen, die Lagenanzahl (und damit die Kosten) der Leiterplatte zu reduzieren. Leider verfügt der Layout-Ingenieur möglicherweise nicht über alle Informationen, die erforderlich sind, um die Pin-Tausch-Einstellungen sinnvoll einzurichten, da er nicht immer davon ausgehen kann, die vollständige Absicht des Entwicklers zu kennen. Idealerweise sollte die Person, die ein Design erfasst hat, auch an der Einrichtung der Pin-Swapping-Daten beteiligt sein, um sicherzustellen, dass Designabsicht und Randbedingungen korrekt erfasst werden.

Im Zusammenspiel mit den interaktiven Routing- und BGA-Escape-Routing-Funktionen von Altium Designer arbeitet das System für Pin-, Differentialpaar- und Bauteiltausch. Diese Funktion bietet alle Vorteile herkömmlicher Pin-Swapping-Systeme, nutzt jedoch Altium Designer's detailliertes Verständnis der Netzzuweisungen im Design. Während eines Pin-Tauschvorgangs analysiert Altium Designer das dem gewählten Pin zugewiesene Netz und weist das Netz am Pin sowie an jeder verbundenen Kupferstruktur dynamisch neu zu.

Dieser Funktionsumfang bedeutet, dass teilweise geroutete Netze und vorgeroutete mehrlagige Escapes von komplexen BGA-Bauteilen getauscht werden können. Auch Differentialpaare können getauscht werden, wobei das Wissen über differentielle Pin-Paare auf FPGAs genutzt wird.

Auf PCB-Ebene umfasst das System einen leistungsstarken automatischen Optimierer, der diese Informationen nutzt, um Netze dynamisch neu zuzuweisen und so die Routbarkeit zu verbessern. Beispielsweise kann das System eine Neuverbindung über mehrere Bauteile hinweg durchführen, die auf mehreren Lagen per Escape-Routing geführt wurden. Die Zuweisung erfolgt dabei auf Basis passender Escape-Routing-Lagen, der kürzesten Manhattan-Routing-Distanz und der minimalen Anzahl von Kreuzungen auf jeder Lage.

Die Ergänzung um den Tausch teilweise gerouteter Netze zusammen mit dem automatischen Optimierer gibt Ihnen die Möglichkeit, eine hierarchische und iterative Routing-Strategie anzuwenden: zuerst das Escape-Routing der Bauteile, dann das Routing bis zum Rand eines bestimmten Bereichs und schließlich das Verbinden dieser Abschnitte miteinander. Der automatische Tauscher kann jederzeit erneut ausgeführt werden, um auf Grundlage der aktualisierten Informationen aus den teilweise gerouteten Netzen neu zu optimieren.

Es gibt drei Kategorien des Tauschens:

• Pin-Swapping
• Differentialpaar-Swapping
• Subpart-Swapping.

Swap-Gruppen konfigurieren

Für jede Kategorie des Tauschens legen swap groups fest, was innerhalb einer Komponente getauscht werden kann und was nicht. Beim Pin-Swapping können Pins innerhalb einer Komponente, die dieselbe pin group gemeinsam haben, miteinander getauscht werden. Entsprechend bestimmen beim Paar-Swapping und beim Part-Swapping die Werte pair group bzw. part group, ob ein Differentialpaar bzw. ein Subpart getauscht werden kann. Die Swap-Gruppen für eine Komponente werden im Dialog Configure Pin Swapping konfiguriert, der im folgenden Bild gezeigt ist. Er ist auf folgende Arten zugänglich:

• In einem PCB-Dokument: Rechtsklick auf die Komponente und dann Component Actions » Configure Pin/Part Swapping auswählen.
• In einem Schaltplandokument: Rechtsklick auf die Komponente und dann Part Actions » Configure Pin Swapping auswählen.
• In einem Schaltplandokument: Klicken Sie auf die Schaltfläche Configure Component unten im Dialog Configure Swapping Information In Components dialog (Tools » Configure Pin Swapping).
• In einem PCB-Dokument: Klicken Sie auf die Schaltfläche Configure Component unten im Dialog Configure Swapping Information In Components dialog (Tools » Pin/Part Swapping » Configure).
• Doppelklicken Sie auf eine beliebige der Komponenten im Dialog Configure Swapping Information In Components.

Pin-Gruppen

Ein Komponenten-Pin ist mit einem anderen Pin in dieser Komponente tauschbar, wenn er zur selben pin group gehört (denselben Wert für pin group hat). Die pin group ist ein Attribut jedes Pins in der Komponente, und ihr Wert kann eine beliebige alphanumerische Zeichenfolge sein. Die pin groups für die gesamte Komponente werden im Dialog Configure Pin Swapping dialog eingerichtet.

Schaltplan mit einer Komponente vom Typ Dual 5-Input Positive-NOR Gate. Jeder der Eingangspins beider Subparts ist logisch äquivalent und stellt eine ideale Situation für Pin-Swapping dar.

Betrachten Sie den im obigen Bild gezeigten Schaltplan, der die beiden 5-Input-NOR-Gatter für die Komponente SNJ54S260 enthält. Jedes der Netze INA0 bis INA4 kann aufgrund der Eigenschaften des NOR-Gatters mit den anderen getauscht werden. Ebenso können die Netze INB0 bis INB4 untereinander getauscht werden, ein INAx-Netz kann jedoch nicht mit einem INBx-Netz getauscht werden.

Die Tauschbeschränkungen für das NOR-Gatter sind im Dialog Configure Pin Swapping definiert. Wenn den Netzen INAx die Swap-Gruppe 1 und den Netzen INBx die Swap-Gruppe 2 zugewiesen wird, stellt dies sicher, dass das System Tauschvorgänge nur in einer Weise durchführt, die mit der Logik der Komponente konsistent ist. Bleibt der Wert Pin Group für einen Pin leer, bedeutet dies, dass der Pin für das Tauschen nicht verfügbar ist.

Part-Gruppen und Sequence IDs

Es ist üblich, dass eine Komponente aus mehreren funktional gleichwertigen Unterteilen besteht. Part Swapping ermöglicht es, die Netze solcher gleichwertigen Unterteile gegeneinander auszutauschen. Betrachten Sie erneut die in der obigen Abbildung gezeigte Komponente. Beide NOR-Gatter bieten identische Funktionalität, und die Netze (INA0, INA1, INA2, INA3, INA4, OUTA) können mit den Netzen (INB0, INB1, INB2, INB3, INB4, OUTB) vertauscht werden.

Part Swapping für eine Komponente wird mit den Attributen part group und sequence ID konfiguriert. Beide sind Textattribute und im Part Swapping Register der Configure Pin Swapping dialog zugänglich, wie unten gezeigt. Die folgende Abbildung zeigt außerdem die Einstellungen part group und sequence ID, die der in der obigen Abbildung gezeigten Komponente entsprechen. Das part group gibt an, welche Unterteile miteinander vertauscht werden können. Die beiden Unterteile können vertauscht werden, und folglich erhalten ihre part groups in der folgenden Abbildung denselben Wert 1.

Das Attribut sequence ID bestimmt die Gleichwertigkeit der Pins zwischen austauschbaren Unterteilen. Im NOR-Gatter-Beispiel ist es wichtig, dass die Eingangspins bei einem Part Swap nicht mit den Ausgangspins vertauscht werden. Die folgende Abbildung zeigt, dass die sequence ID so gesetzt sind, dass OUTA mit OUTB, INA0 mit INB0, INA1 mit INB1 usw. vertauscht wird.

Einrichten von Part-Swap-Gruppen im Configure Pin Swapping dialog für eine Dual-5-Input-NOR-Gate-Komponente.

Beachten Sie, dass Part Swapping nur für Komponenten verfügbar ist, die als Unterteile entworfen wurden, da es auf dem Austausch aller Netze zwischen zwei Unterteilen basiert.

Pair Groups

Das Vertauschen differentieller Paare wird durch den Wert von pair group für ein differentielles Paar gesteuert. Auf das Attribut pair group wird im Register Differential Pair Swapping des Configure Pin Swapping dialog zugegriffen. Im Register Differential Pair Swapping gibt es drei Modi, die über das Dropdown unten links eingestellt werden können.

• Show All Pins – das System zeigt alle Komponentenpins an.

• Show Pairs From Directives – das System verwendet auf dem Schaltplan platzierte differential pair directives, um die differentiellen Paare in der Tabelle zu füllen.

  Wenn im Dialog die Option Show All Pins ausgewählt ist, müssen alle Pins, die zu den Diff-Paaren gehören, die vertauscht werden können, derselben Pair Group zugewiesen werden.

Einrichten von Pair-Swap-Gruppen im Configure Pin Swapping dialog.

Steuern, wie die Vertauschungen im Schaltplan durchgeführt werden

Im PCB-Editor werden Pin-, Pair- und Part-Swaps durchgeführt, indem Netze auf Komponentenpads und dem zugehörigen Kupfer ausgetauscht werden. Wenn die Änderungen in die Schaltpläne übernommen werden, gibt es zwei Möglichkeiten, wie ein Pin Swap behandelt werden kann: entweder durch Vertauschen der Pins am Komponentensymbol oder durch Vertauschen der Netzlabels an den mit den Pins verbundenen Leitungen. Jeder Ansatz hat seine Vor- und Nachteile.

Das Vertauschen der Pins funktioniert im Schaltplan immer, kann aber dazu führen, dass diese Instanz des Komponentensymbols nicht mehr mit der Definition in der Bibliothek übereinstimmt. In dieser Situation bedeutet das, dass das Symbol nicht aus der Bibliothek aktualisiert werden kann, und außerdem, dass andere Instanzen derselben Komponente in diesem Design eine andere Pin-Anordnung haben werden. Daher ist dieser Ansatz ideal für einfache Komponenten, wie z. B. Widerstandsarrays.

Das Durchführen des Tauschs im Schaltplan durch Vertauschen von Netzlabels ist nur möglich, wenn die Konnektivität über die Netzlabels hergestellt wird und die Pins nicht fest miteinander verdrahtet sind. Der Vorteil dieses Ansatzes ist, dass sich das Komponentensymbol nicht ändert und zu einem späteren Zeitpunkt aus der Bibliothek aktualisiert werden kann. Dieser Ansatz ist die beste Wahl für komplexe Komponenten, wie z. B. ein FPGA, bei denen das physische Verschieben zweier Pins auf dem Symbol dazu führen könnte, dass ein auf I/O-Bänken basierendes Symbol falsch dargestellt wird.

Sie können festlegen, wie die Vertauschungen durchgeführt werden, indem Sie die Optionen Adding / Removing Net-Labels oder Changing Schematic Pins im Abschnitt Allow Pin Swapping Using these Methods des Dialogs Project Options - Options wählen, wie unten gezeigt.

Diese Projektoptionen steuern, wie Pin Swaps in den Schaltplandokumenten aktualisiert werden.

Aktivieren von Pin-, Pair- und Part-Swapping auf dem PCB

Auf Komponentenebene werden die Swap-Optionen für eine bestimmte PCB-Komponente im Properties panel konfiguriert, das die Eigenschaften dieser Komponente anzeigt, wenn sie im Designbereich ausgewählt ist. Die Optionen befinden sich im Bereich Swapping Options des Registers General .

Swap-Optionen für PCB-Komponenten können auch über den Configure Swapping Information in Components dialog definiert werden, der alle im Design (oder in der Bibliothek) verwendeten Komponenten mit ihren aktuellen Swap-Einstellungen auflistet. Wenn der Dialog aus dem PCB-Editor aufgerufen wird, enthält er eine zusätzliche Spalte zum Aktivieren/Deaktivieren des Swappings jeder Komponente auf der Platine, genannt Enable in PCB.

Der Configure Swapping Information in Components dialog kann wie folgt aus dem Schematic Editor, Schematic Library Editor und PCB Editor aufgerufen werden:

• Schematic Editor/Schematic Library Editor - durch Auswahl des Befehls Tools » Configure Pin Swapping in den Hauptmenüs.
• PCB Editor - durch Auswahl des Befehls Tools » Pin/Part Swapping » Configure in den Hauptmenüs.

Verwenden Sie den Configure Swapping Information in Components dialog, um Swapping schnell komponentenübergreifend zu definieren. Der Dialog enthält ein leistungsfähiges Rechtsklick-Menü, mit dem sich Einstellungen sehr einfach schnell von einer Komponente auf eine andere kopieren oder mehrere Komponenten mit einem einzigen Klick aktivieren/deaktivieren lassen.

Der Dialog Configure Swapping Information In Components .

Durchführen von Pin-, Pair- und Part-Swaps

Interaktives Pin-, Pair- und Part-Swapping

Interaktives Swapping ermöglicht es, Pins, differentielle Paare oder Unterteile im PCB-Editor einzeln zu vertauschen. Die Befehle für interaktives Swapping befinden sich im Untermenü Tools » Pin/Part Swapping (die Befehle Interactive Pin/Net Swapping, Interactive Differential-Pair Swapping und  Interactive Part Swapping ). Sobald der Befehl im Menü ausgewählt wurde, wird alles im PCB-Designbereich maskiert (ausgeblendet), außer den Objekten, die vertauscht werden können. Behalten Sie die Status Bar im Auge; sie fordert Sie zur nächsten Aktion auf. Die zum Durchführen eines Tauschs erforderlichen Schritte werden in der Statuszeile angezeigt:

1. Der erste Schritt besteht darin, einen der hervorgehobenen Pins auszuwählen, der zur Quelle des Pin Swaps wird. Im Fall von Pair- oder Part-Swapping wird anschließend das differentielle Paar bzw. das Unterteil vertauscht, zu dem der Pin gehört.

2. Der zweite Schritt besteht darin, den Ziel-Pin für den Tausch auszuwählen. Bei Pair- oder Part-Swapping ist dieser Pin repräsentativ für ein differentielles Paar oder ein Unterteil.

   Es gibt zwei Bedingungen, die verhindern, dass ein austauschbarer Pin hervorgehoben wird: Es besteht bereits eine geroutete Verbindung zu diesem Pin (prüfen Sie auf Verbindungen zu Power-Planes oder Polygonen), und/oder die Option Pin Swapping ist nicht aktiviert (verfügbar im Interactive Routing mode des Preferences-Bedienfelds). 

Die Schritte zum interaktiven Tauschen von Bauteilteilen der Komponente „Dual 5-input NOR gate“ sind in den beiden folgenden Bildern dargestellt. Es gibt zwei austauschbare Unterteile, das heißt, jeder ihrer fünf Pins kann ausgewählt werden, wie im obigen Bild gezeigt. Pin 8 ist ausgewählt und entspricht dem Unterteil U2B. Das System hebt dann die Pins des Unterteils U2A hervor, die ausgetauscht werden können.

  Erstes Bild, Schritt 1 – wählen Sie einen auszutauschenden Pin aus; verfügbare Pins werden hervorgehoben. Zweites Bild, Schritt 2 – wählen Sie einen Ziel-Pin aus.

Automatischer Pin/Netz-Optimierer

Der automatische Pin/Netz-Optimierer ist ein Werkzeug mit zwei Stufen. Wählen Sie Tools » Pin/Part Swapping » Automatic Pin/Net Optimizer im Menü des PCB-Editors, um eine automatische Optimierung durchzuführen.

Der automatische Pin/Netz-Optimierer führt zunächst einen schnellen Optimierer mit einem einzigen Durchlauf aus, der versucht, Kreuzungen und Verbindungslängen zu minimieren, diese jedoch tatsächlich auch vergrößern kann. Nach Abschluss werden Sie gefragt, ob Sie den iterativen Optimierer ausführen möchten. Der iterative Optimierer führt mehrere Durchläufe aus, um die Anzahl der Kreuzungen und die Verbindungslängen zu reduzieren.

Änderungen zurück in den Schaltplan übernehmen

Wenn Sie die swap groups im Dialog Configure Pin Swapping konfigurieren, werden die von Ihnen vorgenommenen Änderungen sofort auf die Schaltplankomponenten angewendet, unabhängig davon, welcher Editor beim Starten des Befehls aktiv war. Designänderungen, die sich daraus ergeben, dass Sie im PCB-Editor einen Pin-, differentiellen Paar- oder Unterteil-Tausch durchführen, werden jedoch mithilfe des standardmäßigen Design Update-Prozesses zurück in den Schaltplan übernommen.

Änderungen vom PCB in den Schaltplan übertragen

Pin-, Paar- und Bauteiltausche werden auf dieselbe Weise in den Schaltplan zurückübertragen wie andere Designänderungen – durch Auswahl von Design » Update in den Menüs. Je nachdem, wie die Optionen Allow Pin-Swapping in Project Options - Options dialog konfiguriert sind, werden Pin-Tausche wie folgt durchgeführt:

• Pin-Namen ändern – diese Änderung verschiebt die Pins auf dem Symbol. Die Pins werden auf dem Symbol nicht tatsächlich verschoben, aber es wird visuell erkennbar sein, dass die beiden Pins ihre Positionen getauscht haben.
• Pins auf andere Netze verschieben – diese Änderung tauscht die Netzbezeichnungen auf den angeschlossenen Leitungen aus.
• Unterteil-ID ändern – diese Änderung ändert den Unterteil-Index, wenn ein Bauteiltausch durchgeführt wird.

Das erste Bild zeigt einen im Schaltplan durch Pin-Tausch aufgelösten Pin-Tausch. Das zweite Bild zeigt den Tausch, der durch Verschieben der Netzbezeichnungen aufgelöst wurde.

Wenn der Schaltplan nicht aktualisiert wird, um ausgetauschte Pins oder Bauteile anzuzeigen, drücken Sie die Taste End, um die Anzeige zu aktualisieren.

Die Vorteile des neuen Pin-/Bauteiltauschsystems bei FPGA-Designs nutzen

Neben den offensichtlichen Vorteilen, die intelligentes Tauschen von Pins, Paaren und Bauteilteilen bietet, eröffnet die Möglichkeit, teilweise geroutete Teilnetze auszutauschen, eine neue Dimension des Tauschens, die ideal für die Arbeit mit FPGAs hoher Kapazität ist. Die dynamische Neu-Zuweisung von Netzen ermöglicht es Ihnen, einen mehrstufigen Designprozess mit schrittweise verfeinerten Pin-/Netz-Zuweisungen zu verwenden.

Anfängliche I/O-Zuweisung

In dieser Phase werden die Netzzuweisungen der FPGA- und anderen Geräte-Pins auf die Weise eingerichtet, die auf Schaltplanebene am einfachsten ist. In der Regel bedeutet dies lediglich, den Pins am FPGA Netzbezeichnungen in numerischer Bus-Reihenfolge zuzuweisen. Die Funktion Smart Paste im Schaltplaneditor ist dafür ideal geeignet.

Anfängliche Verbindungsoptimierung

Das Design kann in das PCB-Layout übertragen werden, wo es aufgrund der zufälligen Zuweisung auf Schaltplanebene viele Verbindungskreuzungen geben wird. Das Ausführen des Befehls Tools » Pin/Part Swapping » Automatic Net/Pin Optimizer , der Pin- und Netzinformationen verwendet, um Netze dynamisch neu zuzuweisen und die Routbarkeit zu verbessern, reduziert die Anzahl der Kreuzungen schnell erheblich. So kann das System beispielsweise mehrere BGA-Bauteile neu verbinden, die auf mehreren Lagen eines PCB-Dokuments per Escape Routing herausgeführt wurden. Das Ergebnis muss noch nicht ideal sein, da es in erster Linie dazu dient, Verbindungen auf PCB-Ebene visuell besser handhabbar zu machen.

Nach dem Starten des Befehls wird der automatische Pin/Netz-Optimierer ausgeführt. Dies ist ein Werkzeug mit zwei Stufen, das zunächst einen schnellen Optimierer mit einem einzigen Durchlauf ausführt, der versucht, Kreuzungen und Verbindungslängen zu minimieren, diese jedoch tatsächlich auch vergrößern kann. Nach Abschluss werden Sie gefragt, ob Sie den iterativen Optimierer ausführen möchten. Der iterative Optimierer führt mehrere Durchläufe aus, um die Anzahl der Kreuzungen und die Verbindungslängen zu reduzieren. Die Ergebnisse der Optimierung werden nach Abschluss des Optimiererlaufs angezeigt.

Escape Routing

Fanout- und Escape-Routing können nun auf großen Bauteilen auf dem PCB durchgeführt werden (klicken Sie mit der rechten Maustaste auf das Bauteil, um Fanout-/Escape-Routing selektiv auszuführen). Dies kann die zuvor optimierten Zuweisungen verschlechtern, was an diesem Punkt jedoch keine Rolle spielt.

Optimierung der herausgeführten Verbindungen

Führen Sie den automatischen Optimierer erneut aus. Dieses Mal nutzt er die Vorteile der vorgerouteten Abschnitte des Fanout-/Escape-Routings.

Manuelles Routing

Sie können die Enden der Escape-Routen nun als „Ziele“ behandeln, auf die Sie zurouten. Ignorieren Sie dabei die tatsächlichen Verbindungslinien, da Sie von den anderen Enden der Netze aus zur nächstgelegenen herausgeführten I/O-Route (räumlich und lagenbezogen) auf dem PCB routen können, statt zu derjenigen, die sich auf demselben Netz befindet. Die Verbindungen werden nicht übereinstimmen. Stattdessen erhalten Sie eine Reihe kleiner Lücken zwischen dem Escape Routing von den FPGA-I/O-Pins sowie Ihrem Routing, das aus anderen Bereichen des PCB kommt. Das folgende Bild zeigt ein einfaches Beispiel dafür.

Abschließende Optimierung

Führen Sie den automatischen Optimierer erneut aus; er weist dann die gerouteten Teilnetze dem jeweils nächstgelegenen herausgeführten I/O-Pin zu. Dadurch bleibt ein Satz sehr kurzer Verbindungen übrig, die noch fertiggestellt werden müssen. Der automatische Optimierer verfügt für diesen Fall über spezielle Routinen, um ein gutes Ergebnis zu erzielen. Diese können nun interaktiv oder automatisch geroutet werden.

Manuelle Pin-Tausche

Verwenden Sie den interaktiven Tauscher, um alle spezifischen Pin-Tauschänderungen vorzunehmen, die Sie benötigen.

Änderungen zurück in den Schaltplan übernehmen

Wenn Sie bereit sind, diese Pin-Zuweisungen zurück in den Schaltplan zu übernehmen, empfiehlt es sich, Pin-Änderungen an den Schaltplansymbolen zu deaktivieren. Der Grund dafür ist, dass FPGAs häufig als mehrteilige Komponenten dargestellt werden, wobei jede Pin-Bank ein separates Schaltplanteil ist. Das Verschieben von Pins von einem Teil in ein anderes würde dazu führen, dass diese Symbole logisch inkorrekt werden, da das Banksymbol Pins enthalten würde, die nicht in diese Bank gehören. In dieser Situation ist das Durchführen von Pin-Tauschen durch Ändern der Netzbezeichnungen der richtige Ansatz.

So oft wie erforderlich wiederholen

Dieser Prozess kann beliebig oft und zu jedem Zeitpunkt während des Designprozesses ausgeführt werden.