Quando il progetto è preparato per un'analisi di integrità del segnale, come richiesto, configura ed esegui l'analisi stessa come descritto in questa pagina.
Configurazione delle opzioni di impostazione SI
Quando selezioni Tools » Signal Integrity e a tutti i componenti sono stati assegnati dei modelli, la finestra di dialogo SI Setup Options viene visualizzata la prima volta che esegui questo comando su un progetto aperto.
La finestra di dialogo SI Setup Options
-
Imposta l'impedenza delle tracce e la lunghezza media delle tracce secondo necessità. Queste caratteristiche di instradamento sono richieste solo se sono presenti net non ancora trasferite a un PCB oppure net non instradate nel PCB.
Nota che le schede Supply Nets e Stimulus vengono visualizzate solo in modalità solo schematico.
-
Fai clic su Analyze Design per eseguire l'analisi di screening iniziale predefinita e visualizzare il pannello Signal Integrity, dal quale puoi selezionare ulteriormente le net da analizzare per riflessione o diafonia.
Quattro regole di tolleranza predefinite e tutte le regole di Signal Integrity impostate nello schematico o nel PCB vengono abilitate ed eseguite la prima volta che il progetto viene analizzato. Queste tolleranze possono essere impostate successivamente nel pannello Signal Integrity facendo clic sul pulsante Menu e selezionando Set Tolerances.
Opzioni di impostazione Signal Integrity in modalità solo schematico
Se nel progetto non è disponibile alcun PCB, puoi modificare le opzioni di impostazione SI in qualsiasi momento facendo clic sul pulsante Menu nel pannello Signal Integrity e selezionando Setup Options. Viene visualizzata la finestra di dialogo SI Setup Options.
La scheda Track Setup consente di configurare la lunghezza predefinita delle tracce durante la simulazione. Questa impostazione non viene utilizzata quando è presente un PCB, poiché il PCB usa le regole di larghezza; cioè, se l'opzione Use Manhattan length è disabilitata, il PCB usa questo valore. In questa scheda imposta anche Track Impedance.
Fai clic sulle schede Supply Nets e Stimulus per visualizzare e abilitare le informazioni sulle regole di net e di stimolo. Queste schede offrono un'interfaccia alternativa per definire queste caratteristiche rispetto al metodo normale di fornire regole nel PCB o nello schematico.
Le schede della finestra di dialogo SI Setup Options quando vi si accede in modalità solo schematico
Uso del pannello Signal Integrity
Dopo aver eseguito qualsiasi configurazione iniziale, il pannello Signal Integrity verrà caricato con i dati dell'analisi di screening appena eseguita. I risultati di questa analisi e l'indicazione di quali net hanno superato i vari test vengono visualizzati nell'elenco sul lato sinistro del pannello. Le net problematiche possono quindi essere analizzate in maggiore dettaglio eseguendo rapide analisi di riflessione e diafonia. La possibilità di aggiungere terminazioni virtuali consente di determinare quale circuiteria aggiuntiva debba essere inserita nel progetto per risolvere queste aree problematiche e ottenere quindi le prestazioni di integrità del segnale più efficienti.
Il pannello Signal Integrity viene utilizzato per configurare e controllare il processo di analisi dell'integrità del segnale.
-
Nota che nel sistema esiste una sola copia di questo pannello, quindi eseguire nuovamente Tools » Signal Integrity cancellerà il pannello esistente e lo ricaricherà con un nuovo insieme di risultati. Questo può essere usato per aggiornare i risultati dopo aver apportato modifiche ai documenti PCB o schematico nel progetto oppure quando si inizia ad analizzare un nuovo progetto.
-
Il pulsante Reanalyze Design consente di eseguire nuovamente l'analisi di screening per il progetto corrente e dovrebbe essere usato se hai apportato modifiche ai documenti di progetto. In questo modo hai la certezza di disporre dei risultati più aggiornati per il tuo progetto. Non è necessario rianalizzare il progetto dopo aver aggiunto/modificato le regole di progettazione per l'integrità del segnale, poiché i risultati dello screening vengono confrontati in tempo reale con le tolleranze delle regole abilitate.
Visualizzazione dei risultati dello screening
L'analisi di screening iniziale fornisce una simulazione rapida di molte net per consentirti di ottenere più informazioni e identificare le net critiche da esaminare più da vicino, ad esempio con un'analisi dettagliata della riflessione e/o della diafonia. L'elenco sul lato sinistro visualizza i risultati di questa analisi in formato tabellare. Per ogni net del progetto, possono essere visualizzate le seguenti informazioni di colonna:
Net
|
Il nome della net e una rappresentazione grafica del suo stato. Questa colonna è visualizzata in modo permanente.
|
Status
|
Una rappresentazione testuale dello stato dell'analisi di screening della net. Questa colonna è visualizzata per impostazione predefinita.
|
Analysis Errors
|
Informazioni sul motivo per cui una net non può essere analizzata.
|
Base Value
|
La tensione alla quale il segnale sulla net si assesta nello stato basso.
|
Falling Edge Flight Time
|
Il tempo necessario affinché il segnale sulla net scenda fino alla tensione di soglia, meno il tempo che impiegherebbe un carico di riferimento (collegato direttamente all'uscita) a scendere fino alla tensione di soglia.
|
Falling Edge Overshoot
|
Il massimo overshoot (ringing al di sotto del valore di base) sul fronte di discesa del segnale. Questa colonna è visualizzata per impostazione predefinita.
|
Falling Edge Slope
|
Il tempo necessario affinché il segnale sulla net scenda dalla tensione di soglia (VT) a un livello basso valido (VIL).
|
Falling Edge Undershoot
|
Il massimo undershoot (ringing al di sopra del valore di base) sul fronte di discesa del segnale. Questa colonna è visualizzata per impostazione predefinita.
|
Length
|
La lunghezza totale della net (somma di tutti i segmenti di traccia instradati nella net).
|
Impedance
|
L'impedenza media della net (in Ohm). È la media dell'impedenza di ciascun segmento di traccia, ponderata in base alla sua lunghezza.
|
Rising Edge Flight Time
|
Il tempo necessario per portare il segnale sulla net alla tensione di soglia, meno il tempo che impiegherebbe un carico di riferimento (collegato direttamente all'uscita) a raggiungere la tensione di soglia.
|
Rising Edge Overshoot
|
Il massimo overshoot (ringing al di sopra del valore superiore) sul fronte di salita del segnale. Questa colonna è visualizzata per impostazione predefinita.
|
Rising Edge Slope
|
Il tempo necessario affinché il segnale sulla net salga dalla tensione di soglia (VT) a un livello alto valido (VIH).
|
Rising Edge Undershoot
|
Il massimo undershoot (ringing al di sotto del valore superiore) sul fronte di salita del segnale. Questa colonna è visualizzata per impostazione predefinita.
|
Routed
|
Indica se la net è instradata (completamente o parzialmente) nel progetto (True) oppure totalmente non instradata (False).
|
Top Value
|
La tensione alla quale il segnale sulla net si assesta nello stato alto.
|
Usa il pulsante Menu oppure fai clic con il pulsante destro nella tabella per accedere al sottomenu Show/Hide Columns, dal quale puoi abilitare/disabilitare la visualizzazione delle colonne dati secondo necessità.
Ogni net può appartenere a una di tre categorie: Passed, Failed oppure Not Analyzed.
 |
Una net Passed aveva tutti i valori entro i limiti definiti dai test. |
 |
Una net Failed aveva almeno un valore al di fuori dei livelli di tolleranza definiti. Tutti i valori non superati sono colorati in giallo. |
 |
Una net Not Analyzed non ha potuto essere sottoposta a screening per qualche motivo. Per visualizzare il motivo, abilita la colonna Analysis Errors. |
Net non riuscite
Tra i motivi comuni per cui non è possibile analizzare una net nello screening vi sono la presenza di un connettore, diodo o transistor e l'assenza di pin di uscita o la presenza di più pin di uscita. Quando vengono sottoposte a screening net che contengono pin bidirezionali e nella net non è presente un pin di uscita dedicato, ogni pin bidirezionale viene simulato separatamente come pin di uscita. Viene visualizzato il risultato nel caso peggiore di queste simulazioni.
Nota che, anche se una net non ha potuto essere analizzata per lo screening, potrebbe comunque essere verificabile nelle simulazioni di riflessione e diafonia. Per una net contenente un connettore, puoi simulare il connettore usando un modello di impedenza equivalente aggiunto a questa net.
È possibile che le net presentino altri errori che porteranno a risultati di analisi non corretti sia nello screening sia nelle simulazioni successive. Queste net appariranno con l'intera riga colorata in rosso. Inoltre, le net che sono state simulate (cioè le net che non sono ancora instradate su un PCB) sono colorate in grigio chiaro.
Controllo delle net non riuscite o non analizzate
Per visualizzare la causa di una net Failed o Not Analyzed:
-
Se l'intera riga di una net è evidenziata in rosso, selezionala, quindi fai clic con il pulsante destro e seleziona Show Errors. Questo aggiunge anche messaggi al pannello Messages, sui quali è possibile eseguire il cross-probing per correggere eventuali problemi.
-
Per visualizzare tutte le informazioni disponibili per una net selezionata, fai clic con il pulsante destro e seleziona Details. La finestra di dialogo Full Details mostra tutti i risultati dell'analisi di screening che possono essere visualizzati nella tabella dei risultati, insieme a quanto segue:
-
Component Count – quanti componenti hanno pad che si collegano alla net selezionata.
-
Track Count – quanti singoli segmenti di traccia instradati compongono la net instradata totale.
-
Minimum Impedance (Ohms) – l'impedenza minima della net, considerando le impedenze individuali di tutti i segmenti di traccia nella net.
-
Maximum Impedance (Ohms) – l'impedenza massima della net, considerando le impedenze individuali di tutti i segmenti di traccia nella net.
-
Seleziona Cross Probe dal menu del clic destro (oppure fai clic su Menu) per eseguire il cross-probing verso la net selezionata nello schematico o nel PCB.
Usa il tasto di scelta rapida F4 per attivare/disattivare la visualizzazione del pannello Signal Integrity (e di altri pannelli attualmente in modalità "floating") per passare rapidamente dal pannello al progetto.
-
Visualizza quali net sono accoppiate a una singola net o a un gruppo di net selezionando le net desiderate, quindi facendo clic con il pulsante destro e selezionando Find Coupled Nets. In questo modo verranno selezionate tutte le net accoppiate a queste net selezionate. I criteri in base ai quali le net sono considerate accoppiate possono essere configurati nella finestra di dialogo Signal Integrity Preferences (accessibile facendo clic sul pulsante Menu e selezionando Preferences nel pannello Signal Integrity).
-
Informazioni utili possono essere copiate negli appunti e incollate in altre applicazioni per ulteriore elaborazione o reportistica. Seleziona le net richieste e scegli Copy dal menu del clic destro. Inoltre, le informazioni visualizzate possono essere personalizzate selezionando quali colonne mostrare usando il comando Show/Hide Columns dal menu del clic destro.
- È disponibile anche un report che evidenzia i risultati generati dall’analisi selezionando Display Report dal menu contestuale nel pannello Signal Integrity. In questo modo si apre il file di report
Signal Integrity Tests Report.txt nell’Editor di testo e lo si aggiunge al progetto.
Impostazione delle preferenze
È possibile specificare varie preferenze che si applicano a tutte le analisi definite. Queste includono impostazioni generali, metodo di integrazione e soglie di accuratezza. Qualsiasi modifica apportata alle preferenze verrà applicata a tutti i progetti.
Fare clic sul pulsante Menu nel pannello Signal Integrity e selezionare Preferences per aprire la finestra di dialogo Signal Integrity Preferences.
La finestra di dialogo Signal Integrity Preferences
Tutte le preferenze di Signal Integrity possono essere riportate ai valori predefiniti facendo clic sul pulsante Defaults nella finestra di dialogo.
-
Utilizzare la scheda General per impostare le opzioni di gestione degli errori che mostrano suggerimenti e/o avvisi quando nel progetto sono presenti errori relativi all’esecuzione di un’analisi di Signal Integrity. Eventuali suggerimenti o avvisi rilevati verranno elencati come messaggi nel pannello Messages. Se l’opzione Show Warnings è abilitata e sono presenti avvisi, verrà visualizzata una finestra di conferma dell’avviso quando si tenta di accedere al pannello Signal Integrity. Inoltre, è possibile scegliere di nascondere il pannello Signal Integrity dopo aver scelto di visualizzare le forme d’onda. È anche possibile definire le unità predefinite per le misure di Signal Integrity e stabilire se i titoli dei grafici e i diagrammi FFT verranno visualizzati quando le forme d’onda risultanti sono mostrate nell’editor SimData.
-
La scheda Configuration definisce varie soglie relative alla simulazione, come la distanza massima tra net accoppiate e la lunghezza minima per essere considerata una sezione accoppiata.
-
La scheda Integration definisce il metodo di integrazione numerica utilizzato per l’analisi. Il metodo Trapezoidal è relativamente veloce e accurato, ma tende a oscillare in determinate condizioni. I metodi Gear richiedono tempi di analisi più lunghi, ma tendono a essere più stabili. L’uso di un ordine Gear più elevato porta teoricamente a risultati più accurati, ma aumenta il tempo di analisi. Il valore predefinito è Trapezoidal.
-
La scheda Accuracy nella finestra di dialogo Signal Integrity Preferences definisce le soglie di tolleranza e le impostazioni limite per vari algoritmi computazionali coinvolti nell’analisi.
Accuracy Options
| Opzione |
Descrizione |
| RELTOL |
Tolleranza relativa per il calcolo dei valori di tensione e corrente |
| ABSTOL |
Tolleranza assoluta per il calcolo dei valori di corrente |
| VNTOL |
Tolleranza assoluta per il calcolo dei valori di tensione |
| TRTOL |
Fattore di stima dell’errore di integrazione |
| NRVABS |
Limite dell’errore di troncamento usando l’algoritmo di Newton-Raphson |
| DTMIN |
Dimensione minima consentita del passo temporale |
| ITL |
Numero massimo di iterazioni usando l’algoritmo di Newton-Raphson |
| LIMPTS |
Numero massimo di coppie di valori nel file di output per ciascuna curva di tensione |
-
Utilizzare la scheda DC Analysis per definire le soglie di tolleranza e le impostazioni limite per vari parametri associati all’analisi DC.
Impostazione delle tolleranze
I test predefiniti di overshoot e undershoot sono definiti poiché probabilmente rappresentano le caratteristiche migliori da usare per determinare quali net possono essere più problematiche. Quattro regole di tolleranza predefinite e tutte le regole di Signal Integrity impostate nello schema o nel PCB sono tutte abilitate ed eseguite la prima volta che il progetto viene analizzato. Per abilitare o disabilitare queste regole, fare clic sul pulsante Menu nel pannello Signal Integrity e selezionare Set Tolerances. Verrà visualizzata la finestra di dialogo Set Screening Analysis Tolerances.
La finestra di dialogo Set Screening Analysis Tolerances
Fare clic sulla casella di controllo Enabled accanto a un tipo di regola per abilitare l’esecuzione di tale regola durante l’analisi del progetto.
Fare clic su PCB Signal Integrity Rules (se non si è in modalità solo schema) per aprire la finestra di dialogo PCB Rules and Constraints Editor, in cui è possibile aggiungere o modificare eventuali regole di Signal Integrity necessarie. Fare clic su OK finché non si torna al pannello Signal Integrity.
Preparazione delle analisi
Prima di eseguire le analisi, è necessario selezionare le net da analizzare ulteriormente. È inoltre possibile modificare i buffer per visualizzare o cambiare la tecnologia del componente e le proprietà dei pin, nonché aggiungere terminazioni alle net, se necessario.
Selezione delle net da analizzare
Per eseguire ulteriori analisi sulle net (riflessione e/o diafonia), le net devono essere selezionate nell’elenco di destra del pannello Signal Integrity. Fare doppio clic su una net nell’elenco di sinistra per selezionarla e spostarla nell’elenco di destra. In alternativa, utilizzare i pulsanti freccia per spostare le net da e verso questo stato selezionato. È possibile selezionare più net nell’elenco di sinistra tenendo premuti i tasti Shift o Ctrl.
È possibile eseguire il cross probe verso le net selezionate nel relativo documento schematico o PCB selezionando le opzioni Cross Probe dal menu contestuale. Il documento di destinazione verrà reso attivo nell’area di progettazione e le net selezionate verranno visualizzate in conformità ai metodi di evidenziazione definiti nella pagina System – Navigation della finestra di dialogo Preferences.
Una volta che le net si trovano in questo stato selezionato, è possibile eseguire ulteriori configurazioni prima di avviare una simulazione.
Impostazione delle net vittima e aggressore
Nel caso delle analisi di diafonia, è necessario impostare una net vittima o una net aggressore. Si noti che, per la natura dell’analisi, questa funzionalità è disponibile solo quando sono state selezionate due o più net (spostate nell’elenco di destra).
Selezionare una net nell’elenco di destra delle net, fare clic con il pulsante destro del mouse e selezionare Set Aggressor o Set Victim, secondo necessità. Lo stato delle net verrà aggiornato. Per annullare l’impostazione delle net, selezionare Clear Status dal menu contestuale.
Impostazione della direzione dei pin bidirezionali
È possibile impostare la direzione dei pin bidirezionali in una determinata net. Per impostare la direzione, selezionare la net interessata nell’elenco in alto a destra. Verrà quindi visualizzato sotto un elenco di pin per quella net. Dall’elenco dei pin, modificare lo stato in/out per ciascun pin bidirezionale selezionato facendo clic con il pulsante destro del mouse e scegliendo uno stato dal menu contestuale. Queste impostazioni in/out verranno salvate con il progetto per il successivo utilizzo di questo pannello.
È inoltre possibile eseguire il cross probe verso il pin/pad nel relativo documento schematico o PCB selezionando le opzioni Cross Probe dal menu contestuale. Il documento di destinazione verrà reso attivo nell’area di progettazione e il pin/pad selezionato verrà visualizzato in conformità ai metodi di evidenziazione definiti nella pagina System – Navigation della finestra di dialogo Preferences.
Modifica dei buffer
Potrebbe essere necessario visualizzare o modificare la tecnologia del componente e le proprietà dei pin, come i modelli di ingresso e uscita e la direzione del pin. È possibile modificare solo i componenti collegati alla net attualmente selezionata nell’elenco di destra. Utilizzando l’opzione Edit Buffer nel menu contestuale dell’elenco dei pin, si accede alla finestra di dialogo dei dati del componente.
La finestra di dialogo e le opzioni visualizzate dipenderanno dal tipo di componente a cui appartiene il pin, ad esempio resistore, IC, BJT, ecc. La finestra di dialogo Integrated Circuit mostrata è relativa a un componente di tipo IC.
La finestra di dialogo Integrated Circuit
La scelta di un pin Technology e Direction visualizzerà un elenco di modelli di ingresso e/o uscita pertinenti tra cui selezionare. Le modifiche alla tecnologia e alla direzione vengono utilizzate solo localmente nell’analisi e non verranno salvate quando il pannello viene reimpostato.
I campi del componente Technology, Input Model e Output Model sono sensibili al contesto. Quando si sceglie una tecnologia del componente, i modelli predefiniti del componente vengono presi da tale tecnologia. Si noti che, se sono già stati assegnati modelli specifici ai pin (ad esempio come parte dell’importazione di un modello IBIS), la modifica della tecnologia del componente non riassegnerà i modelli dei pin per quei pin.
Si noti che in realtà si stanno modificando le proprietà di un pin piuttosto che dell’intero componente, anche se è possibile cambiare la tecnologia del componente. Qualsiasi modifica apportata usando il comando Edit Buffer (o facendo doppio clic su un pin) sovrascriverà qualsiasi configurazione di tecnologia/modello pin creata durante l’impostazione del modello di Signal Integrity nello schema.
Si noti che le modifiche apportate con questo approccio NON vengono mantenute tra una sessione di analisi e l’altra; l’idea è che questa funzione venga usata per cambiare rapidamente il modello di pin assegnato e testare scenari ipotetici. Se si desidera che le assegnazioni vengano mantenute, modificare i modelli assegnati al componente invece di modificare i modelli dei pin.
Terminazioni
Le oscillazioni evidenti su una forma d’onda del segnale sono dovute a riflessioni multiple sulla linea di trasmissione associata (traccia). Queste riflessioni, o “ringing”, si verificano più spesso nei progetti PCB a causa di un disadattamento di impedenza tra driver e ricevitore, di solito quando è presente un driver a bassa impedenza e un ricevitore ad alta impedenza.
Ottenere una buona qualità del segnale al carico significherebbe idealmente riflessioni nulle (nessun ringing). Il livello di ringing può essere ridotto a un livello accettabile per il progetto utilizzando una terminazione.
Il pannello Signal Integrity incorpora un advisor per le terminazioni, che consente di inserire “terminazioni virtuali” in una net in una posizione definita dall’utente. In questo modo, è possibile testare varie strategie di terminazione senza apportare modifiche fisiche alla scheda.
Le simulazioni di terminazione disponibili sono:
-
Series Res
-
Parallel Res to VCC
-
Parallel Res to GND
-
Parallel Res to VCC and GND
-
Res and Cap to GND
-
Parallel and Cap to GND
-
Parallel Schottky Diodes
Ogni tipo di terminazione può essere abilitato o disabilitato nell’elenco delle terminazioni. È possibile abilitare più tipi di terminazione durante l’esecuzione di analisi di riflessione e diafonia: per ciascuno verrà prodotto un insieme separato di forme d’onda. Ciò consente di determinare la migliore terminazione da aggiungere al progetto per ottenere una qualità del segnale ottimale sulle linee di trasmissione e quindi ridurre le riflessioni (ringing) a un livello accettabile.
Quando viene eseguita un’analisi di riflessione o di diafonia, ogni tipo di terminazione abilitato viene provato e produce un insieme separato di forme d’onda. Quando viene utilizzata la terminazione Serial Res, essa verrà posizionata su tutti i pin di uscita della net selezionata. Per gli altri tipi di terminazione, la terminazione verrà posizionata su tutti i pin di ingresso della net.
Per ottenere i migliori risultati dalle terminazioni, sarà inoltre necessario impostare il valore dei componenti coinvolti in base alle caratteristiche della net.
-
Quando viene selezionata una terminazione, sotto viene visualizzato un diagramma che mostra tale terminazione. Questo diagramma consente di impostare sia i valori minimi sia quelli massimi per i resistori e i condensatori utilizzati nelle terminazioni.
-
I valori minimi e massimi vengono utilizzati quando il conteggio delle sweep (mostrato nell’elenco delle terminazioni) è impostato su un numero maggiore di uno.
-
Per ulteriori informazioni su un tipo di terminazione, selezionarlo e fare clic sul pulsante ? (Help). Se si abilita l’opzione Suggest, verranno calcolati valori suggeriti (secondo la formula indicata nel popup informativo per ciascun tipo di terminazione) e visualizzati in grigio. È possibile accettare questi valori oppure disabilitare l’opzione Suggest e immettere i propri valori secondo necessità.
-
Se si desidera eseguire l’analisi con un intervallo di valori sottoposto a sweep per i componenti di terminazione, assicurarsi che l’opzione Perform Sweep sia abilitata e impostare il numero di Sweep Steps richiesto quando vengono eseguite le analisi. I valori utilizzati a ogni sweep dell’analisi dipenderanno dai valori minimo e massimo immessi e dal valore scelto nel campo Sweep Steps (ad esempio, se Sweep Steps è impostato su 2, il primo passaggio dell’analisi utilizzerà il valore minimo e il secondo quello massimo). Si noti che verrà generato un insieme separato di forme d’onda per ogni sweep, a scopo di confronto.
Posizionamento di una terminazione nello schema
Una volta create le forme d’onda e individuata la terminazione ottimale, può essere utile posizionare tale terminazione direttamente nel foglio schematico. Questo può essere fatto tramite il menu del tasto destro nell’elenco Termination. Si noti che qualsiasi posizionamento verrà applicato solo alla net attualmente selezionata.
Se si desidera effettivamente posizionare il circuito di terminazione selezionato nello schema anziché usarlo solo come “terminazione virtuale”:
-
Fare clic con il pulsante destro del mouse nella sezione Termination del pannello Signal Integrity e selezionare Place on Schematic.
-
Viene visualizzata la finestra di dialogo Place Termination, che consente di impostare varie proprietà, ad esempio quali componenti di libreria utilizzare per le parti della terminazione, se usare il posizionamento automatico o manuale, se posizionare su tutti i pin applicabili o solo sul pin selezionato e i valori esatti da utilizzare per i componenti. Fare clic su OK per continuare.
La finestra di dialogo Place Termination
-
Il Signal Integrity Analyzer individua il documento schematico sorgente a cui appartiene il pin. Quindi, in uno spazio libero del documento, aggiunge le parti necessarie con i valori corretti (resistori, condensatori o qualsiasi altro elemento richiesto) e gli oggetti di alimentazione. Collegare questo circuito di terminazione al pin appropriato nello schema.
Si noti che probabilmente sarà comunque necessario, dopo questa operazione, cablare correttamente i componenti al pin. Inoltre, se è coinvolto anche un PCB, sarà necessario sincronizzarlo ed eseguire il routing nel PCB. Sincronizzare il PCB per aggiungere anche queste parti selezionando Design » Update PCB.
Esecuzione delle analisi
Una volta che le net sono state configurate secondo necessità (ed eventualmente selezionate le opzioni di terminazione), fare clic sul pulsante Reflections o Crosstalks nel pannello Signal Integrity per generare le forme d’onda.
-
Per un’analisi di riflessione, è possibile simulare una o più net. Tuttavia, il numero dovrebbe essere mantenuto entro limiti ragionevoli, poiché il tempo di analisi aumenterà considerevolmente quando si analizza un numero elevato di net.
Il Signal Integrity Analyzer calcola le tensioni ai nodi di una net utilizzando le informazioni di routing e di layer del PCB e i modelli di buffer I/O del driver e del ricevitore associati. Un risolutore di campo 2D calcola automaticamente la caratterizzazione elettrica delle linee di trasmissione. La modellazione presuppone che le perdite del percorso in corrente continua siano sufficientemente piccole da poter essere ignorate.
-
Per un’analisi di diafonia, devono essere considerate almeno due net. Normalmente, durante un’analisi di diafonia si considerano due o tre net alla volta, di solito una net e i suoi due vicini immediati.
Il livello di diafonia (o l’entità dell’EMI) è direttamente proporzionale alle riflessioni su una linea di segnale. Se vengono soddisfatte le condizioni di qualità del segnale e le riflessioni vengono ridotte a un livello quasi trascurabile tramite una corretta terminazione del segnale, cioè se il segnale viene consegnato alla destinazione con una dispersione minima, anche la diafonia sarà ridotta al minimo. Vedere Terminations per ulteriori informazioni.
L’analisi di diafonia è possibile solo quando si esegue un’analisi post-layout dell’integrità del segnale da un documento di progettazione PCB. Questo perché per questo tipo di analisi sono necessarie net instradate.
Dopo aver fatto clic su un pulsante, l’analisi ha inizio e viene generato un file di dati di simulazione (<ProjectName>.sdf). Questo file si apre come scheda separata, visualizzando i risultati delle analisi nell’editor SimData .
Fare riferimento a Working with Signal Integrity Analysis Results per saperne di più.
Localizzato tramite A