Arbeiten mit dem FPGA Pin Mapper

Auf einen Blick

Dieser Artikel bietet Ihnen einen praxisnahen Überblick darüber, wie der FPGA Pin Mapper in Altium Designer externe Pin-Dateien von FPGAs oder Mikrocontrollern mit Schaltplankomponenten verknüpft, Signalzuweisungen zwischen FPGA und Leiterplatte vergleicht und Aktualisierungen in beide Richtungen ermöglicht, ohne Pin-Daten manuell erneut eingeben zu müssen. Er führt Sie durch die unterstützten Dateiquellen für Altera und Xilinx, erläutert den Dialog „Pin Mapper“ und seine wichtigsten Bereiche und zeigt die verfügbaren Synchronisierungs- und Aktualisierungsaktionen für jeden Pin. Darüber hinaus stellt er zusätzliche Funktionen vor, darunter die Filterung nach Bauteilen, Sammelbefehle zur Aktualisierung, den Export von Pin-Berichten und die Integration in Arbeitsabläufe für den Pin-Tausch. Wenn Sie die Pin-Synchronisierung zwischen Ihren Designwerkzeugen und Ihrem Schaltplan übersichtlicher und schneller gestalten möchten, lesen Sie weiter: Dieser Artikel zeigt Ihnen, welche Möglichkeiten Sie erwarten und wie Sie beginnen können.

- Erfahren Sie, was der FPGA Pin Mapper leistet, welche Hersteller und Dateitypen er unterstützt und wie er sich in den Arbeitsablauf zum Vergleich der Pin-Zuweisungen zwischen FPGA und Leiterplatte einfügt.
- Lernen Sie, wie Sie im Dialog „Pin Mapper“ Unterschiede bei den Pins prüfen, Aktualisierungsaktionen auswählen und Änderungen entweder auf den Schaltplan oder auf die externe Pin-Datei anwenden.
- Entdecken Sie weitere Vorteile für Ihren Arbeitsablauf, darunter Sammelaktionen, bauteilbasierte Filterung und exportierte Pin-Berichte, und erfahren Sie, wie „Pin Info“ mit dem Pin-Tausch in Altium Designer zusammenhängt.
Mit KI tiefer einsteigen:

Der FPGA Pin Mapper liegt derzeit als Betaversion vor.

Im Dialog Pin Mapper von Altium Designer können Sie eine externe Pin-Datei (beispielsweise aus FPGA- oder Mikrocontroller-Tools (MC) exportiert) mit einer Schaltplankomponente verknüpfen und anschließend die Pin-Signale zwischen diesen beiden Bereichen (FPGA und PCB) vergleichen.

Auf Grundlage dieses Pin-Vergleichs können Änderungen oder Aktualisierungen in der externen Pin-Datei in den Schaltplan übertragen werden. Umgekehrt lassen sich die Pin-Daten aus dem Schaltplan an die Pin-Datei zurückgeben. Der Hauptzweck des Pin Mappers besteht darin, zusätzliche Informationen über Komponenten-Pins aus externen Tools (insbesondere FPGA- und MC-Tools) abzurufen, damit diese Daten für den Pin-Tausch im Dialog Pin-Tausch konfigurieren verwendet werden können. Dadurch entfällt die manuelle Übertragung von Pin-Daten zwischen den beiden Bereichen.

Derzeit unterstützt die Pin-Zuordnungsfunktion von Altium Designer zwei FPGA-Anbieter direkt: Altera und Xilinx. Diese Anbieterliste soll künftig erweitert werden.  Ebenfalls unterstützt wird das Altium-eigene Dateiformat Pin Info, das als FPGA/MC-Pin-Beschreibung für FPGA-Tools von Drittanbietern oder für andere Komponententypen verwendet werden kann.

Prozessablauf

  1. Pin-Datendatei aus FPGA-Tools beziehen

    1. Für Altera Quartus® II v13.1:

      1. Öffnen Sie das implementierte Design in Quartus.

      2. Wählen Sie Assignments » Pin Planner.

      3. Wählen Sie File » Export und speichern Sie die Datei csv zur Verwendung in Altium Designer.

    2. Für Xilinx Vivado® 2017.4:

      1. Öffnen Sie das implementierte Design in Vivado.
      2. Wählen Sie File » Export » Export I/O Ports.
      3. Geben Sie im Dialog Export I/O Ports als Typ des zu generierenden E/A-Ports csv an und klicken Sie auf OK.
  2. In Altium Designer auf FPGA/MC-Daten aus der externen Pin-Datei zugreifen:

    1. Klicken Sie mit der rechten Maustaste auf einen Teil einer Schaltplankomponente und wählen Sie im Kontextmenü Pin Mapping, um den Dialog Pin Mapper zu öffnen.

  3. Der Dialog Pin Mapper enthält die folgenden Bereiche (siehe Beschriftungen in der Abbildung):

    1. Zeigt den Dateinamen und Pfad der FPGA/MC-Pin-Quelldatei an. Die Verknüpfung wird über den Dateibrowser () hergestellt.

    2. Die Pin-Tabelle, in der Änderungen an den Pin-Zuweisungen der Quelldatei erkannt und auf die Schaltplankomponente oder in umgekehrter Richtung angewendet werden können. Verwenden Sie den Pfeil rechts neben dem jeweiligen Spaltennamen, um die Spalte aufsteigend oder absteigend zu sortieren. Klicken Sie auf das Filtersymbol im Spaltenkopf, um ein Dropdown-Menü zum Filtern der Spalteninhalte zu öffnen.

    3. Die Footprint-Vorschau, in der die ausgewählten Pins hervorgehoben werden. Über das Dropdown-Menü Preview mode können Pins nach Gruppen angezeigt werden. Zur Auswahl stehen None, Bank Number, IO Pins und Diff Pair Pins. 

    4. Die Komponentenübersicht Part Selection, die die Tabelle nach Komponententeil filtert. Sie zeigt außerdem an, ob ein Teil im Schaltplan platziert ist und ob jeder Teil mit den Daten der externen Datei synchronisiert ist (siehe Details unten).

  4. Wählen Sie im Dialog Pin Mapper eine externe Pin-Datei aus. Klicken Sie auf die Schaltfläche , um eine Pin-Datei auf einem lokalen Laufwerk zu suchen und auszuwählen. Es können nur temporäre Xilinx- oder Altera-Pin-Dateien (*.csv) ausgewählt werden.

  5. Abhängig von der vorherigen Aktion bietet der Dialog Pin Mapper für jeden Pin folgende Lösungsoptionen an:

    1. (Synchronisiert) – die Netznamen der Pins sind synchronisiert; es sind keine Änderungen erforderlich.

    2. (Pin-Datei aktualisieren) – den Netznamen aus dem Schaltplan in die externe FPGA-Pin-Datei übertragen (diese wird aktualisiert). Die Netznamen aus dem Schaltplan werden in die Signalnamen der FPGA-Pin-Datei kopiert; die Pin-Quelldatei csv wird neu geschrieben.

    3. (Schaltplan aktualisieren) – den Netznamen im Schaltplan an den Signalnamen in der externen FPGA-Pin-Datei anpassen (der Schaltplan wird aktualisiert). Die Netzbezeichnungen im Schaltplan werden an die FPGA-Signalnamen der Quelldatei angepasst.

    4. (Ignorieren) – Änderungen verwerfen; es werden keine Aktualisierungen vorgenommen.

    5. (Warnung) – bei der Zuordnung der Pin-Namen zwischen dem Schaltplan und der externen (FPGA-)Datei besteht eine unkritische Abweichung. Wählen Sie bei Bedarf eine Aktualisierungsoption (oder „Ignorieren“) aus dem Dropdown-Menü.

    6.  (Schwerwiegender Fehler) – bei der Zuordnung der Pin-Namen zwischen dem Schaltplan und der externen (FPGA-)Datei besteht eine kritische Abweichung. Beachten Sie, dass dieser schwerwiegende Fehler behoben werden muss, bevor Aktualisierungen vorgenommen werden können. 

  6. Wählen Sie für jeden Eintrag (jede Zeile) in der Tabelle die passende Aktion aus dem Symbol-Dropdown-Menü aus und wählen Sie Apply.

    1. Wenn die Aktion ausgewählt ist, werden die Netznamen aus dem Schaltplan in die Signalnamen der FPGA-Pin-Datei kopiert – die Pin-Quelldatei csv wird neu geschrieben.

    2. Wenn die Aktion ausgewählt ist, werden die Netzbezeichnungen im Schaltplan an die FPGA-Signalnamen der Quelldatei angepasst.

Beachten Sie, dass das Kontextmenü eines Tabelleneintrags verschiedene Optionen zur Sammelauswahl für die Aktualisierung von Pin-Namen bietet.

Weitere Funktionen

  • Über Part Selection im Dialog können die in der Zuordnungstabelle aufgeführten Pins nach dem ausgewählten Komponententeil gefiltert werden. Sie können außerdem prüfen, welche Teile nicht im Schaltplan platziert sind und welche Teile nicht mit der externen FPGA-Datei synchronisiert sind (rote Anzeige).
  • Wenn mehrere Komponententeile mit der externen Datei verknüpft sind, können Sie im Dialog Pin Mapper zwischen den Optionen für diese Art von Komponente wechseln.
  • Die Tabellen enthalten die folgenden Kontextmenübefehle:
    • Update All pins in Schematic – alle Pin-Namen im Schaltplan aktualisieren.
    • Update All pins in Pin File –  alle Pin-Namen in der Pin-Datei aktualisieren.
    • Ignore for All pins – Änderungen für alle Pins ignorieren.
    • Update Selected pins in Schematic – ausgewählte Pin-Namen im Schaltplan aktualisieren.
    • Update Selected pins in Pin File – ausgewählte Pin-Namen in der Pin-Datei aktualisieren.
    • Ignore for Selected pins – Änderungen für ausgewählte Pins ignorieren.
    • Default for All pins – die Standardeinstellung für alle Pins verwenden.
    • Default for Selected pins – die Standardeinstellung für ausgewählte Pins verwenden.
  • Wenn Pins auf der Schaltplan- und der FPGA-Seite unterschiedliche Netznamen zugewiesen sind, kann dies mit einer elektrischen Regelprüfung (ERC) überprüft werden. Die Abweichungen werden im Panel Messages als Regelverletzungen angezeigt (noch nicht implementiert).
  • Wenn Sie den Workflow mit einer FPGA-Pin-Datei auf der Schaltplanseite beginnen möchten, können Sie eine Altium-Pin-Berichtsdatei generieren. Wählen Sie dazu im Dialog Pin Mapper die Schaltfläche Export.
  • Derzeit können nur allgemeine Pin-Parameter kopiert werden. Die Unterstützung für weiterführende Daten wie Tauschgruppen usw. ist jedoch geplant. Der Pin-Tausch muss momentan manuell durch Importieren von Änderungen aus den Daten der FPGA-Pin-Datei definiert werden.
  • Da die externe Pin-Datei mit einer Komponente verknüpft ist, wird ein neues Komponentenmodell (Pin Info) erstellt und in der Liste Models im Panel Properties der Komponente angezeigt. Künftig bietet dies eine einfache Möglichkeit, FPGA-Pin-Daten zu einer Bibliothekskomponente hinzuzufügen. Im Abschnitt Models des Panels lässt sich das Pin-Info-Modell auch entfernen oder ändern.
  • Wenn einer Komponente ein Pin-Info-Modell zugewiesen ist, stehen für diese Komponente im Dialog Pin-Swapping konfigurieren zusätzliche Pin-Parameter und Optionen zur Verfügung.

    Beachten Sie, dass bei einer Komponente mit zugewiesenem Pin-Info-Modell die Spalte Pin Group (unter Swap Data) im Dialog Configure Pin Swapping schreibgeschützt ist, damit die Daten mit der Pin-Zuordnung synchron bleiben. Um diesen Schreibschutz aufzuheben, entfernen Sie das Pin-Info-Modell aus den Bauteileigenschaften oder die Verknüpfung zur externen Pin-Info-Datei (*.csv) aus dem Dialog Pin Mapper.
AI-LocalizedKI-lokalisiert
Wenn Sie ein Problem feststellen, wählen Sie den Text/das Bild aus und drücken SieCtrl + Enter, um uns Ihr Feedback zu senden.
Contents
Funktionsverfügbarkeit

Die Ihnen zur Verfügung stehenden Funktionen hängen davon ab, über welche Altium-Lösung Sie verfügen – Altium Develop, Altium Agile Teams, Altium Agile Enterprise oder Altium Designer (mit aktivem Laufzeitvertrag).

Wenn Sie eine dokumentierte Funktion in Ihrer tatsächlich verwendeten Software nicht sehen, wenden Sie sich an den Altium-Vertrieb, um mehr zu erfahren.

Legacy-Dokumentation

Die Dokumentation von Altium Designer wird nicht mehr versioniert. Wenn Sie auf Dokumentation für ältere Versionen von Altium Designer zugreifen müssen, besuchen Sie den Abschnitt Legacy-Dokumentation auf der Seite Andere Installer.