Guide d’exemple de PDN Analyzer (by CST)

L’application PDN Analyzer (PDNA) est relativement simple à utiliser : il suffit de configurer les paramètres des nets pour la simulation PI-DC, de lancer la simulation, puis d’interpréter les résultats. Les données utilisées dans une simulation de net d’alimentation avec PDN Analyzer proviennent directement du projet de conception de PCB actuellement chargé. Celui-ci peut être modifié de manière itérative pour améliorer l’intégrité de l’alimentation le long des chemins d’alimentation, puis la simulation PDN peut être relancée pour tester les résultats.

Ce guide de démonstration de PDN Analyzer utilise deux conceptions de référence disponibles auprès d’Altium :

• Le projet SpiritLevel-SL1 : télécharger le fichier ZIP
• Le projet DB46 Xilinx Daughter Board : télécharger le fichier ZIP

Ce guide suppose que PDN Analyzer est disponible dans votre installation d’Altium Designer et que vous possédez des connaissances de base sur les principes PI-DC (intégrité de l’alimentation en courant continu) utilisés.

Consultez la page PDN Analyzer pour savoir comment accéder aux fonctionnalités de PDN Analyzer et découvrir les bases de la simulation PI-DC.

Interface de PDN Analyzer

L’interface de l’extension PDN Analyzer s’ouvre dans une fenêtre non modale d’Altium Designer, que vous pouvez placer à l’endroit qui vous convient dans l’espace de travail ou sur un autre écran, si vous en disposez. Pour ouvrir la fenêtre principale PDN Analyzer, ouvrez un document schématique ou PCB d’un projet, puis sélectionnez l’application dans le menu Tools (Tools » PDN Analyzer).

L’interface graphique de PDN Analyzer avec un seul réseau d’alimentation sélectionné. Les configurations d’affichage et des résultats sont disponibles dans la partie inférieure du panneau.

L’interface graphique de la fenêtre PDNA comporte une partie supérieure dédiée à la gestion des fichiers et des nets, ainsi qu’une représentation interactive du ou des réseaux d’alimentation actuellement sélectionnés. La partie inférieure du panneau donne accès aux options d’analyse, aux paramètres d’affichage et aux résultats. La version 2 de PDNA prend en charge plusieurs nets interconnectés, ce qui permet d’analyser l’intégrité de l’alimentation en courant continu d’une conception de PCB complète, sous forme de structure hiérarchique ou de nets d’alimentation individuels.

L’interface graphique de PDN Analyzer avec l’ensemble de la hiérarchie des nets d’alimentation sélectionné. L’affichage des réseaux et des couches inclus est contrôlé dans la partie inférieure du panneau.

L’interface PDN propose également un mode d’affichage compact (File » Compact Layout) qui n’inclut pas la partie inférieure du panneau, idéal pour un ancrage horizontal ou vertical dans la fenêtre principale d’Altium Designer. Pour activer l’ancrage en mode compact ou standard, faites un clic droit sur la barre de titre de l’interface PDNA, sélectionnez Allow Dock dans le menu contextuel, puis choisissez l’option Horizontally ou Vertically.

Consultez la section dépliable ci-dessous pour plus de détails sur l’interface utilisateur du panneau PDN Analyzer. 

Identification des nets d’alimentation en courant continu

Lors de sa première ouverture pour une conception de PCB, PDN Analyzer tente d’identifier tous les réseaux d’alimentation en courant continu à partir des données des nets de la conception, en se basant sur la nomenclature courante des réseaux d’alimentation.  Si tous les nets d’alimentation potentiels n’ont pas été identifiés, désélectionnez les options de filtrage Qualifiers appropriées ou, pour afficher tous les nets, sélectionnez l’option Enable all nets for filtering.

Utilisez les cases à cocher Select pour choisir les nets d’alimentation qui seront disponibles dans l’analyseur PDNA, puis saisissez les niveaux de tension appropriés dans les champs Nominal Voltage correspondants. Cliquez sur le bouton Add Selected pour remplir la liste Currently Identified DC Nets et confirmer ces nets en tant que réseaux d’alimentation identifiés.

Notez qu’un double-clic sur une entrée de net dans la boîte de dialogue permet de localiser ce net dans le routage du PCB par sondage croisé.

Les exemples d’analyse ci-dessous illustrent les principales fonctionnalités de PDN Analyzer. Chaque exemple ne présente qu’une des nombreuses configurations de paramètres possibles pour évaluer l’intégrité de l’alimentation du réseau de différentes manières, selon les aspects étudiés. Notez qu’une analyse terminée avec succès peut être enregistrée sous forme de fichier de configuration PDNA (*.pdna) et rechargée à tout moment – File » Save As et File » Open (par défaut dans le dossier PDNAnalyzer_Config du projet)

Exemple 1

Cet exemple présente les bases de la configuration d’une simulation d’intégrité de l’alimentation avec un net d’alimentation simple et ses charges de courant. Il est configuré pour évaluer la distribution du rail d’alimentation 5 V et son chemin de retour à la masse dans le projet de référence SpiritLevel-SL1, lorsque l’écran LCD de la conception est connecté comme charge. Dans ce cas, le rail d’alimentation 5V est considéré comme une simple source de tension et les réseaux qui y sont connectés (par exemple via le commutateur S1) ne sont pas inclus.

Les conditions préalables pour cet exemple de simulation PDN sont les suivantes :

• le projet PCB Spirit Level est ouvert dans Altium Designer
• l’application PDN Analyzer est active (Tools » PDN Analyzer)
• les nets CC de la conception PCB ont été identifiés dans la boîte de dialogue PDN Analyzer DC Net Identification, comme décrit ci-dessus.

Commencez l’analyse en spécifiant les nets d’alimentation et de masse. Double-cliquez sur les éléments <Power Net> et <Ground Net> dans la représentation graphique du réseau de l’interface pour ouvrir la boîte de dialogue Choose Net, qui permet de choisir parmi les nets d’alimentation identifiés.

Si nécessaire, utilisez les options de qualification/filtrage de la boîte de dialogue pour restreindre ou élargir la liste des nets, ou revenez à l’écran principal et sélectionnez le bouton  pour identifier à nouveau les nets d’alimentation CC.

Un élément source ou charge peut maintenant être ajouté entre les réseaux d’alimentation et de masse spécifiés – notez que les indicateurs d’état de masse et d’alimentation passent à l’état coché (✔). Faites un clic droit dans l’espace de travail de la représentation graphique du réseau et sélectionnez Add Source (ou Add Load) dans le menu contextuel pour ouvrir la boîte de dialogue Device Properties. Les étapes, telles qu’indiquées dans la boîte de dialogue, sont les suivantes :

1. Pour ajouter une source d’alimentation au réseau, dans ce cas une simple source de tension, sélectionnez l’option Voltage Source dans le menu déroulant Device Type de la boîte de dialogue.
2. Dans la liste des connexions de la source, PDNA tente de choisir les options de connexion aux nets appropriées en fonction des paramètres du réseau d’alimentation – ici, entre les nets 5V et GND. Utilisez les options du menu déroulant Refdes pour spécifier les points de connexion aux composants de la source de tension. Dans cet exemple, le point de la source de tension est défini sur TP1 et son retour à la masse sur le connecteur d’entrée CC J1 de la conception (broches 2 et 3).
3. Dans la partie inférieure de la boîte de dialogue, les paramètres de la source définissent les attributs du modèle de simulation de la source de tension. Ici, la tension de la source (Vout) est définie sur 5V et la résistance interne du modèle (Rout) conserve sa valeur par défaut 0Ω.
4. Enfin, le courant maximal de la source et le courant maximal par broche (pour les sources à plusieurs broches de sortie) conservent leurs valeurs par défaut (0A: Don't Care). Lorsque les Limits sont définis sur des valeurs de courant spécifiques, l’analyse PDN signale une violation si les résultats de simulation dépassent ces valeurs.

En procédant de la même manière que pour l’ajout d’une source au réseau, ajoutez une charge et spécifiez ses paramètres dans la boîte de dialogue Device Properties.

Dans ce cas, une charge de type puits de courant (Device Type: IC (Current)) est ajoutée pour représenter le courant consommé sur le rail 5 V par le composant LCD de la conception. Notez qu’une option de charge purement résistive est également disponible, en choisissant  Resistor comme Device Type.

Définissez la connexion de la charge sur LCD1 et spécifiez le Load Current qu’elle consommera sur l’alimentation 5 V – notez que les préfixes d’unité (par exemple, 500m pour représenter 0.5A) sont pris en charge. Bien que les paramètres de tension Limits soient facultatifs, ils ont été définis sur  +/-10% (à l’aide du bouton correspondant), ce qui déclenchera une violation lors de la simulation si la tension au niveau de la charge elle-même descend en dessous de 4,5 V (ou dépasse 5,5 V).

Une fois le réseau d’alimentation défini et tous les paramètres spécifiés (tous les éléments du réseau présentent un état ✔), l’analyse PDN peut être lancée en sélectionnant le bouton . La progression de la simulation s’affiche sous l’onglet Messages sous forme d’une succession d’événements, qui indique également la cause d’un échec de la simulation si le processus ne peut pas aboutir.

Les résultats immédiats de l’analyse PDN sont visibles dans la représentation graphique du réseau, qui affiche les valeurs calculées de tension et de courant des charges/sources (le cas échéant), ainsi que la mise en évidence des sections du réseau ayant entraîné une violation de paramètre. Notez que l’onglet Visual est désormais sélectionné et actif.

Survolez un élément du réseau (charge, source ou élément en série) avec le curseur pour afficher des informations supplémentaires, telles que ses paramètres spécifiés et les résultats de l’analyse.

Rendu visuel dans l’éditeur PCB

Les résultats de la simulation peuvent maintenant être visualisés graphiquement dans l’éditeur PCB d’Altium Designer, à l’aide des paramètres disponibles dans l’onglet Visual de PDNA.  Définissez les options visuelles pour afficher Voltage pour les deux Layers (Top et Bottom) du 5V Net – les paramètres d’affichage initiaux par défaut. Les résultats de l’analyseur sont affichés dans l’éditeur PCB à la place de la couche graphique existante du PCB.

La vue de la chute de tension le long du chemin du net sélectionné, dans ce cas depuis la source 5 V au niveau de TP1 jusqu’au composant LCD1, est représentée par un dégradé de couleurs correspondant à l’échelle de tension affichée au bas de la vue. Celle-ci est exprimée en pourcentage de tension (option Per Rail sous Color Scale) ou sous forme d’une plage de valeurs de tension (option Displayed).

Dans l’image ci-dessous, la transition des couleurs le long du chemin du réseau sur la carte représente sa chute de tension globale : le niveau minimal (0%: en bleu), dû aux pertes ohmiques (IR), se situe au niveau du composant LCD1, et le niveau maximal (100 % : rouge) au point spécifié de la source de tension (TP1).

Pour afficher l’analyse de courant correspondante pour le réseau, sélectionnez l’option Current Density de l’onglet Visual. Ici, les niveaux de couleur le long du chemin du réseau sur la carte correspondent au pourcentage de variation de la densité de courant : 100 % (rouge) indique la densité de courant maximale calculée sur le tracé du réseau, et 0 % (bleu) le minimum – très probablement 0A/mm2.

Pour afficher et analyser les résultats d’intégrité de l’alimentation dans le chemin de retour GND de l’exemple, désélectionnez l’option du réseau 5 V dans la liste Net de l’onglet Visual du PDNA, puis sélectionnez le réseau GND. Le chemin de retour de masse passe par les couches supérieure et inférieure de la conception, qui peuvent être affichées individuellement dans l’éditeur de PCB en sélectionnant chaque entrée de la liste Layer du PDNA.

L’image ci-dessous montre l’affichage de la tension pour la couche inférieure du réseau GND, avec l’échelle Color Scale réglée sur Displayed. La chute de tension la plus élevée (rouge : environ 0,5 mV) se situe au niveau de la broche GND de l’écran LCD, tandis que la plus faible (bleu : environ 0 V) se trouve au point de retour de la source de tension (J1).

Le passage à l’option Current Density du PDNA affiche en rouge les zones où le courant est le plus élevé. La densité de courant maximale elle-même (1.74 A/mm2) est très faible et reste largement dans les limites acceptables.

Commandes et options d’affichage

PDN Analyzer propose plusieurs options d’affichage interactives qui déterminent la représentation graphique des résultats d’analyse dans l’éditeur de PCB d’Altium Designer. Outre les options d’affichage Color Scale, le rendu graphique peut basculer entre 2D et 3D, ce dernier offrant une vue particulièrement utile des résultats d’analyse à travers les vias et entre les couches.

Une option permet également de Clear les résultats d’analyse de l’affichage de l’éditeur, ce qui rétablit automatiquement la représentation graphique standard du circuit imprimé. À l’inverse, l’option Overlay de la vue active l’affichage du routage du circuit imprimé, qui apparaît alors avec les résultats d’analyse actuellement affichés. Cette option est particulièrement utile pour repérer, sur le circuit imprimé lui-même, l’emplacement d’un point d’intérêt dans les résultats d’analyse.

Utilisation des charges

Vous pouvez ajouter d’autres charges au réseau selon les besoins, puis relancer l’analyse de l’alimentation pour évaluer les résultats. Pour ajouter, par exemple, le faible courant de charge (disons 15mA) dû à la LED d’alimentation de la conception, sélectionnez sa résistance série (R15) comme connexion au rail 5 V et la broche de la LED comme connexion à GND.

PDN Analyzer permet également de spécifier les connexions aux broches d’un composant pour une charge. Il est ainsi possible de créer plusieurs modèles de charge pour un même composant consommant des courants différents sur différentes broches.

L’écran LCD du projet d’exemple illustre cette situation : sa connexion 5 V sur la broche 15 (LED+) alimente le rétroéclairage, tandis que sa connexion 5 V sur la broche 2 (VDD) alimente la logique interne. En pratique, la broche 15 consomme nettement plus de courant que la broche 2.

Lors de l’ajout précédent sous la forme d’un modèle de charge PDNA unique, les deux broches de LCD1 ont été désignées par défaut comme connexion de charge 5 V, et l’analyse PDN a réparti le courant de charge de LCD1 à parts égales entre ces broches. Pour améliorer la précision de l’analyse de l’alimentation, le composant LCD1 peut être représenté par two modèles de charge : un pour chaque broche 5 V et son courant de charge associé. Pour effectuer cette modification, modifiez les paramètres des broches du modèle de charge LCD1 existant, puis ajoutez une autre charge pour la broche séparée.

Ouvrez le modèle de charge LCD1 existant en double-cliquant sur son icône dans la représentation graphique du réseau pour ouvrir la boîte de dialogue Device Properties, puis double-cliquez dans le champ Pins(s) de l’entrée du réseau d’alimentation 5 V. Le mode de modification des broches qui s’ouvre permet de sélectionner individuellement les broches du composant pour cette charge. Désélectionnez la broche 2 pour que la charge ne concerne que la broche 15 (LED+), puis réglez le paramètre Load Current, par exemple sur 75mA, pour représenter le courant du rétroéclairage LCD.

Créez ensuite une autre charge du réseau 5 V pour LCD1 et activez la broche 2 (en désactivant la broche 15) pour représenter la charge VDD, qui peut être réglée sur une valeur de Load Current suffisamment faible, par exemple 20mA.

Le réseau d’alimentation 5 V peut alors être analysé à nouveau afin d’obtenir une représentation plus précise de la charge LCD1 dans les différents chemins du réseau.

La différence de répartition du courant de charge est visible en comparant la densité de courant dans les pistes du réseau d’alimentation de LCD1 entre la configuration de charge initiale et la configuration mise à jour. Les images d’analyse de densité de courant ci-dessous montrent, à gauche, le résultat du modèle LCD1 initial à charge unique et, à droite, celui du modèle mis à jour à plusieurs charges.

Observez la densité de courant dans les pistes alimentant les broches 2 (la pastille du LCD située à gauche) et 15. La version mise à jour montre correctement que la majeure partie du courant du LCD circule vers la broche 15 (la pastille du LCD située à droite), au lieu d’être répartie uniformément entre les deux broches comme auparavant (image de gauche).

Paramètres de simulation

Les résultats d’une analyse, et notamment l’importance des chutes de tension IR dans les zones de cuivre du circuit imprimé, dépendent également de la conductivité du cuivre et de l’épaisseur de métallisation des parois des vias. Pour consulter et modifier ces paramètres, sélectionnez l’onglet Simulation dans la boîte de dialogue Settings. Pour accéder à cette boîte de dialogue, faites un clic droit sur le nom de l’analyse actuelle et sélectionnez Settings dans le menu contextuel.

Conductivité du métal

La section Metal Conductivity de la boîte de dialogue fournit des informations et des paramètres relatifs à la conductivité (inverse de la résistivité ; 1/R) du métal utilisé dans une conception. La conductivité (ou résistivité) de base, le coefficient de température et/ou la température peuvent être sélectionnés ou modifiés dans la boîte de dialogue afin de refléter les propriétés de fabrication du circuit imprimé :

• Pure Copper – on considère généralement que le cuivre présente une conductivité de 5.88e7S/m à 25°C et un coefficient de température de la conductivité de 0.4%/°C. Ce coefficient de température positif signifie que le passage du paramètre Temp. Compensation de la boîte de dialogue de 25°C à 125°C (soit un écart de 100°C) réduit, par exemple, la conductivité utilisée pour la simulation de 40%, pour l’amener à 3.53e7S/m.
• PCB Copper – il s’agit du réglage par défaut des simulations. Il correspond aux valeurs de conductivité indiquées dans la littérature spécialisée comme représentatives du cuivre électrodéposé (ED) des circuits imprimés, dont la conductivité mesurée est de 4.7e7S/m à 25°C, avec un coefficient de température de 0.4%/°C.
• Custom – choisissez cette option pour saisir des valeurs spécifiques de conductivité ou de résistivité pour la simulation.

Notez que la valeur Sim Conductivity affichée représente la conductivité finale après prise en compte de tous les paramètres ; la valeur Sim Resistivity en est l’inverse.

Via

Réglez la valeur Via Wall Thickness de la boîte de dialogue pour spécifier l’épaisseur de métallisation des parois de tous les vias dans l’analyse de simulation de la conception.

Ce paramètre peut avoir un effet notable sur les pertes en courant continu du réseau d’alimentation en raison de la résistance intrinsèque d’un via à paroi métallisée fine. Toutefois, si ses dimensions et son épaisseur de métallisation sont suffisantes, un via ne dégrade pas les performances en courant continu de la conception et présente la même densité de courant que les pistes d’alimentation qu’il relie, sans chute de tension significative entre ses points de connexion. Un exemple d’analyse en courant continu des pertes dans les vias est présenté dans une section ci-dessous.

Dans la simulation, la taille du via et l’épaisseur de sa paroi définissent la quantité de matériau conducteur représentée par le via, et donc sa résistance/conductivité. La simulation suppose que le diamètre du via correspond au diamètre du trou fini, auquel vient ensuite s’ajouter l’épaisseur de la paroi du via. Par conséquent : Finished Hole Diameter + (2 x Wall_Thickness) = Drill Diameter.

Exemple 2

Cet exemple montre comment mettre en œuvre une série de réseaux connectés pouvant être analysés dans leur ensemble, tout en tenant compte des paramètres des éléments en série qui les relient. Il présente également l’ajout de sources de type modèle de régulateur de tension (VRM), qui assurent aussi l’interconnexion entre les réseaux, ainsi que la manière de construire la hiérarchie complète du réseau d’alimentation d’une conception.

L’exemple modélise le réseau allant de PWR_IN à 5V du projet de référence SpiritLevel-SL1 et inclut les VRM de 3,3 V (VCCO) et de 1,8 V (VCCINT) afin de créer une structure complète de réseau d’alimentation.

Les conditions préalables à cet exemple de simulation PDN sont les suivantes :

• le projet PCB Spirit Level est ouvert dans Altium Designer
• l’application PDN Analyzer est active (Tools » PDN Analyzer)
• les nets en courant continu de la conception PCB ont été identifiés dans la boîte de dialogue PDN Analyzer DC Net Identification, comme indiqué ci-dessus.

Commencez à construire le réseau d’alimentation de l’exemple en spécifiant le net d’alimentation d’entrée (PWR_IN) dans une nouvelle simulation (sélectionnez File » New Simulation, si nécessaire). Comme indiqué dans le schéma du projet, le paramètre PDN <Power Net> est PWR_IN, <Ground Net> est GND et Source est J1.

Extension des réseaux au moyen d’éléments en série

Pour modéliser le chemin d’alimentation complet du réseau PWR_IN au réseau 5V, il faut ajouter le fusible (F1) et l’interrupteur (S1) montés en série, ainsi que le net qui les relie. Dans l’interface PDNA, ces éléments sont ajoutés en étendant progressivement le réseau d’alimentation. Chaque « extension » de net est reliée par un modèle universel d’élément en série.

Pour étendre un net, commencez par faire un clic droit dans le réseau auquel vous souhaitez ajouter une extension, puis choisissez l’option Extend Network dans le menu contextuel. Dans la boîte de dialogue Choose Net, sélectionnez le réseau relié à PWR_IN par un élément en série. Dans ce cas, il s’agit de NetD1_2, le réseau qui relie F1 à la broche 3 de S1, identifié par la broche 2 de la diode D1.

Comme ce réseau n’a probablement pas été répertorié lors de l’étape initiale d’identification des nets en courant continu, désélectionnez l’option List DC nets only dans la boîte de dialogue Choose Net pour rendre ce net disponible à la sélection.

Le processus d’extension du net ajoute automatiquement un élément en série entre les deux nets. Double-cliquez sur cet élément pour spécifier ses connexions et ses paramètres dans la boîte de dialogue Device Properties. Le modèle d’élément en série se compose d’une source de tension en série avec une résistance, ce qui permet de modéliser de manière simplifiée des composants tels que les résistances, les inductances, les diodes et les interrupteurs.

Dans ce cas, l’élément en série est le fusible F1, sélectionné dans les options de connexion RefDes, auquel est attribuée une valeur nominale interne de Resistance égale à 0.1Ω. Si l’élément en série était un composant semi-conducteur, comme une diode, le paramètre Voltage Drop serait spécifié en même temps que la valeur interne Resistance du composant.

En suivant le schéma, l’étape suivante consiste à étendre le net D1_2 jusqu’au net d’alimentation 5V via l’interrupteur S1. Comme précédemment, choisissez Extend Net dans le menu contextuel accessible par clic droit, puis sélectionnez le net vers lequel effectuer l’extension dans la boîte de dialogue Choose Net.

L’élément en série ajouté dans ce cas est S1, qui relie le net D1_2 au réseau de sortie 5V via les broches 3 et 2 (voir le schéma). Puisque l’entrée inutilisée de l’interrupteur S1 (broche 1) est reliée à sa sortie (broche 2) et ne transporte aucun courant de charge, la broche 1 peut, à titre d’exemple, être exclue de l’analyse du réseau à l’aide des options de sélection des broches de la boîte de dialogue Device Properties : double-cliquez sur le champ Pin(s) de l’entrée correspondant à la borne OUT.

Une charge peut maintenant être ajoutée à la section 5 V des réseaux d’alimentation connectés ; dans ce cas, celle du module d’affichage LCD1.

Lorsque l’analyse est relancée, les données et la représentation graphique dans l’éditeur PCB incluent les trois réseaux d’alimentation connectés et affichent le courant et la chute de tension calculés dans les éléments en série qui les relient.

Intégration de modèles de régulateurs de tension

PDN Analyzer propose des modèles actifs de régulateurs de tension (VRM) qui peuvent être insérés entre les réseaux de tension d’entrée et de sortie. Lorsqu’ils sont ajoutés aux réseaux d’alimentation PDNA, ils apparaissent à la fois comme une charge sur le réseau de tension d’entrée et comme une source sur le réseau de tension de sortie. Les options de modèle VRM comprennent les régulateurs de tension linéaires, à découpage et à découpage avec mesure déportée.

Le projet de référence SpiritLevel-SL1 utilise des régulateurs de tension linéaires pour produire les rails d’alimentation de 3,3 V (VCCO) et de 1,8 V (VCCINT). Lorsque le régulateur VCCO (U3) est ajouté au réseau de simulation PDNA, il apparaît comme une charge sur le réseau d’entrée 5 V et comme une source pour le réseau 3,3 V. 

Pour placer le régulateur linéaire U3 comme charge sur le réseau 5 V (conformément à la procédure ci-dessus), ajoutez une charge au réseau 5 V et sélectionnez l’option VRM (Linear) comme Device Type dans la boîte de dialogue Device Properties. Définissez les connexions du modèle comme indiqué dans le schéma et spécifiez la broche Ref comme connexion GND de R14. Ce point de référence pourrait se trouver à un autre emplacement à proximité sur le PCB, éventuellement plus approprié selon la topologie du réseau GND.

Pour finaliser le VRM, définissez son paramètre de tension de sortie (Vout: 3.3V) et, si nécessaire, sa résistance de sortie (interne), son courant de repos et toute Limits que vous souhaitez détecter pendant l’analyse.

PDNA permet d’ajouter automatiquement le modèle côté sortie du VRM comme source au net de tension de sortie cible et, si nécessaire, de créer ce réseau.

Dans cet exemple, faites un clic droit sur le modèle de charge VRM qui vient d’être créé (Load2: U3) et sélectionnez l’option Add VRM To New Network. Le réseau VCCO sera automatiquement créé avec le modèle côté sortie du VRM (Source 1: U3) comme source de tension (3,3 V).

Le nouveau réseau VCCO peut maintenant être sélectionné et une charge appropriée peut y être ajoutée. Dans cet exemple, il s’agit d’un courant de charge de 0,2 A consommé par plusieurs broches du composant U1.

La structure complète du réseau d’alimentation comprend désormais deux réseaux (PWR_IN et VCCO) reliés par le VRM de type linéaire de 3,3 V. Lorsque le niveau supérieur de la hiérarchie des réseaux est sélectionné dans l’arborescence du fichier PDNA actif, la représentation graphique du réseau fournit une vue d’ensemble sous forme de blocs des interconnexions entre les nets d’alimentation.

Une analyse PDN fournit des résultats pour le réseau composite, y compris le VRM. Sur le plan graphique, l’éditeur PCB affiche tous les réseaux lorsque le niveau supérieur de la hiérarchie des réseaux est sélectionné dans l’interface PDNA. Sélectionnez un réseau individuel dans la liste pour limiter l’affichage graphique à ce réseau, et activez ou désactivez les options Net et Layer du panneau inférieur pour ajuster davantage la vue.

Le réseau de distribution d’alimentation du projet d’exemple peut être complété en ajoutant le VRM restant (U4) et son réseau de sortie d’alimentation 1,8 V (VCCINT).

Ajoutez un VRM linéaire au réseau 5 V comme décrit précédemment, et définissez son paramètre Vout sur 1.8V.

Ajoutez le VRM (ici, Load 3) à un nouveau réseau pour créer le réseau d’alimentation 1,8 V (VCCINT).

Ajoutez une charge appropriée au réseau VCCINT : ici, les broches d’alimentation 1,8 V du composant U1.

La hiérarchie des réseaux de l’interface PDNA affiche désormais les trois réseaux interconnectés.

Une analyse PDN fournit des résultats pour le réseau composite, y compris les VRM.

Notez à nouveau que le réseau GND inclut désormais le courant de retour des trois réseaux, qui utilisent les mêmes zones de cuivre de la couche GND. Sa densité de courant maximale (65.8 A/mm2) est maintenant élevée et risque de dépasser les limites acceptables.

Localisation des problèmes d’intégrité de l’alimentation

PDN Analyzer offre un ensemble complet d’informations graphiques et de données permettant d’évaluer l’intégrité de l’alimentation d’une conception de PCB analysée et de diagnostiquer les problèmes.

Dans l’exemple présenté ci-dessus, l’analyse du chemin du réseau GND Top Layer révèle une densité de courant excessivement élevée, comme l’indique la valeur maximale de l’échelle, 65.8A/mm2. L’emplacement de la zone problématique n’est pas immédiatement évident, mais peut être révélé à l’aide de la fonction Highlight Peak Values de PDNA.

Lorsque cette fonction est sélectionnée, avec l’option Filter définie sur Maxima, la zone de densité de courant maximale est mise en évidence et repérée sur le graphique d’analyse dans l’éditeur PCB.

Cliquez sur le bouton pour répéter la mise en évidence graphique, ou utilisez les boutons associés () pour parcourir dans l’ordre les valeurs et les emplacements des pics les plus élevés. Définissez les options Scope pour mettre en évidence les pics dans la zone du PCB actuellement visible (In View)), ou tous les pics de l’ensemble du routage (Design) : cette dernière option effectue un panoramique et un zoom sur chaque emplacement à mesure que vous les parcourez.

Vous pouvez obtenir davantage d’informations sur une zone problématique en activant la fonction Show Arrows de PDNA, qui superpose des flèches indiquant la direction du courant (par leur orientation) et son intensité relative (par leur taille) à cet emplacement. Dans cet exemple, cela confirme que la zone à forte densité correspond au chemin du courant de retour depuis U1 (en haut) vers la zone GND située sur le bord inférieur de la carte.

Une façon de résoudre ce problème consiste à augmenter la largeur de la piste dans la zone concernée.

Le PCB peut être modifié pendant que PDN Analyzer est actif, ce qui permet d’améliorer le routage de manière itérative, puis de relancer l’analyse. Cliquez sur le bouton Clear dans la zone Views pour désactiver l’affichage des résultats PDNA dans l’éditeur PCB et effectuer les modifications nécessaires sur le PCB.

L’analyse PDN peut ensuite être relancée (cliquez sur ) pour vérifier les résultats relatifs à l’intégrité de l’alimentation. Les deux images ci-dessous illustrent l’évolution de la densité de courant dans le réseau GND (sur Top Layer) résultant de l’augmentation de la largeur de la piste à cet endroit critique : l’image du haut montre le résultat initial de densité de courant, tandis que celle du bas montre la représentation de la densité de courant après modification du PCB.

Les points à noter dans cette comparaison avant (image du haut) et après (image du bas) sont les suivants :

• La densité de courant maximale dans la couche GND a été ramenée à un niveau acceptable, d’environ un dixième de la valeur précédente : de 65.8A/mm2  à 7.1A/mm2.
• Les zones de courant maximal, dont les valeurs sont désormais bien plus faibles, sont réparties plus uniformément le long des chemins de retour GND au lieu de se concentrer en un seul point problématique.
• Pour une comparaison graphique plus directe, réglez manuellement l’échelle de densité de courant sur la valeur précédente : sélectionnez l’option d’échelle Manual, saisissez 65.8 dans le champ Max, puis cliquez sur le bouton pour actualiser l’affichage.

Violations des limites de densité de courant

Une méthode plus objective pour localiser et résoudre les problèmes d’intégrité de l’alimentation dans les chemins de courant d’une conception de PCB consiste à définir des limites de densité de courant précises dont le dépassement déclenche une violation. Consultez ci-dessous les autres types de violations.

Les limites de densité de courant pour les couches externes/internes et les vias sont définies sous l’onglet Limits de la boîte de dialogue Settings. Pour l’ouvrir, cliquez avec le bouton droit sur le nom de la simulation PDN actuelle, puis sélectionnez Settings dans le menu contextuel. Les limites définies s’appliquent à l’ensemble des couches externes/internes et des vias de la conception de la carte.

Les limites de densité de courant définies s’appliquent aux résultats de l’analyse actuelle et peuvent être modifiées et réévaluées sans relancer la simulation : la détection des dépassements de limites est un processus post-analyse. Tous les réseaux présentant des violations sont entourés d’un contour rouge en pointillés.

Dans l’exemple présenté ici, le réseau d’alimentation VCCO présente des violations de densité de courant. Lorsque le réseau VCCO lui-même est sélectionné, un contour en surbrillance indique que le chemin d’alimentation VCCO présente une violation.

Survolez le réseau présentant une violation avec le curseur pour afficher une liste contextuelle de ses violations actuelles et des détails associés. L’unique entrée, dans ce cas, indique que la densité de courant dans un via (environ 34.5A/mm2) dépasse la limite définie (30A/mm2).

Double-cliquez sur l’entrée de la violation pour accéder à son emplacement sur la carte par navigation croisée (panoramique et zoom). Dans l’image ci-dessous, la vue graphique de PDNA est réglée sur le mode 3D, qui montre plus clairement le via concerné et ses connexions aux couches supérieure et inférieure.

Les données relatives à ce via, y compris une indication de sa violation de densité de courant, sont disponibles sous l’onglet Via de l’interface PDNA.

La liste des informations sur les vias couvre tous les réseaux inclus dans la conception actuelle. Cliquez sur les en-têtes de colonne Net et Current Density pour organiser la liste de manière à afficher les vias du réseau VCCO classés par densité de courant. Toutes les valeurs de densité de courant dépassant la limite définie sont mises en évidence en rouge.

Autres violations

Outre la détection des limites de densité de courant spécifiées, PDN Analyzer détecte également les violations ciblées des performances du réseau, notamment celles des paramètres de limite définis dans la configuration de simulation lors de l’ajout d’une charge, d’une source ou d’un élément série.

Ces paramètres de limite de simulation comprennent :

• La plage de tension acceptable au niveau d’une charge
• Le courant de sortie maximal d’une source
• La puissance dissipée admissible dans une source à régulateur linéaire, ainsi que son courant de sortie maximal.
• Le courant de sortie maximal d’une source à régulateur à découpage.
• Le courant maximal traversant un élément série.

Lorsqu’un paramètre de limite a été spécifié (avec une valeur non nulle), toute violation de ce paramètre entraîne la mise en surbrillance de l’élément concerné dans la représentation graphique du réseau de l’interface PDNA. Survolez l’élément avec le curseur pour afficher ses paramètres et les résultats de l’analyse.

Dans l’exemple ci-dessous, la puissance dissipée calculée dans Source 1 (régulateur de tension U1) dépasse la valeur maximale de 2W définie pour le paramètre de puissance dissipée.

Des informations plus détaillées sur les performances d’un réseau d’alimentation sont disponibles dans l’onglet correspondant à ce réseau, qui présente les résultats de l’analyse sous forme de tableau et inclut les valeurs calculées de consommation électrique du réseau.

Exemple 3

Cet exemple illustre l’utilisation des modèles de simulation d’alimentation à découpage (SMPS), ou VRM, de PDN Analyzer dans un réseau d’alimentation et montre comment un modèle de réseau mis à jour peut fournir un résultat d’analyse de puissance plus précis. Il présente également l’utilisation des fonctions de sonde de tension et de contours de PDNA pour afficher les données de tension en des points ou des zones spécifiques de la carte.

L’exemple s’appuie sur le projet de référence DB46 Xilinx Daughter Board d’Altium et se concentre sur la section SMPS (U5) utilisée pour le réseau d’alimentation de 1,2 V de la conception (1V2).

Là encore, les conditions préalables à cet exemple de simulation PDN sont les suivantes :

• le projet DB46 Xilinx Daughter Board est ouvert dans Altium Designer
• l’application PDN Analyzer est active (Tools » PDN Analyzer)
• les nets en courant continu de la conception PCB ont été identifiés dans la boîte de dialogue PDN Analyzer DC Net Identification, comme indiqué ci-dessus. Notez que, pour cet exemple, les réseaux LX et AGND sont également nécessaires.

Commencez à construire le réseau d’alimentation de l’exemple en spécifiant le net d’alimentation d’entrée dans une nouvelle simulation (sélectionnez File » New Simulation, si nécessaire). Comme indiqué dans le schéma ci-dessus, le <Power Net> du PDN est 5V et le <Ground Net> est GND. Le Source du réseau de 5 V est le connecteur à broches HDR_T1 ou HDR_B1.

VRM à découpage

Le modèle du circuit SMPS de la conception est ajouté au réseau d’alimentation de 5 V en choisissant VRM(SMPS) comme Device Type de la charge dans la boîte de dialogue Device Properties. Comme l’indique le schéma du modèle dans la boîte de dialogue, les groupes de broches IN et OUT sont définis séparément.

Pour définir correctement ce modèle pour le circuit, spécifiez LX comme sortie, U5 pour les options RefDes et 1.2V comme paramètre Vout, comme illustré dans le schéma ci-dessus. Vous pouvez également régler les paramètres Rout et de rendement/courant en fonction du composant SMPS utilisé.

Terminez la mise en place du modèle SMPS en ajoutant le VRM à son réseau de sortie (Add VRM To New Network), qui sera automatiquement sélectionné comme réseau LX. Le réseau LX peut ensuite être étendu pour inclure le réseau d’alimentation de 1,2 V, conformément au schéma.

Les réseaux LX et 1V2 sont reliés par l’élément série L1 (l’inductance abaisseuse du SMPS), qui doit être configuré avec une résistance série appropriée. Pour les besoins de cet exemple, celle-ci est réglée sur une valeur relativement élevée de 0.2Ω.

Enfin, ajoutez U4 comme charge 0.3A sur le réseau 1V2 et spécifiez un écart de tension acceptable au niveau de la charge de +/-5%. Notez que, pour cet exemple, les options de limite de densité de courant de l’onglet Limits de la boîte de dialogue Settings doivent être réglées sur 0 (état par défaut sans limite).

Exécutez l’analyse et notez que la charge du réseau composite LX signale une violation, car la tension du réseau 1V2 au niveau de la charge (U4) est trop faible (environ 1.14V).

Sonde de données

Outre l’interprétation visuelle de la représentation graphique PDNA et de l’échelle dans l’éditeur PCB, PDN Analyzer propose plusieurs outils pour interpréter les résultats de l’analyse dans des zones ou à des points spécifiques de l’implantation, tels que Probe actif.

L’outil de sonde permet d’enregistrer et de comparer les données de tension ou de densité de courant en des points désignés de l’implantation. Sa polyvalence permet d’évaluer avec précision les résultats de l’analyse sur n’importe quel réseau ou couche. Dans cet exemple, il peut toutefois servir à confirmer l’origine de la chute de tension inacceptable au niveau de la charge du réseau 1V2, qui est manifestement due à la résistance de l’élément série L1.

Pour effectuer une mesure différentielle de tension par sonde sur le réseau 1V2, configurez d’abord PDNA pour n’afficher que Layer MidLayer 1 (qui constitue le chemin principal de 1,2 V vers U4) et Net 1V2. Sélectionnez le bouton pour ouvrir la boîte de dialogue Probe et activez le premier emplacement de sonde (). Utilisez le réticule du curseur pour désigner le point de tension la plus élevée (la source du réseau 1V2 sur cette couche), puis cochez l’option  Difference de la sonde et désignez le second emplacement (), à savoir le point de tension la plus faible, au niveau de la charge U4.

Notez que la mesure Difference de la sonde indique une chute de tension d’environ 3mV seulement sur le chemin du réseau. Vérifiez de la même manière le chemin du réseau LX (Top et Bottom Layer actifs), qui indique une chute de tension d’environ 0.5mV seulement.

Une mesure de différence de tension par sonde between les deux réseaux (Net LX et 1V2 activés, Top et Bottom Layer) révèle une chute de 60mV aux bornes de l’inductance L1, qui constitue la principale perte de tension à l’origine de cette violation détectée lors de l’analyse.

VRM SMPS avec détection de tension

Le circuit d’alimentation à découpage utilisé dans cet exemple emploierait normalement une inductance (L1) présentant une résistance beaucoup plus faible. Toutefois, les résultats de l’analyse montrent ici que le modèle SMPS de base ne peut pas prendre en compte les pertes dans L1 ; en général, cela ne poserait cependant pas de problème dans un circuit réel.

Dans le circuit SMPS du projet d’exemple, la tension de contre-réaction mesurée par U5 (sur la broche 8) provient de la chaîne de résistances R25–R26, située entre le réseau de sortie 1V2 et le réseau de masse analogique AGND. Ce dernier est relié au réseau GND par une résistance de liaison 0Ω R118.

Notez que, pour les besoins de cet exemple, le projet de référence source DB46 Xilinx Daughter Board a été modifié pour inclure une liaison résistive entre réseaux (R118), entre les réseaux GND et AGND, à la place de la connexion directe en cuivre.

Pour modéliser plus précisément le comportement du circuit autour de U5, le modèle d’alimentation à découpage avec mesure à distance de PDNA peut remplacer le composant SMPS standard. Ce modèle propose des bornes de mesure de tension distinctes (S+ et S-), qui peuvent être « raccordées » à n’importe quelle broche des réseaux de sortie spécifiés, par exemple celles de la chaîne de résistances de mesure de tension de ce circuit.

La première étape pour créer un modèle de réseau plus complet pour le circuit SMPS U5 consiste à ajouter le réseau AGND au réseau GND existant. Utilisez l’option Extend Network et sélectionnez le réseau AGND.

Le réseau AGND est relié au réseau GND par la résistance R118, comme le montre le schéma ci-dessus. La valeur Resistance de cette résistance doit être définie sur 0Ω.

Pour mettre à jour le modèle SMPS dans le réseau LX, supprimez le composant source U5 existant (Source 1), puis ajoutez à sa place le modèle alternatif SMPS Sense. Configurez les connexions des bornes IN et OUT du modèle comme précédemment. Les bornes de mesure (S+/S-) sont raccordées à chaque extrémité de la chaîne de résistances de contre-réaction du circuit, comme indiqué dans le schéma.

Propagez le modèle SMPS de remplacement du réseau LX vers le réseau source 5V afin de faire correspondre les réseaux, en supprimant sa charge U5, puis en appliquant l’option Source Add VRM To Existing Network » 5V dans le réseau LX.

Le circuit mis à jour peut ensuite être analysé de nouveau pour évaluer les résultats.  Comme le montre l’image ci-dessous, la tension aux bornes de la charge respecte désormais largement l’exigence +/-5% et ne présente aucune violation. En mesurant la tension de sortie au niveau du réseau 1V2, le SMPS a compensé la chute de tension dans l’élément série L1 ; la tension au niveau du réseau LX est donc supérieure de 60mV.

Si l’utilisation du modèle avancé SMPS avec mesure à distance permet d’obtenir des résultats d’analyse plus précis pour ce circuit particulier, la mise en œuvre réelle de composants SMPS dotés de cette fonction peut nécessiter des connexions directes sur le PCB entre les bornes de mesure et la charge elle-même, plutôt qu’un réseau de contre-réaction voisin. Dans ce cas, les deux lignes de mesure (S+ et S-)) seraient acheminées par des pistes dédiées du PCB jusqu’aux extrémités respectives de la charge, ou à proximité de celles-ci.

Courbes d’équipotentiel

Le choix du meilleur emplacement pour les lignes de mesure à distance du SMPS (comme décrit ci-dessus) est l’une des nombreuses utilisations possibles de la fonction Voltage Contour de PDN Analyzer, qui indique graphiquement les principaux points de transition de tension dans le routage de la carte.

Cette fonction permet de superposer des courbes d’équipotentiel en pointillés aux couches affichées dans la zone graphique de l’éditeur PCB. Plusieurs courbes peuvent être définies et affichées, soit en pourcentage de la chute de tension du réseau, soit sous forme de valeurs de tension absolues ; voir les options Indicate.

Outre l’ensemble des courbes correspondant aux pourcentages spécifiés, une courbe supplémentaire peut être ajoutée à l’aide de l’option Slider, qui permet de régler en continu le point de transition d’une courbe.

Pour déterminer, par exemple, un point de mesure positif approprié au niveau de la charge d’un SMPS, il serait souhaitable de raccorder la ligne de mesure à un endroit où l’écart de tension par rapport à la charge est inférieur à, disons, 20% de la chute de tension. Pour l’exemple SMPS avec mesure à distance présenté ci-dessus, une piste de mesure partant de U5 (S+) serait raccordée à la zone de cuivre d’alimentation du réseau 1V2 en tout point approprié entre les broches de la charge U4 (à gauche) et la courbe d’équipotentiel 20%.

De même, pour déterminer les points de raccordement appropriés de la ligne de mesure négative (S-) du SMPS (U5), une courbe d’équipotentiel de, par exemple, 80% pourrait être définie pour le chemin de retour de la charge (U4) sur la couche GND. Dans ce cas, puisqu’il s’agit d’un courant de retour de charge négatif, le point de raccordement souhaitable de la ligne de mesure négative sur la zone de masse se situerait à l’intérieur du périmètre de la courbe 80%.

Rapport d’analyse

Pour enregistrer les résultats d’une analyse d’intégrité de l’alimentation en vue d’un examen ultérieur ou de leur diffusion aux parties prenantes, PDN Analyzer propose une fonction Report de génération de rapports de données et de documentation. Cette fonction génère un document HTML très complet, comprenant des graphiques et des données sur les résultats de l’analyse en cours ainsi que sur la conception de la carte elle-même.

Cliquez sur le bouton pour configurer les options du rapport dans la boîte de dialogue HTML Report. Cochez les cases d’inclusion Results pour définir le niveau de détail du rapport et passez en revue les images capturées à inclure dans le dossier du rapport (). Utilisez le bouton de l’interface principale pour capturer des images des résultats d’analyse.

Cliquez sur le bouton pour générer le rapport HTML interactif et ouvrir le dossier qui le contient. Celui-ci comprendra toutes les images (y compris les captures) ainsi que le fichier de configuration de l’analyse associé (*.pdna).