Guide d’exemple de PDN Analyzer (by CST)

L’application PDN Analyzer (PDNA) est relativement simple à utiliser et consiste essentiellement à configurer les paramètres de réseau de simulation PI-DC, à exécuter la simulation, puis à interpréter les résultats. Les données utilisées dans une simulation de réseau d’alimentation PDN Analyzer proviennent directement du projet de conception PCB actuellement chargé, qui peut être modifié de manière itérative afin d’améliorer l’intégrité d’alimentation des chemins d’alimentation, puis la simulation PDN peut être relancée pour tester les résultats.

Ce guide de démonstration sur l’utilisation de PDN Analyzer s’appuie sur deux conceptions de référence disponibles auprès d’Altium :

• Le projet SpiritLevel-SL1 : télécharger le ZIP
• Le projet DB46 Xilinx Daughter Board : télécharger le ZIP

Les informations de ce guide supposent que PDN Analyzer est disponible dans votre instance d’Altium Designer et que vous possédez une compréhension de base des principes PI-DC (DC Power Integrity) utilisés.

Consultez la page PDN Analyzer pour obtenir des informations sur l’accès aux fonctionnalités de PDN Analyzer, ainsi que sur les bases de la simulation PI-DC.

Interface de PDN Analyzer

L’interface de l’extension PDN Analyzer s’ouvre sous la forme d’une fenêtre non modale d’Altium Designer, qui peut être placée à n’importe quel endroit pratique de l’espace de travail ou sur un autre écran, si disponible. Pour ouvrir la PDN Analyzerfenêtre principale, ouvrez un schéma ou un document PCB d’un projet et sélectionnez l’application dans le menu Tools (Tools » PDN Analyzer).

L’interface graphique de PDN Analyzer avec un seul réseau d’alimentation sélectionné. Les configurations d’affichage et de résultats sont disponibles dans la section inférieure du panneau.

L’interface graphique de la fenêtre PDNA est organisée avec une section supérieure dédiée au contrôle des fichiers/réseaux et à une représentation interactive du ou des réseaux d’alimentation actuellement sélectionnés, tandis que la section inférieure du panneau donne accès aux options d’analyse, aux paramètres d’affichage et aux données de résultats. Les réseaux multiples interconnectés sont pris en charge par la version 2 de PDNA, ce qui permet d’analyser l’intégrité d’alimentation CC d’une conception PCB complète sous forme de structure hiérarchique ou de réseaux d’alimentation individuels.

L’interface graphique de PDN Analyzer avec la hiérarchie complète des réseaux d’alimentation sélectionnée. L’affichage des réseaux et couches inclus est contrôlé dans la section inférieure du panneau.

L’interface PDN propose également un mode d’écran compact (File » Compact Layout) qui n’inclut pas la section inférieure du panneau, ce qui est idéal pour un ancrage horizontal/vertical dans l’écran principal d’Altium Designer. Pour activer l’ancrage à l’écran pour les modes compact ou standard, cliquez avec le bouton droit dans la barre de titre de l’interface PDNA, sélectionnez Allow Dock dans le menu contextuel et choisissez l’option Horizontally ou Vertically.

Consultez la section repliable ci-dessous pour plus de détails sur l’interface utilisateur du panneau PDN Analyzer. 

Identification des réseaux DC

Lorsque le PDN Analyzer est ouvert initialement pour une conception PCB, il tente d’identifier tous les réseaux d’alimentation DC à partir des données de nets de la conception, en se basant sur la nomenclature courante des réseaux d’alimentation.  Si tous les réseaux d’alimentation potentiels n’ont pas été identifiés, désélectionnez les options de filtre Qualifiers appropriées ou, pour voir tous les nets, sélectionnez l’option Enable all nets for filtering.

Utilisez les cases à cocher Select pour choisir quels réseaux d’alimentation seront disponibles pour l’analyseur PDNA, puis saisissez des niveaux de tension appropriés dans les champs Nominal Voltage correspondants. Cliquez sur le bouton Add Selected pour renseigner la liste Currently Identified DC Nets et confirmer ces nets comme réseaux d’alimentation identifiés.

Notez qu’un double-clic sur une entrée de net listée dans la boîte de dialogue effectuera un cross-probing vers ce net dans le routage PCB.

Les exemples d’analyse ci-dessous sont fournis pour démontrer les principales capacités et fonctionnalités du PDN Analyzer. Chaque exemple ne montre qu’une seule des nombreuses configurations de paramètres possibles pouvant être utilisées pour évaluer l’intégrité d’alimentation du réseau de différentes manières, selon l’objectif visé. Notez qu’une analyse terminée avec succès peut être enregistrée sous forme de fichier de configuration PDNA (*.pdna) et rechargée à tout moment – File » Save As et File » Open (par défaut dans le dossier PDNAnalyzer_Config du projet)

Exemple 1

Cet exemple présente les bases de la configuration d’une simulation d’intégrité d’alimentation avec un réseau d’alimentation simple et ses charges en courant. Il est configuré pour évaluer la distribution du rail d’alimentation 5V et son chemin de retour à la masse dans le projet de référence SpiritLevel-SL1, lorsqu’il est chargé avec l’afficheur LCD de la conception. Dans ce cas, le rail d’alimentation 5V est considéré comme une simple source de tension, et ses réseaux connectés (comme via l’interrupteur S1) ne sont pas inclus.

Les conditions préalables pour cet exemple de simulation PDN sont les suivantes :

• le projet PCB Spirit Level est ouvert dans Altium Designer
• l’application PDN Analyzer est active (Tools » PDN Analyzer)
• les nets DC de la conception PCB ont été identifiés dans la boîte de dialogue PDN Analyzer DC Net Identification, comme indiqué ci-dessus.

Commencez le processus d’analyse en spécifiant les nets d’alimentation et de masse. Double-cliquez sur les éléments <Power Net> et <Ground Net> dans le graphique réseau de l’interface pour ouvrir la boîte de dialogue Choose Net, qui proposera le choix parmi les réseaux d’alimentation identifiés.

Si nécessaire, utilisez les options de qualification/filtrage de la boîte de dialogue pour restreindre ou élargir les nets listés, ou revenez à l’écran principal et sélectionnez le bouton  pour réidentifier les réseaux d’alimentation DC.

Un élément Source ou Charge peut maintenant être ajouté entre les réseaux d’alimentation et de masse spécifiés ; notez que les indicateurs d’état Ground et Power passent à l’état coché (✔). Cliquez avec le bouton droit dans l’espace de travail du graphique réseau et sélectionnez Add Source (ou Add Load) dans le menu contextuel pour ouvrir la boîte de dialogue Device Properties. Les étapes, telles qu’indiquées dans la boîte de dialogue, sont les suivantes :

1. Pour ajouter une Source d’alimentation au réseau, dans ce cas une simple source de tension, sélectionnez l’option Voltage Source dans le menu déroulant Device Type de la boîte de dialogue.
2. Dans la liste de connectivité de la source, le PDNA tentera de choisir les bonnes options de connexion de net en fonction des paramètres du réseau d’alimentation ; ici, entre les nets 5V et GND. Utilisez les options du menu déroulant Refdes pour spécifier les points de connexion du composant pour la tension source. Dans cet exemple, le point de tension source est défini comme TP1, et son retour à la masse comme la prise d’entrée DC de la conception J1 (broches 2 et 3).
3. Dans la section inférieure de la boîte de dialogue, les paramètres de la source définissent les attributs du modèle de simulation de la source de tension. Ici, la tension source (Vout) est réglée sur 5V et la résistance interne du modèle (Rout) est laissée au réglage par défaut 0Ω.
4. Enfin, le courant source maximal et le courant par broche (pour les sources ayant plusieurs broches de sortie) sont laissés aux réglages par défaut (0A: Don't Care). Lorsque les Limits sont définis sur des valeurs de courant spécifiques, l’analyse PDN signalera une violation si les résultats de simulation dépassent ces valeurs.

En utilisant la même approche que pour l’ajout d’une Source au réseau, ajoutez une Charge et spécifiez ses paramètres dans la boîte de dialogue Device Properties.

Dans ce cas, une charge de type puits de courant (Device Type: IC (Current)) est ajoutée pour représenter le courant tiré du rail 5V par le composant LCD de la conception. Notez qu’une option de charge purement résistive est également disponible, en choisissant  Resistor comme Device Type.

Définissez la connexion de charge sur LCD1 et spécifiez le Load Current qu’elle tirera de l’alimentation 5V ; notez que les préfixes d’unité (par exemple, 500m pour représenter 0.5A) sont pris en charge. Bien que les réglages de Limits tension soient facultatifs, ils ont ici été définis sur  +/-10% (à l’aide du bouton associé), ce qui déclenchera une violation de simulation si la tension au niveau de la charge elle-même descend en dessous de 4,5V (ou dépasse 5,5V).

Une fois le réseau d’alimentation défini et tous les paramètres spécifiés (tous les éléments du réseau ont un état ✔ associé), l’analyse PDN peut être lancée en sélectionnant le bouton . La progression de la simulation est affichée sous l’onglet Messages sous forme de flux d’événements, qui indiquera également la cause d’un échec de simulation si le processus ne peut pas se terminer.

Les résultats immédiats de l’analyse PDN peuvent être vus dans le graphique réseau, qui inclura les niveaux calculés de tension/courant de charge/source (le cas échéant), ainsi que la mise en évidence de toute section du réseau ayant provoqué une violation de paramètre. Notez que l’onglet Visual est maintenant sélectionné et actif.

Survolez avec le curseur n’importe quel élément du réseau (Charge, Source ou Series Element) pour voir des informations supplémentaires telles que ses paramètres spécifiés et les résultats d’analyse.

Rendu visuel dans l’éditeur PCB

Les résultats de la simulation peuvent maintenant être visualisés graphiquement dans l’éditeur PCB de Altium Designer, sous le contrôle des paramètres disponibles dans l’onglet Visual du PDNA.  Réglez les options visuelles pour afficher Voltage pour les deux Layers (Top et Bottom) du 5V Net – les paramètres d’affichage initiaux par défaut. Les résultats de l’analyseur sont rendus dans l’éditeur PCB pour remplacer la surcouche graphique PCB existante.

La vue de la chute de tension le long du chemin du net sélectionné, dans ce cas de la source 5V à TP1 jusqu’au composant LCD1, est rendue avec un dégradé de couleurs correspondant à l’échelle de tension présentée en bas de la vue. Celle-ci est affichée soit comme un pourcentage de tension (l’option Per Rail sous Color Scale), soit comme une plage de tension littérale (l’option Displayed).

Dans l’image ci-dessous, la transition de couleur le long du chemin réseau de la carte représente sa chute de tension globale, où le niveau minimal (0%: bleu) dû aux pertes IR se situe au niveau du composant LCD1, et le niveau maximal (100 % : rouge) au point de source de tension spécifié (TP1).

Pour afficher l’analyse de courant correspondante pour le réseau, sélectionnez l’option Current Density de l’onglet Visual. Ici, les niveaux de couleur dans le chemin réseau de la carte correspondent au pourcentage de variation de la densité de courant, où 100 % (rouge) indique la densité de courant calculée maximale dans le routage du chemin réseau, et 0 % (bleu) la minimale – très probablement 0A/mm2.

Pour afficher et analyser les résultats d’intégrité d’alimentation dans le chemin de retour GND de l’exemple, désélectionnez l’option de réseau 5V dans la liste Net sous l’onglet Visual du PDNA, puis sélectionnez le réseau GND. Le chemin de retour à la masse passe par les couches Top et Bottom de la conception, qui peuvent être affichées individuellement dans l’éditeur PCB en sélectionnant chaque entrée dans la liste Layer du PDNA.

L'image ci-dessous montre l'affichage de la tension pour la couche Bottom du net GND, avec l'échelle Color Scale réglée sur Displayed. Le niveau le plus élevé de chute de tension (rouge : environ 0,5 mV) se situe sur la broche GND du LCD, tandis que la chute de tension la plus faible (bleu : environ 0 V) se trouve au point de retour de la source de tension (J1).

Le passage à l'option Current Density du PDNA affiche en rouge les « hotspots » de courant maximal. Le niveau maximal de densité de courant lui-même (1.74 A/mm2) est très faible et reste largement dans les limites acceptables.

Contrôle de l'affichage et options

Le PDN Analyzer propose plusieurs options d'affichage interactives qui déterminent la manière dont les résultats de l'analyse sont représentés graphiquement dans l'éditeur PCB d'Altium Designer. En plus des options pour le Color Scale d'affichage, les graphiques peuvent basculer entre un rendu 2D et 3D, ce dernier offrant une vision précieuse des résultats de l'analyse à travers les vias et entre les couches.

Une option permet également de Clear les résultats de l'analyse de l'affichage de l'éditeur, ce qui rétablit automatiquement le rendu graphique de la disposition standard de la carte. À l'inverse, l'option Overlay de la vue permet d'afficher la disposition de la carte, qui sera rendue avec tous les résultats d'analyse actuellement affichés. Cette option est particulièrement utile pour confirmer l'emplacement, dans la disposition de la carte elle-même, d'un point d'intérêt observé dans les résultats de l'analyse.

Utilisation des charges

D'autres charges peuvent être ajoutées au réseau selon les besoins, puis l'analyse de puissance peut être relancée pour évaluer les résultats. Pour ajouter par exemple le faible courant de charge (disons 15mA) attribuable à la LED d'alimentation du design, sélectionnez sa résistance série (R15) comme connexion au rail 5 V, et la broche de la LED comme connexion GND.

Le PDN Analyzer permet également de spécifier les connexions de broches d'un composant pour une charge, ce qui permet à son tour de créer plusieurs modèles de charge pour un même composant consommant des courants différents via différentes broches.

Le composant LCD de l'exemple de projet illustre cette situation : sa connexion 5 V sur la broche 15 (LED+) alimente le rétroéclairage de l'afficheur, tandis que la connexion 5 V sur la broche 2 (VDD) alimente la logique interne — en pratique, la broche 15 consommera nettement plus de courant que la broche 2.

Lorsque précédemment ajouté comme modèle de charge PDNA unique, les deux broches du LCD1 étaient désignées (par défaut) comme connexion de charge 5 V, et l'analyse PDN répartissait le courant de charge du LCD1 de manière égale entre ces broches. Pour améliorer la précision de l'analyse de puissance, le composant LCD1 peut être représenté par two modèles de charge : un pour chaque broche 5 V et son courant de charge associé. Cette modification peut être effectuée en éditant les paramètres de broche du modèle de charge LCD1 existant, puis en ajoutant une autre charge pour la broche séparée.

Ouvrez le modèle de charge LCD1 existant en double-cliquant sur son icône dans le graphique du réseau afin d'ouvrir la boîte de dialogue Device Properties, puis double-cliquez dans le champ Pins(s) de l'entrée du net d'alimentation 5 V. Le mode d'édition des broches qui en résulte permet de sélectionner des broches individuelles du composant pour cette charge. Désélectionnez la broche 2 afin de reconfigurer la charge pour la seule broche 15 (LED+), puis ajustez le paramètre Load Current à, par exemple, 75mA pour représenter le courant du rétroéclairage du LCD.

Ensuite, créez une autre charge de réseau 5 V pour LCD1 et activez la broche 2 (avec la broche 15 désactivée) afin de représenter la charge VDD, qui peut être réglée sur une valeur Load Current convenablement plus faible — par exemple 20mA.

Le réseau d'alimentation 5 V peut ensuite être réanalysé afin d'obtenir une représentation plus précise de la charge LCD1 à travers les chemins du réseau.

La différence de répartition du courant de charge peut être observée en comparant la densité de courant des pistes du réseau d'alimentation LCD1 entre la configuration de charge d'origine et la configuration mise à jour. Les images d'analyse de densité de courant ci-dessous montrent le résultat du modèle LCD1 d'origine à charge unique à gauche, et le résultat mis à jour à charges multiples à droite.

Notez la densité de courant dans les pistes alimentant les broches 2 (la pastille LCD vers la gauche) et 15. La version mise à jour montre correctement que la majeure partie du courant du LCD circule vers la broche 15 (la pastille LCD vers la droite), au lieu d'être répartie uniformément entre les deux broches, comme c'était le cas (image de gauche).

Paramètres de simulation

Les résultats d'une analyse, et en particulier le degré de pertes IR dans les formes de la carte, dépendent également des spécifications de conductivité du cuivre de la carte et de l'épaisseur de paroi des vias. Pour afficher et modifier ces paramètres, sélectionnez l'onglet Simulation dans la boîte de dialogue Settings — pour accéder à cette boîte de dialogue, cliquez avec le bouton droit sur le nom de l'analyse en cours et sélectionnez Settings dans le menu contextuel.

Conductivité du métal

La section Metal Conductivity de la boîte de dialogue fournit les détails et paramètres de la valeur de conductivité (inverse de la résistivité ; 1/R) du métal utilisé dans un design. La conductivité de base (ou résistivité), le coefficient de température et/ou la température peuvent être sélectionnés ou modifiés dans la boîte de dialogue afin de refléter les propriétés de construction de la carte du design :

• Pure Copper – on suppose généralement que le cuivre a une conductivité de 5.88e7S/m à 25°C, et un coefficient thermique de conductivité de 0.4%/°C. Ce coefficient de température positif signifie qu'en augmentant le réglage Temp. Compensation dans la boîte de dialogue de 25°C à 125°C (delta de 100°C), la conductivité de simulation diminuera de 40%, jusqu'à 3.53e7S/m, par exemple.
• PCB Copper – il s'agit du réglage par défaut pour les simulations, et il reflète les valeurs de conductivité rapportées dans la littérature industrielle comme représentatives du métal présent dans le cuivre électrodéposé (ED) des PCB, mesuré à 4.7e7S/m à 25°C, avec un coefficient thermique de 0.4%/°C.
• Custom – choisissez cette option pour saisir des valeurs spécifiques de conductivité ou de résistivité pour la simulation.

Notez que la valeur affichée Sim Conductivity représente la valeur finale de conductivité après prise en compte de tous les paramètres — la valeur Sim Resistivity en est l'inverse.

Via

Définissez la valeur Via Wall Thickness de la boîte de dialogue pour spécifier l'épaisseur de métal de la paroi du via pour tous les vias de l'analyse de simulation du design.

Ce réglage peut affecter sensiblement les pertes DC du réseau d'alimentation en raison de la résistance intrinsèque qu'un via à paroi mince (plaqué) représente. Toutefois, lorsqu'il est de taille/épaisseur suffisante, un via n'entravera pas les performances DC d'un design et présentera la même densité de courant que les pistes d'alimentation qu'il relie — et aucune perte de tension significative entre ses points de connexion. Un exemple d'analyse DC des pertes à travers les vias est présenté dans une section ci-dessous.

Du point de vue de la simulation, la taille du via et l'épaisseur de sa paroi définissent effectivement la quantité de matériau conducteur représentée par le via, et donc sa résistance/conductivité. La simulation suppose que le diamètre du via représente la taille finale du trou, et que l'épaisseur de paroi du via augmente ensuite le diamètre du via. Par conséquent : Finished Hole Diameter + (2 x Wall_Thickness) = Drill Diameter.

Exemple 2

Cet exemple montre comment mettre en œuvre une série de réseaux connectés pouvant être analysés dans leur ensemble, tout en tenant compte des paramètres des éléments en série qui les interconnectent. Il fournit également une vue d'ensemble de l'ajout de sources de modèle de régulateur de tension (VRM), qui agissent aussi comme interconnexions entre réseaux, et de la manière dont une hiérarchie complète du réseau d'alimentation d'un design est développée.

L'exemple modélise le réseau PWR_IN vers 5V du projet de référence SpiritLevel-SL1, et inclut les deux VRM 3,3 V (VCCO) et 1,8 V (VCCINT) afin de créer une structure complète de réseau d'alimentation.

Les conditions préalables pour cet exemple de simulation PDN sont :

• le projet PCB Spirit Level est ouvert dans Altium Designer
• l'application PDN Analyzer est active (Tools » PDN Analyzer)
• les nets DC du design PCB ont été identifiés dans la boîte de dialogue PDN Analyzer DC Net Identification, comme indiqué ci-dessus.

Commencez le processus de construction du réseau d'alimentation d'exemple en spécifiant le net d'alimentation d'entrée (PWR_IN) dans une nouvelle simulation (sélectionnez File » New Simulation, si nécessaire). Comme l'indique le schéma du projet, le paramètre <Power Net> du PDN est PWR_IN, <Ground Net> est GND, et le Source est J1.

Extension des réseaux via des éléments en série

Pour modéliser le chemin d'alimentation complet du réseau PWR_IN au réseau 5V, il faut ajouter le fusible série (F1) et l'interrupteur (S1) ainsi que leur net intermédiaire. Dans l'interface PDNA, ceux-ci sont ajoutés en étendant séquentiellement le réseau d'alimentation. Chaque « extension » de net est connectée par un modèle universel d'élément en série.

Un net est étendu en cliquant d'abord avec le bouton droit dans le réseau auquel vous souhaitez ajouter quelque chose, puis en choisissant l'option Extend Network dans le menu contextuel. Dans la boîte de dialogue Choose Net, sélectionnez le réseau connecté à PWR_IN par un élément en série, qui dans ce cas est NetD1_2 — le réseau qui relie F1 et la broche 3 de S1, identifiée comme la broche 2 de la diode D1.

Comme ce réseau n'a probablement pas été enregistré lors de l'étape initiale DC Net Identification, désélectionnez l'option List DC nets only dans la boîte de dialogue Choose Net afin d'exposer ce net pour la sélection.

Le processus d'extension du net ajoutera automatiquement un élément en série entre les deux nets — double-cliquez sur cet élément pour spécifier sa connectivité et ses paramètres dans la boîte de dialogue Device Properties. Le modèle d'élément en série est composé d'une source de tension en série avec une résistance, ce qui permet la modélisation de base de composants tels que résistances, inductances, diodes et interrupteurs, etc.

Dans ce cas, l'élément en série est le composant fusible F1, sélectionné dans les options de connectivité RefDes et auquel on attribue une Resistance interne nominale de 0.1Ω. Si l'élément en série était un composant semi-conducteur, tel qu'une diode, le paramètre Voltage Drop serait spécifié avec la valeur interne de Resistance du composant.

En suivant le schéma, l’étape suivante consiste à étendre le net D1_2 vers le net d’alimentation 5V via le composant de commutation S1. Comme ci-dessus, choisissez Extend Net dans le menu contextuel accessible par clic droit et sélectionnez le net à étendre dans la boîte de dialogue Choose Net.

L’élément série ajouté dans ce cas est S1, qui relie le net D1_2 au réseau de sortie 5V via les broches 3 à 2 (voir le schéma). Étant donné que l’entrée de commutation inutilisée de S1 (broche 1) est reliée à sa sortie (broche 2) et ne transporte pas de courant de charge, la broche 1 peut, à titre d’exemple, être retirée de l’analyse du réseau à l’aide des options de sélection des broches de la boîte de dialogue Device Properties – double-cliquez sur le champ Pin(s) de l’entrée de borne OUT.

Une charge peut maintenant être ajoutée à la section 5V des réseaux d’alimentation connectés – dans ce cas, celle du module d’affichage LCD1.

Lorsque l’analyse est relancée, les données ainsi que la représentation graphique dans l’éditeur PCB incluront les trois réseaux d’alimentation connectés et afficheront le courant calculé ainsi que la chute de tension à travers les éléments série d’interconnexion.

Inclusion de modèles de régulateurs de tension

Le PDN Analyzer propose des modèles actifs de régulateurs de tension (VRM) pouvant être insérés entre les réseaux de tension d’entrée et de sortie. Lorsqu’ils sont ajoutés aux réseaux d’alimentation PDNA, ils se manifestent à la fois comme une charge sur le réseau de tension d’entrée et comme une source sur le réseau de tension de sortie. Les options de modèle VRM incluent des régulateurs de tension linéaires, à découpage et à découpage avec détection à distance.

Le projet de référence SpiritLevel-SL1 utilise des régulateurs de tension linéaires pour produire les rails d’alimentation 3,3V (VCCO) et 1,8V (VCCINT). Lorsque le régulateur VCCO (U3) est ajouté au réseau de simulation PDNA, il est présenté comme une charge sur le réseau d’entrée 5V et comme une source pour le réseau 3,3V. 

Pour placer le régulateur linéaire U3 comme charge sur le réseau 5V (comme mis en œuvre dans la procédure ci-dessus), ajoutez une charge au réseau 5V et sélectionnez l’option VRM (Linear) comme Device Type dans la boîte de dialogue Device Properties. Définissez les connexions du modèle comme indiqué dans le schéma et spécifiez la broche Ref comme connexion GND de R14. Ce point de référence peut se trouver à un emplacement différent, et peut-être plus approprié, dans la zone immédiate du PCB, selon la disposition du réseau GND.

Pour finaliser le VRM, définissez son paramètre de tension de sortie (Vout: 3.3V) et, éventuellement, sa résistance de sortie (interne), son courant de polarisation au repos et toute Limits que vous souhaitez voir détectée pendant l’analyse.

Le PDNA offre un moyen d’ajouter automatiquement le modèle du côté sortie du VRM comme source au net de tension de sortie cible et, si nécessaire, de créer ce réseau.

Dans l’exemple, faites un clic droit sur le modèle de charge VRM qui vient d’être créé (Load2: U3) et sélectionnez l’option Add VRM To New Network. Cela créera automatiquement le réseau VCCO avec le modèle côté sortie du VRM (Source 1: U3) comme source de tension (3,3V).

Le nouveau réseau VCCO peut maintenant être sélectionné et une charge appropriée ajoutée. Dans l’exemple, il s’agit d’un courant de charge de 0,2A consommé par plusieurs broches du composant U1.

L’agencement du réseau d’alimentation terminé comprend désormais deux réseaux (PWR_IN et VCCO) reliés entre eux par le VRM 3,3V de type linéaire. Lorsque le niveau supérieur de la hiérarchie du réseau est sélectionné dans la structure de fichier PDNA actuelle, le graphique du réseau fournit une vue d’ensemble de type bloc des interconnexions des nets d’alimentation.

Une analyse PDN produira des résultats pour le réseau composite, y compris le VRM. Graphiquement, l’éditeur PCB affichera tous les réseaux lorsque le niveau supérieur de la hiérarchie du réseau est sélectionné dans l’interface PDNA. Sélectionnez un réseau individuel dans la liste pour limiter le graphique rendu à ce réseau, et activez/désactivez les options Net et Layer du panneau inférieur pour contrôler davantage l’affichage.

Le réseau de distribution d’alimentation du projet d’exemple peut être complété en ajoutant le VRM restant (U4) et son réseau de sortie d’alimentation 1,8V (VCCINT).

Ajoutez un VRM linéaire au réseau 5V comme décrit précédemment, et définissez son paramètre Vout sur 1.8V.

Ajoutez le VRM (ici, Load 3) à un nouveau réseau pour créer le réseau d’alimentation 1,8V (VCCINT).

Ajoutez une charge appropriée au réseau VCCINT – ici, les broches d’alimentation 1,8V du composant U1.

La hiérarchie des réseaux dans l’interface PDNA affichera désormais les trois réseaux interconnectés.

Une analyse PDN produira des résultats pour le réseau composite, y compris les VRM.

Notez à nouveau que le réseau GND inclut désormais le courant de retour des trois réseaux, qui utilisent les formes de couche GND communes. Son niveau maximal de densité de courant (65.8 A/mm2) est maintenant élevé et dépassera probablement les limites acceptables.

Localisation des problèmes d’intégrité de l’alimentation

Le PDN Analyzer offre une gamme complète d’informations graphiques et de données pouvant être utilisées pour évaluer et dépanner l’intégrité de l’alimentation d’une conception PCB analysée.

En reprenant l’exemple ci-dessus, l’analyse du chemin du réseau GND Top Layer indique la présence d’une densité de courant excessivement élevée, comme l’indique la lecture maximale de l’échelle à 65.8A/mm2. L’emplacement de la zone problématique n’est pas immédiatement évident, mais peut être mis en évidence à l’aide de la fonctionnalité Highlight Peak Values du PDNA.

Lorsqu’elle est sélectionnée, avec l’option Filter définie sur Maxima, la zone de densité de courant maximale sera mise en surbrillance et marquée sur le graphique d’analyse dans l’éditeur PCB.

Cliquez sur le bouton pour répéter la mise en surbrillance graphique, ou utilisez les boutons associés () pour parcourir dans l’ordre les lectures/emplacements des pics les plus élevés. Définissez les options Scope pour inclure les pics mis en surbrillance dans la zone PCB actuellement visible (In View)), ou tous ceux de l’ensemble du routage (Design) – cette dernière option effectuera un panoramique et un zoom sur chaque emplacement au fur et à mesure de la navigation.

Des informations supplémentaires sur une zone préoccupante peuvent être déduites en activant la fonctionnalité Show Arrows du PDNA, qui superpose plusieurs flèches graphiques indiquant la direction du courant (l’angle de la flèche) et son amplitude relative (la taille de la flèche) à cet emplacement. Dans cet exemple, cela confirme que la zone de forte densité correspond au chemin de retour du courant depuis U1 (en haut) vers la zone GND située à la périphérie inférieure de la carte.

Une façon de résoudre ce problème consiste à augmenter la largeur de la piste dans la zone concernée.

La modification du PCB peut être effectuée pendant que le PDN Analyzer est actif, ce qui permet d’améliorer progressivement le routage puis de relancer l’analyse. Cliquez sur le bouton Clear dans la zone Views pour désactiver les résultats PDNA dans l’éditeur PCB et procéder à la modification nécessaire du PCB.

L’analyse PDN peut ensuite être répétée (cliquez sur ) pour vérifier les résultats d’intégrité de l’alimentation. Les deux images ci-dessous illustrent la variation de la densité de courant dans le réseau GND (sur le Top Layer) due à l’augmentation de la largeur de piste à ce point critique – l’image du haut montre le résultat initial de densité de courant, tandis que l’image du bas montre le graphique de densité de courant après la modification du PCB.

Points à noter dans cette comparaison avant (image du haut) / après (image du bas) :

• Le niveau maximal de densité de courant dans la couche GND a été réduit à un niveau acceptable, soit environ un dixième de la valeur précédente – 65.8A/mm2  à 7.1A/mm2.
• Les zones de courant maximal, désormais beaucoup plus faibles, sont réparties plus uniformément dans les chemins de retour GND au lieu d’être concentrées en un seul emplacement problématique.
• Pour une comparaison graphique plus littérale, définissez manuellement l’échelle de densité de courant sur la valeur précédente – sélectionnez l’option d’échelle Manual, saisissez 65.8 dans le champ Max et cliquez sur le bouton pour actualiser l’affichage.

Violations des limites de densité de courant

Une manière plus objective de localiser et de résoudre les problèmes d’intégrité de l’alimentation dans les chemins de courant d’une conception PCB consiste à définir des limites spécifiques de densité de courant qui déclencheront une violation lorsqu’elles seront dépassées. Voir ci-dessous pour d’autres types de violations.

Les limites de densité de courant pour les couches de surface/internes et les vias sont spécifiées sous l’onglet Limits dans la boîte de dialogue Settings, qui s’ouvre en cliquant avec le bouton droit sur le nom de la simulation PDN en cours et en sélectionnant Settings dans le menu contextuel. Les paramètres de limite imposés s’appliqueront à toutes les couches de surface/internes et à tous les vias de la conception de la carte.

Les limitations de densité de courant spécifiées s’appliquent aux résultats de l’analyse en cours et peuvent être modifiées et réévaluées sans qu’il soit nécessaire de relancer la simulation – la détection des limites est un processus post-analyse. Tous les réseaux contenant des violations sont affichés avec un contour rouge en pointillés.

Dans l’exemple présenté ici, le réseau d’alimentation VCCO contient des violations de densité de courant. Lorsque le réseau VCCO lui-même est sélectionné, le chemin d’alimentation VCCO apparaît en violation grâce à son contour mis en évidence.

Placez le curseur sur le réseau en infraction pour afficher une liste contextuelle de ses violations actuelles et des détails associés. L’unique entrée dans ce cas indique que la densité de courant dans un via (approx. 34.5A/mm2) dépasse la limite définie (30A/mm2).

Double-cliquez sur l’entrée de violation pour effectuer un cross-probing vers son emplacement sur la carte (centrer et zoomer). Dans l’image ci-dessous, la vue graphique PDNA est réglée sur le mode 3D, ce qui met plus clairement en évidence le via concerné et ses connexions sur les couches Top/Bottom.

Les données associées à ce via, y compris l’indication de sa violation de densité de courant, sont disponibles sous l’onglet Via de l’interface PDNA.

La liste d’informations sur les vias s’applique à tous les réseaux inclus dans la conception actuelle. Basculez les en-têtes de colonnes Net et Current Density pour organiser la liste de façon à afficher les vias du réseau VCCO triés par densité de courant. Toute valeur de densité de courant dépassant la limite définie sera mise en évidence en rouge.

Autres violations

En plus de la détection des limites spécifiées de densité de courant, le PDN Analyzer détecte également les violations de performance ciblées du réseau, telles que tous les paramètres de limite spécifiés dans la configuration de simulation lors de l’ajout d’une Load, d’une Source ou d’un Series Element.

Ces paramètres de limite de simulation comprennent :

• La plage de tension acceptable au niveau d’une charge
• Le courant de sortie maximal d’une source
• La puissance dissipée autorisée dans une source de régulateur linéaire, ainsi que son courant de sortie maximal. Le courant de sortie maximal d’une source de régulateur à découpage. Le courant maximal traversant un élément série. Contrairement aux paramètres de simulation des éléments du réseau (tels que la tension de source ou les réglages de courant de charge), qui sont traités pendant l’exécution de l’analyse, la détection des violations de paramètres de limite (comme la tension minimale spécifiée au niveau d’une charge) est un processus post-analyse. Cela signifie qu’une modification de la valeur d’un paramètre de limite sera détectée immédiatement, sans qu’il soit nécessaire de relancer l’analyse de simulation.

  Lorsqu’un paramètre de limite a été spécifié (valeur non nulle), une violation de ce paramètre entraîne la mise en évidence de l’élément de réseau fautif dans le graphique de réseau de l’interface PDNA. Survolez l’élément avec le curseur pour voir ses paramètres et les résultats de l’analyse.

  Dans l’exemple ci-dessous, la puissance dissipée calculée dans Source 1 (régulateur de tension U1) a dépassé son paramètre maximal défini de dissipation de puissance de 2W.

  

  Des informations plus détaillées sur les performances d’un réseau d’alimentation sont disponibles sous son onglet de réseau, qui présente une vue tabulaire des données de résultats d’analyse et inclut les valeurs calculées de consommation de puissance du réseau.

  

  Exemple 3

  Cet exemple démontre l’application des modèles de simulation d’alimentation à découpage (SMPS) du PDN Analyzer (VRM) dans un réseau d’alimentation, et montre comment un modèle de réseau mis à jour peut fournir un résultat d’analyse de puissance plus précis. L’exemple donne également un aperçu de l’utilisation des fonctions Voltage Probe et Contour du PDNA pour afficher les données de tension à des points ou zones spécifiques de la forme du routage de la carte.

  L’exemple est basé sur le projet de référence d’Altium DB46 Xilinx Daughter Board, et se concentre sur la section SMPS (U5) utilisée pour le réseau d’alimentation 1,2 V de la conception (1V2).

  

  Là encore, les conditions préalables pour cet exemple de simulation PDN sont les suivantes :

  • le projet DB46 Xilinx Daughter Board est ouvert dans Altium Designer
  • l’application PDN Analyzer est active (Tools » PDN Analyzer)
  • les réseaux DC de la conception PCB ont été identifiés dans la boîte de dialogue PDN Analyzer DC Net Identification, comme indiqué ci-dessus. Notez que, pour cet exemple, les réseaux LX et AGND sont également requis.

  Commencez le processus de construction du réseau d’alimentation d’exemple en spécifiant le réseau d’alimentation d’entrée dans une nouvelle simulation (sélectionnez File » New Simulation, si nécessaire). Comme l’indique le schéma ci-dessus, le <Power Net> du PDN est 5V et le <Ground Net> est GND. Le Source pour le réseau 5 V est le connecteur d’en-tête HDR_T1 ou HDR_B1.

  VRM à découpage

  Le modèle du circuit SMPS de la conception est ajouté au réseau d’alimentation 5 V en choisissant VRM(SMPS) comme Device Type de charge dans la boîte de dialogue Device Properties. Comme l’indique le schéma du modèle dans la boîte de dialogue, les ensembles de broches IN et OUT sont définis séparément.

  Pour définir correctement ce modèle pour le circuit, spécifiez LX comme sortie, U5 pour les options RefDes et 1.2V comme paramètre Vout – comme indiqué dans le schéma ci-dessus. Vous pouvez éventuellement définir les paramètres Rout et d’efficacité/courant pour qu’ils correspondent au composant SMPS utilisé.

  

  Complétez l’implémentation du modèle SMPS en ajoutant le VRM à son réseau de sortie (Add VRM To New Network), qui sera automatiquement sélectionné comme réseau LX. Le réseau LX peut ensuite être étendu pour inclure le réseau d’alimentation 1,2 V, conformément au schéma.

  

  Les réseaux LX et 1V2 sont reliés par l’élément série L1 (l’inductance buck du SMPS), qui doit être configuré pour présenter une résistance série appropriée. Celle-ci est fixée à une valeur relativement élevée de 0.2Ω pour les besoins de cet exemple.

  

  Enfin, ajoutez U4 comme charge 0.3A sur le réseau 1V2 et spécifiez un écart de tension de charge acceptable de +/-5%. Notez que les options de limite de densité de courant sous l’onglet Limits de la Settingsboîte de dialogue doivent être réglées sur 0 (condition par défaut No Limit) pour cet exemple.

  

  Exécutez l’analyse et notez que la charge sur le réseau composite LX indique une violation, due au fait que la tension du réseau 1V2 au niveau de la charge (U4) est inacceptablement basse (environ 1.14V).

  

  Sonde de données

  En plus de l’interprétation visuelle du graphique PDNA et de l’échelle dans l’éditeur PCB, le PDN Analyzer offre un certain nombre d’outils pour interpréter les résultats d’analyse dans des zones ou points spécifiques du routage de la conception, comme le Probe actif.

  L’outil Probe permet d’enregistrer et de comparer les données de tension ou de densité de courant à des points désignés dans le routage de la conception. La polyvalence de l’outil fournit un moyen d’évaluer avec précision les résultats de données analysées sur n’importe quel réseau ou couche. Dans cet exemple toutefois, il peut être utilisé pour confirmer la source de la chute de tension inacceptable au niveau de la charge du réseau 1V2 – qui est clairement due à la résistance de l’élément série L1.

  Pour effectuer une mesure différentielle à la sonde de la tension sur le réseau 1V2, commencez par régler le PNDA pour n’afficher que Layer MidLayer 1 (qui est le chemin principal 1,2 V vers U4), et Net 1V2. Sélectionnez le bouton pour ouvrir la boîte de dialogue Probe et activer le premier emplacement de sonde (). Utilisez le réticule du curseur pour désigner le point de tension le plus élevé (la source du réseau 1V2 sur cette couche), puis cochez l’option Difference de la sonde  et désignez le second emplacement () – le point de tension le plus bas, au niveau de la charge U4.

  

  Notez que la lecture Difference de la sonde indique une chute de tension d’environ seulement 3mV pour le chemin du réseau. Vérifiez de la même manière le chemin du réseau LX (Top et Bottom Layer actifs), qui montrera une chute de tension d’environ seulement 0.5mV.

  

  La réalisation d’un test de différence de tension à la sonde between les deux réseaux (Net LX et 1V2 activés, Top et Bottom Layer) montre une chute de 60mV aux bornes de l’inductance L1, qui constitue la perte de tension principale déclenchant cette violation d’analyse particulière.

  

  Bien que l’investigation par sonde de tension présentée ici ait permis de déterminer la cause principale des pertes IR dans le réseau d’alimentation, cela aurait pu être résolu plus directement en inspectant les données de tension des broches du composant sous l’onglet Pins du PDNA. La fonction Probe est idéalement adaptée à des investigations plus détaillées, où sa précision de localisation peut être pleinement exploitée.

  VRM SMPS avec détection distante

  Le circuit d’alimentation à découpage utilisé dans cet exemple emploierait normalement une inductance (L1) avec une valeur de résistance beaucoup plus faible ; toutefois, les résultats d’analyse ici mettent en évidence que le modèle SMPS de base ne peut pas prendre en compte les pertes à travers L1 – bien que, de manière générale, cela ne poserait pas de problème dans un circuit pratique.

  Dans le circuit SMPS du projet d’exemple, la rétroaction de tension détectée par U5 (à la broche 8) provient de la chaîne de résistances R25–R26, située entre le réseau de sortie 1V2 et le réseau de masse analogique AGND. Ce dernier est relié au réseau GND via une résistance de liaison 0Ω R118.

  

  Notez que, pour les besoins de cet exemple, le projet de référence source DB46 Xilinx Daughter Board a été modifié pour inclure une liaison de réseau basée sur une résistance (R118) entre les réseaux GND et AGND, à la place de la connexion cuivre directe.
  

  Pour modéliser plus précisément le comportement du circuit autour de U5, le modèle Switch Mode à détection distante du PDNA peut être appliqué à la place du composant SMPS standard. Ce modèle offre des bornes de détection de tension séparées (S+ et S-) qui peuvent être « attachées » à n’importe quelles broches des réseaux de sortie spécifiés – comme celles de la chaîne de résistances de détection de tension dans ce circuit.

  La première étape pour créer un modèle de réseau plus complet pour le circuit SMPS U5 consiste à ajouter le réseau AGND au réseau existant GND. Utilisez l’option Extend Network et sélectionnez le réseau AGND.

  

  Le réseau AGND est relié au réseau GND via la résistance R118, comme indiqué dans le schéma ci-dessus, qui doit être réglée sur une valeur de Resistance0Ω.

  

  Pour mettre à jour le modèle SMPS dans le réseau LX, supprimez le dispositif source existant U5 (Source 1), puis ajoutez à sa place le modèle alternatif SMPS Sense. Définissez les connexions des bornes IN et OUT du modèle comme précédemment. Les bornes de détection (S+/S-) sont définies à chaque extrémité de la chaîne de résistances de rétroaction du circuit, comme indiqué dans le schéma.

  

  Propagez le modèle SMPS de remplacement du réseau LX vers le réseau source 5V, afin que les réseaux correspondent, en supprimant son U5 Load puis en appliquant l’option Add VRM To Existing Network » 5V Source dans le réseau LX.

  Le circuit mis à jour peut ensuite être analysé de nouveau afin d’évaluer les résultats.  Comme le montre l’image ci-dessous, la tension de charge est désormais bien dans les limites de l’exigence +/-5% et n’indique pas de violation. En réponse à la détection de la tension de sortie au niveau du réseau 1V2, le SMPS a compensé la perte de tension dans l’élément en série L1 ; ainsi, la tension au niveau du réseau LX est plus élevée de 60mV.

  

  Bien que l’utilisation du modèle avancé SMPS-sense pour ce circuit particulier fournisse des résultats d’analyse plus précis, l’utilisation pratique de dispositifs SMPS avec capacités de détection à distance peut impliquer des connexions directes sur le PCB entre les bornes de détection et la charge elle-même, plutôt qu’un réseau de rétroaction voisin. Dans ce cas, les deux lignes de détection (S+ et S-) seraient acheminées par des pistes PCB dédiées jusqu’à, ou à proximité de, leurs extrémités respectives de la charge.

  Contour de tension

  La décision de l’emplacement optimal des lignes de détection à distance d’un SMPS (comme décrit ci-dessus) est l’une des nombreuses utilisations possibles de la fonctionnalité Voltage Contour du PDN Analyzer, qui indique graphiquement les principaux points de transition de tension dans le routage de la carte.

  Cette fonctionnalité permet de superposer des lignes de contour de tension en pointillés sur la ou les couches affichées dans les graphiques de l’éditeur PCB. Plusieurs lignes de contour peuvent être définies et affichées soit en pourcentage de la chute de tension du réseau, soit en tensions absolues — voir les options Indicate.

  

  En plus de l’ensemble des lignes de contour définies à des pourcentages spécifiés, une ligne supplémentaire peut être incluse à l’aide de l’option Slider, qui fournit une méthode d’ajustement continu pour définir un point de transition de ligne.

  Pour déterminer, par exemple, un point de détection positif de charge approprié pour un SMPS, il serait souhaitable que la ligne de détection se connecte à moins de 20% de la chute de tension au niveau de la charge. Pour l’exemple SMPS-sense illustré ci-dessus, une piste de ligne de détection depuis U5 (S+) se connecterait à la zone d’alimentation du réseau 1V2 en tout point pratique entre les broches de charge U4 (à gauche) et la ligne de contour de tension 20%.

  

  De même, pour déterminer des emplacements de prise appropriés pour la ligne de détection négative (S-) du SMPS (U5), une ligne de contour de tension de, par exemple, 80% pourrait être définie pour le chemin de retour de la charge (U4) dans la couche GND. Dans ce cas, puisqu’il s’agit d’un courant de retour négatif de la charge, l’emplacement souhaitable sur le plan de masse pour la connexion de la ligne de détection négative se situerait à l’intérieur du périmètre de la ligne de contour 80%.

  

  Rapport d’analyse

  Pour enregistrer les résultats d’une analyse d’intégrité de puissance en vue d’un examen ultérieur ou de leur diffusion aux parties prenantes, le PDN Analyzer propose une fonction Report de données et de documentation. La fonctionnalité Report génère un document très complet au format HTML qui inclut des graphiques et des données à la fois sur les résultats de l’analyse en cours et sur la conception de la carte elle-même.

  Sélectionnez le bouton pour configurer les options du rapport dans la boîte de dialogue HTML Report. Cochez les cases d’inclusion Results pour définir le niveau de détail inclus dans le rapport et vérifiez les images capturées à inclure dans le dossier du rapport () — utilisez le bouton dans l’interface principale pour capturer des images des résultats d’analyse.

  

  Cliquez sur le bouton pour générer le rapport HTML interactif et ouvrir son dossier hôte, qui inclura toutes les images (y compris celles capturées) ainsi que le fichier de configuration d’analyse associé (*.pdna).