New in Altium Designer

Cette page détaille les améliorations incluses dans les versions d’Altium Designer, Altium Designer Develop et Altium Designer Agile. En plus d’apporter une série d’améliorations qui développent et font mûrir les technologies existantes, chaque mise à jour intègre également un certain nombre de correctifs et d’améliorations dans l’ensemble du logiciel, sur la base des retours remontés par les clients via le système BugCrunch de la communauté AltiumLive, afin de vous aider à continuer à créer des technologies électroniques de pointe.

Altium Agile and Altium Designer users : lorsque vous mettez à jour votre installation d’Altium Designer Agile ou d’Altium Designer vers une version plus récente et que vous utilisez une licence Standalone ou Private Server, il se peut que vous deviez réactiver/actualiser la licence pour pouvoir accéder aux nouvelles fonctionnalités et les utiliser. Pour plus d’informations, consultez les pages suivantes :

Version 26.5

Altium Designer Develop – Released: 8 April 2026 – Version 26.5.0 (build 11)
Altium Designer Agile – Released: 8 April 2026 – Version 26.5.0 (build 17)
Altium Designer – Released: 8 April 2026 – Version 26.5.0 (build 11)

Notes de version pour Altium Designer

Amélioration de la capture de schéma

Ajout de la possibilité de définir la marge verticale d’une broche

Vous pouvez désormais définir une marge verticale personnalisée pour le désignateur et le nom d’une broche. Cela vous donne un contrôle total sur les marges horizontales (X) et verticales (Y). Les marges peuvent être définies globalement sur la Schematic - General page de la boîte de dialogue Preferences dans la zone Pin Settings, dans les champs Designator et Margin (X/Y). Pour définir les marges localement, utilisez les champs Margin (X/Y) dans le panneau Properties

Définissez globalement les marges verticales des broches sur la page Schematic - General de la boîte de dialogue Preferences .

Définissez localement les marges verticales des broches dans le panneau Properties .

 

La marge verticale de la broche est définie à l’aide des nouveaux champs Pin Designator Vertical Margin et Pin Name Vertical Margin dans les panneaux List et la boîte de dialogue Find Similar Objects. En outre, deux nouveaux mots-clés de requête sont disponibles dans la catégorie SCH Functions\Fields – PinDesignator_CustomPosition_VerticalMargin et PinName_CustomPosition_VerticalMargin – pour cibler la marge verticale de ces deux propriétés lors de la création d’expressions de requête logiques.

Pour plus d’informations, consultez la page Création d’un symbole schématique.

Amélioration de la conception PCB

Protection de la propriété intellectuelle ODB++ (bêta ouverte)

Cette version apporte la possibilité de configurer les paramètres ODB++ afin de protéger votre précieuse propriété intellectuelle (IP) en limitant ce qui est généré.

Dans la boîte de dialogue ODB++ Setup, vous pouvez sélectionner les couches de signal à exporter dans les données générées. En outre, vous pouvez contrôler si la netlist est incluse et, si oui, si elle doit être neutralisée (en remplaçant les noms de nets par Net_[1-…]). Vous pouvez également contrôler l’inclusion des composants, avec la possibilité de supprimer les propriétés des composants (paramètres).

Les informations de chemin de dossier seront également supprimées des fichiers de rapport générés ([Design name].REP) et des fichiers de règles (odb\user\[Design name].RUL).

Il existe actuellement une limitation : les données ODB++ générées sans aucune couche de signal ni diélectrique, avec en plus l’exportation des données de paires de perçage, ne pourront pas être importées dans CAMtastic dans une version antérieure d’Altium Designer. Il est conseillé de suivre l’une des solutions de contournement suivantes :

  • Importez les données ODB++ générées dans l’éditeur CAMtastic de cette dernière version d’Altium Designer. Elles pourront ensuite être enregistrées et s’ouvriront correctement dans l’éditeur CAMtastic d’une version antérieure du logiciel.

  • Si vous devez exclure toutes les couches cuivre/diélectrique des données ODB++ générées, désactivez également l’exportation des paires de perçage.

  • Si vous exportez des paires de perçage, incluez au moins une couche de signal dans les données ODB++ exportées.

Cette fonctionnalité est en bêta ouverte et disponible lorsque l’option ODB.IntellectualPropertyProtection est activée dans la boîte de dialogue Advanced Settings dialog.

Pour plus d’informations sur la préparation des données de fabrication ODB++, consultez la page Préparation des données de fabrication.

Amélioration du wire bonding

Améliorations 3D du wire bonding (bêta ouverte)

Cette version apporte une prise en charge améliorée des fils de bonding dans la vue 3D d’une carte. Cela comprend :

  • Des contrôles d’édition supplémentaires pour définir la forme/le profil d’un fil de bonding. Vous pouvez désormais spécifier un Angle (α) de départ et un Angle (β)de fin.

    Notez que lorsque Angle (α) est défini sur 90, la valeur de Angle (β) est définie automatiquement et ne peut pas être modifiée.

    L’option Die Bond Type a été renommée Type, avec une sélection plus intuitive qui reflète le début et la fin du fil de bonding (soit Ball - Wedge ou Wedge - Wedge). Vous avez également la possibilité d’activer et de spécifier un Override Color pour un fil de bonding. Cela permet de distinguer les différents « niveaux » de fils de bonding associés à différents cycles d’une machine de wire bonding lors de la génération d’un schéma d’assemblage de wire bonding.

  • La possibilité de placer des die pads et des fils de bonding sur des corps 3D génériques (formats de modèle STEP, SOLIDWORKS Part et Parasolid, ainsi que des corps 3D extrudés). Lorsqu’ils sont placés sur un corps 3D générique, les die pads seront automatiquement placés à la hauteur du corps sous le centre du pad.

    Dans cet exemple, un modèle au format Parasolid est utilisé comme die.
    Dans cet exemple, un modèle au format Parasolid est utilisé comme die.

  • L’inclusion des objets fil de bonding dans la vérification Component Clearance, afin de détecter les violations d’espacement entre les fils de bonding et d’autres objets (hors fils de bonding) dans l’espace 3D.

    Exemple de collision détectée entre un fil de bonding et un corps 3D.
    Exemple de collision détectée entre un fil de bonding et un corps 3D.

    Notez que la distance entre fils de bonding est détectée, comme auparavant, via l’utilisation d’une règle Wire Bonding rule.

  • Les objets fil de bonding sont désormais inclus lors de l’exportation d’un PCB aux formats STEP et Parasolid.

En outre, les couleurs utilisées pour les fils de bonding dans la conception PCB sont désormais prises en compte lors du placement d’une vue de fabrication de carte, d’une vue d’assemblage de carte et d’une vue de composant dans un dessin de fabrication PCB (*.PCBDwf). Vous pouvez choisir d’utiliser la couleur de couche ou la couleur de remplacement (si elle est spécifiée pour les fils de bonding côté PCB).

Exemple de vue d’assemblage de carte dans Draftsman avec les fils de bonding affichés avec leurs couleurs de remplacement. Notez que la couche Wire Bonding concernée doit être activée dans l’onglet Layer du panneau Properties de la vue.

Exemple de vue de fabrication de carte dans Draftsman avec les fils de bonding affichés avec leurs couleurs de remplacement. Notez que la couche Wire Bonding concernée doit être activée dans l’onglet Layer du panneau Properties de la vue.

Exemple de vue de composant dans Draftsman avec les fils de bonding affichés avec leurs couleurs de remplacement.

 

De plus, lors de l’utilisation de la prise en charge améliorée des fils de bonding, les fonctionnalités suivantes sont disponibles :

  • Bond WiresProperties est désormais disponible comme objet dans le filtre de sélection, accessible depuis l’Active Bar et le panneau Properties (filtrage avant et après sélection) – .

  • Bond WirePCB List a été ajouté comme type d’objet distinct (lors du filtrage de l’affichage des objets) dans les panneaux PCB List et PCBLIB List.

  • Lors de l’utilisation des Layer Sets, les couches Die et Wire Bonding font désormais partie du jeu de couches Signal Layers – .

Cette fonctionnalité est en bêta ouverte et disponible lorsque l’option PCB.Wirebonding.3DImprovements est activée dans la boîte de dialogue Advanced Settings dialog.

Pour plus d’informations sur le wire bonding, consultez la page Wire Bonding.

Améliorations de la gestion des données

Panneau de réutilisation de conception amélioré (bêta ouverte)

Cette fonctionnalité vous offre la dernière version améliorée du panneau Design Reuse lorsque vous travaillez avec des blocs de réutilisation et des snippets.

Cette fonctionnalité est en bêta ouverte et disponible lorsque l’option UI.ModernDesignReusePanel est activée dans la boîte de dialogue Advanced Settings dialog. Afin de permettre la poursuite du développement et des remaniements, la fonctionnalité « Formal Design Reuse Blocks » a été retirée de la bêta fermée, ainsi que son option associée (System.DesignReuse2.0).

Pour plus d’informations, consultez la page Utilisation des blocs de réutilisation.

Gestion améliorée des modèles d’empreinte dans l’Item Manager

Le Item Manager a été amélioré pour traiter le cas où un composant Workspace possède plusieurs modèles d’empreinte définis et où le modèle actuellement assigné voit ensuite son nom modifié.

Un composant Workspace peut avoir plusieurs modèles d’empreinte assignés. Si le modèle d’empreinte actuellement assigné voit ensuite son nom modifié et est réenregistré dans le Workspace (ce qui crée une nouvelle révision du modèle d’empreinte), puis que le composant Workspace lui-même est réenregistré dans le Workspace (créant une nouvelle révision du composant qui utilise la nouvelle révision du modèle d’empreinte), les instances du composant déjà placées dans une conception doivent être mises à jour vers la dernière révision. Dans ce cas, les commandes Automatch et Update to latest revision du Item Manager peuvent être utilisées. Ces fonctionnalités assignent désormais correctement la dernière révision du modèle d’empreinte dont le nom a été modifié.

Des instances d’un composant auquel plusieurs empreintes sont assignées sont placées dans une conception (R207 et R208).

Les noms des modèles d’empreinte assignés au composant ont été modifiés.

Après utilisation de la fonctionnalité Update to latest dans le Item Manager, les empreintes sont correctement assignées aux composants mis à jour. 

 

Pour plus d’informations sur le Item Manager, consultez la page Gestion du contenu avec l’Item Manager.

Vérification de la dernière révision dans l’édition par lot des composants

La vérification de règle de composant Revision that is being edited is not latest est désormais correctement prise en compte lors de la modification d’un ou de plusieurs composants du Workspace à l’aide de l’éditeur de composants en mode Batch Component Editing. Cela garantit que des violations sont signalées lorsqu’un composant modifié n’est pas la dernière révision disponible dans le Workspace.

Dans l’exemple ci-dessous, quatre révisions de composants sont modifiées dans l’éditeur de composants en mode Batch Component Editing. Aucune de ces révisions n’est la plus récente (c’est-à-dire que des révisions ultérieures de ces composants sont disponibles dans le Workspace), et une violation est signalée pour chacune d’elles. 

Pour plus d’informations sur la vérification d’un composant avant son enregistrement dans un Workspace, consultez la page Validating a Component.

Fonctionnalité désormais entièrement publique dans Altium Designer 26.5

La fonctionnalité suivante est désormais officiellement publique dans cette version :

Fonctionnalité supplémentaire dans Altium Designer 26.5

  • Prise en charge partielle des dépôts LFS: une nouvelle option de paramètres avancés – VCS.AllowLFSRepos – est disponible dans la boîte de dialogue Advanced Settings dialog avec cette version et, lorsqu’elle est activée, elle rétablit la capacité partielle précédente d’utiliser des dépôts LFS lors de l’utilisation du contrôle de version Git. ATTENTION : Altium Designer ne prend pas entièrement en charge l’utilisation de dépôts LFS et, dans certains cas, cela peut entraîner une perte de données utilisateur.

Version 26.4

Altium Designer Develop – Released: 19 March 2026 – Version 26.4.1 (build 13)
Altium Designer Agile – Released: 19 March 2026 – Version 26.4.1 (build 25)
Altium Designer – Released: 19 March 2026 – Version 26.4.1 (build 12)

Notes de version pour Altium Designer

Version 26.3

Altium Designer Develop – Released: 5 February 2026 – Version 26.3.0 (build 5)
Altium Designer Agile – Released: 5 February 2026 – Version 26.3.0 (build 18)
Altium Designer – Released: 5 February 2026 – Version 26.3.0 (build 6)

Notes de version pour Altium Designer

Version 26.2

Altium Designer Develop – Released: 8 January 2026 – Version 26.2.0 (build 10)
Altium Designer Agile – Released: 8 January 2026 – Version 26.2.0 (build 28)
Altium Designer – Released: 8 January 2026 – Version 26.2.0 (build 7)

Notes de version pour Altium Designer

Version 26.1

Altium Designer Develop – Released: 3 December 2025 – Version 26.1.0 (build 6)
Altium Designer Agile – Released: 3 December 2025 – Version 26.1.0 (build 13)
Altium Designer – Released: 3 December 2025 – Version 26.1.0 (build 7)

Notes de version pour Altium Designer

 

AI-LocalizedAI-localized
If you find an issue, select the text/image and pressCtrl + Enterto send us your feedback.
Feature Availability

The features available to you depend on which Altium solution you have – Altium Develop, an edition of Altium Agile (Agile Teams or Agile Enterprise), or Altium Designer (on active term).

If you don’t see a discussed feature in your software, contact Altium Sales to find out more.

Legacy Documentation

Altium Designer documentation is no longer versioned. If you need to access documentation for older versions of Altium Designer, visit the Legacy Documentation section of the Other Installers page.

Contenu