Руководство по PDN Analyzer v2 на основе примеров

Приложение PDN Analyzer (PDNA) относительно простое в использовании и, по сути, сводится к настройке параметров сети PI-DC моделирования, запуску симуляции и последующей интерпретации результатов. Данные, используемые в симуляции силовой сети в PDN Analyzer, берутся напрямую из текущего загруженного проекта PCB, который можно итеративно редактировать для улучшения целостности питания (power integrity) по цепям питания, после чего повторно запускать PDN-симуляцию для проверки результатов.

В этом демонстрационном руководстве по работе с PDN Analyzer используются два эталонных проекта, доступных в Altium:

• Проект SpiritLevel-SL1: скачать ZIP
• Проект DB46 Xilinx Daughter Board: скачать ZIP

В этом руководстве предполагается, что PDN Analyzer доступен в вашем экземпляре Altium Designer, и что у вас есть базовое понимание принципов PI-DC (DC Power Integrity), которые используются.

См. страницу PDN Analyzer для информации о доступе к функциональности PDN Analyzer, а также об основах PI-DC моделирования.

Интерфейс PDN Analyzer

Интерфейс расширения PDN Analyzer вызывается как немодальное окно Altium Designer, которое можно разместить в любом удобном месте рабочей области или на другом экране, если он доступен. Чтобы открыть основное PDN Analyzer окно, откройте схему или PCB‑документ проекта и выберите приложение в меню Tools (Tools » PDN Analyzer).

GUI PDN Analyzer с выбранной одной сетью питания. Конфигурации отображения и результатов доступны в нижней панели.

Окно GUI PDNA организовано так, что верхняя часть предназначена для управления файлами/сетями и интерактивного представления текущей выбранной(ых) сети(ей) питания, а нижняя панель предоставляет доступ к параметрам анализа, настройкам отображения и данным результатов. PDNA версии 2 поддерживает несколько взаимосвязанных сетей, что позволяет анализировать DC power integrity всей конструкции PCB как иерархическую структуру или как отдельные силовые сети.

GUI PDN Analyzer с выбранной полной иерархией силовых сетей. Отображение включённых сетей и слоёв управляется в нижней панели.

Интерфейс PDN также предлагает компактный режим экрана (File » Compact Layout), в котором отсутствует нижняя панель — это удобно для горизонтального/вертикального докинга в основном окне Altium Designer. Чтобы включить докинг окна для компактного или стандартного режимов, щёлкните правой кнопкой мыши по строке заголовка интерфейса PDNA, выберите Allow Dock в контекстном меню и затем вариант Horizontally или Vertically.

См. сворачиваемый раздел ниже с подробностями о пользовательском интерфейсе панели PDN Analyzer. 

PDN Analyzer Panel

Режимы компоновки

Закрепляемую панель PDN Analyzer лучше всего использовать совместно с PCB Editor, чтобы визуальные результаты выполненного анализа сразу были видны в медной топологии (copper layout) платы. В плавающем (незакреплённом) режиме панель можно перенести на второй монитор, сохраняя визуальный доступ к PCB Editor, либо закрепить панель вертикально/горизонтально в основном окне проектирования, чтобы разделить экранное пространство с PCB Editor.

Для последнего случая панель предлагает компактный режим интерфейса, который переносит основную область конфигурации в отдельную вкладку (Config). Чтобы переключиться в этот режим, выберите опцию Compact Layout в выпадающем меню кнопки на панели конфигурации/вкладке.

В режиме Compact Layout панель Configuration становится доступной через вкладку, что экономит место на экране для PCB Editor.

Конфигурация

Панель Configuration (или вкладка Config) предназначена для управления сетью симуляции и отображает интерактивное графическое представление текущей выбранной(ых) сети(ей) питания.

Управление симуляцией и сетями

Раздел слева в панели/вкладке Configuration используется для управления файлами симуляции и предоставляет иерархический вид загруженных силовых сетей симуляции. Можно выбирать как всю структуру сети, так и отдельные силовые сети. Параметры раздела включают:

• Выпадающее меню .
  • New Simulation – начать новую PDN‑симуляцию на основе одной сети питания/земли.
  • Open – открыть ранее сохранённый или примерный файл конфигурации симуляции (*.pdna).
  • Save – сохранить активную конфигурацию симуляции на диск под текущим именем.
  • Save As – сохранить активную конфигурацию симуляции на диск под заданным именем.
  • Explore – открыть проводник Windows в расположении активной симуляции.
  • Explore Samples – открыть проводник Windows в расположении примерного проекта из установки (хранится как zip‑архив) — распакуйте этот проект в удобное место. Обратите внимание: проект также включает набор примерных файлов конфигурации PDN Analyzer, где каждый настроен на определённую температуру меди; 25°C (номинально), 100°C, 175°C.
  • Compact layout – альтернативный режим экрана, описанный выше.
• Right click options – доступно при щелчке правой кнопкой мыши по имени симуляции верхнего уровня.
  • Import (1.x) – загрузить конфигурацию симуляции, сохранённую в предыдущей версии 1.xx PDN Analyzer (*.pidc_config).
  • New Network – создать новую сеть базового уровня в текущей конфигурации симуляции.
  • Remove – выгрузить выбранную симуляцию.
  • Delete – удалить выбранную сеть из симуляции (доступно как опция по правому клику на имени отдельной сети).
  • Clear Results – сбросить результаты анализа силовой сети, включая кэшированные от предыдущего запуска симуляции.
  • Revert – восстановить последние результаты анализа симуляции и соответствующую конфигурацию.
  • Save – сохранить активную конфигурацию симуляции на диск под текущим именем (*.pdna).
  • Save As – сохранить активную конфигурацию симуляции на диск под заданным именем.
  • Copy – клонировать симуляцию выбранной сети.
  • Explore – открыть папку /PDNAnalyzer_Output текущей симуляции в проводнике Windows. Обратите внимание: там находится подробный файл журнала событий для последнего запуска симуляции (PDNAnalyzer.log).
  • Settings – открыть диалог Settings dialog для текущей конфигурации симуляции. Настройки можно экспортировать/импортировать (*.pdna.settings) и сбросить к значениям по умолчанию.
    
    В диалоге есть вкладки:
    • Simulation – задайте параметры проводимости металла (Metal Conductivity) для физической меди платы и вес (толщину стенки) переходных отверстий (Vias), соединяющих слои.
    • Limits – задайте предельные значения максимальной плотности тока, определяемые симуляцией, как для медных слоёв, так и для Vias двух размеров.
    • Misc – задайте параметры симуляции, такие как единицы измерения прикладываемой плотности тока и сглаживание данных (Noise Filtering), а также схему смещения напряжения (voltage offset), используемую для задания нулевой опорной точки напряжения в проекте.
• Кнопка , которая открывает диалог PDN Analyzer DC Net Identification — он также открывается при первом запуске PDN Analyzer. Система попытается автоматически обнаружить подходящие DC‑сети питания в текущем проекте PCB.
  
  Используйте параметры диалога, чтобы корректно идентифицировать DC‑сети и их номинальные уровни напряжения.
  • Qualifiers – при необходимости снимите фильтры‑квалификаторы, чтобы корректно определить DC‑сети проекта. Фильтры основаны на количестве соединений и распространённой номенклатуре силовых сетей.
  • Potential DC Nets – табличный список идентифицированных в проекте силовых сетей. Используйте Enable all и/или Hide rejected, чтобы заполнить список по мере необходимости для анализа DC‑питания.
    • Name – имя сети, извлечённое из данных сетей (net data) платы. Используйте связанное поле поиска, чтобы фильтровать список по введённому ключевому слову.
    • Nominal Voltage – введите подходящее напряжение для силовых сетей как исходные данные для анализа.
    • Select – используйте флажки, чтобы указать, какие сети должны быть зарегистрированы (идентифицированы) PDN‑симуляцией.
    • Reject/Add Selected – используйте кнопки и , чтобы управлять тем, какие сети попадают в список Currently Identified DC Nets.
  • Currently Identified DC Nets – табличный список силовых сетей, которые будут доступны PDN‑симуляции, заполняемый из списка Potential DC Nets.
    • Select – используйте флажки, чтобы выбрать сети, которые будут удалены (перемещены из списка идентифицированных сетей обратно в список потенциальных сетей) кнопкой .

Щёлкните по записи сети, чтобы выполнить кросс‑пробинг к этой сети в PCB Editor.

• Кнопка , которая запускает процедуры симуляции и анализа силовой сети. Эта кнопка активна, когда силовая сеть и связанные с ней данные полностью настроены, что обозначается значками‑галочками рядом с метками Ground, Power, Source и Load в графической диаграмме силовой сети.

Графика силовой сети

Основная часть панели Configuration предоставляет интерактивное графическое представление структуры силовой сети, выбранной в дереве сетей симуляции (слева). Когда выбрано имя симуляции верхнего уровня, графика показывает общую связность подсетей питания — дважды щёлкните по графическому элементу подсети, чтобы открыть эту подсеть. Интерактивная графика также используется для построения силовой сети на основе данных сетей и связности (connectivity) PCB‑проекта — через опции по правому клику или двойным щелчком по графическим элементам.

Наведите курсор на активный элемент (Source, Load, последовательное устройство и т. п.), чтобы увидеть сводку его свойств, связности и, при наличии, результатов анализа.

► См. Пример 1, Пример 2 и Пример 3 ниже для подробной информации о создании различных типов силовых сетей.

Щёлкните правой кнопкой мыши по графике конфигурации или одному из её элементов, чтобы получить доступ к следующим опциям:

• New Network

Идентификация DC-сетей

Когда PDN Analyzer впервые открывается для проекта PCB, он пытается определить все DC-сети питания по данным цепей (net) проекта, опираясь на распространённые правила именования сетей питания.  Если определены не все потенциальные сети питания, снимите выделение с соответствующих параметров фильтра Qualifiers или, чтобы увидеть все сети, выберите параметр Enable all nets for filtering.

Используйте флажки Select, чтобы выбрать, какие сети питания будут доступны анализатору PDNA, и введите подходящие уровни напряжения в соответствующие поля Nominal Voltage. Нажмите кнопку Add Selected, чтобы заполнить список Currently Identified DC Nets и подтвердить эти сети как идентифицированные сети питания.

Обратите внимание: двойной щелчок по записи сети в списке диалога выполнит кросс-пробинг к этой сети в разводке PCB.

Ниже приведены примеры анализа, демонстрирующие основные возможности и функции PDN Analyzer. Каждый пример показывает лишь одну из множества возможных конфигураций параметров, которые можно использовать для оценки целостности питания сети разными способами — в зависимости от интересующего аспекта. Обратите внимание: успешно завершённый анализ можно сохранить как файл конфигурации PDNA (*.pdna) и загрузить в любое время — File » Save As и File » Open (по умолчанию в папке проекта PDNAnalyzer_Config)

Пример 1

Этот пример демонстрирует основы настройки моделирования целостности питания для простой сети питания и её токовых нагрузок. Он настроен для оценки распределения шины питания 5V и её обратного пути по земле в эталонном проекте SpiritLevel-SL1 при нагрузке ЖК-дисплеем конструкции. В данном случае шина питания 5V рассматривается как простой источник напряжения, а подключённые к ней сети (например, через переключатель S1) не включаются.

Предварительные условия для этого примера моделирования PDN:

• проект PCB Spirit Level открыт в Altium Designer
• приложение PDN Analyzer активно (Tools » PDN Analyzer)
• DC-сети проекта PCB идентифицированы в диалоге PDN Analyzer DC Net Identification, как описано выше.

Начните процесс анализа, указав сети питания и земли. Дважды щёлкните по элементам <Power Net> и <Ground Net> в графике сети в GUI, чтобы открыть диалог Choose Net, который предложит выбор из уже идентифицированных сетей питания.

При необходимости используйте параметры квалификатора/фильтра диалога, чтобы сузить или расширить список сетей, либо вернитесь на главный экран и нажмите кнопку , чтобы повторно идентифицировать DC-сети питания.

Теперь между указанными сетями питания и земли можно добавить элемент Source или Load — обратите внимание, что индикаторы статуса Ground и Power меняются на отмеченное состояние (✔). Щёлкните правой кнопкой мыши в рабочей области графика сети и выберите Add Source (или Add Load) в контекстном меню, чтобы открыть диалог Device Properties. Шаги, указанные в диалоге, следующие:

1. Чтобы добавить в сеть источник питания Source, в данном случае простой источник напряжения, выберите параметр Voltage Source в раскрывающемся меню Device Type диалога.
2. В списке подключений источника PDNA попытается выбрать корректные варианты подключения цепей на основе параметров сети питания — между сетями 5V и GND. Используйте параметры раскрывающегося меню Refdes, чтобы указать точки подключения компонента для напряжения источника. В этом примере точка напряжения источника назначена как TP1, а её возврат по земле — как входной DC-разъём проекта J1 (выводы 2 и 3).
3. В нижней части диалога параметры источника задают атрибуты модели моделирования источника напряжения. Здесь напряжение источника (Vout) установлено в 5V, а внутреннее сопротивление модели (Rout) оставлено со значением по умолчанию 0Ω.
4. Наконец, максимальный ток источника и ток вывода (для источников с несколькими выходными выводами) оставлены со значениями по умолчанию (0A: Don't Care). Когда Limits задаются как конкретные значения тока, анализ PDN отметит Violation, если результаты моделирования превысят эти значения.

Используя тот же подход, что и при добавлении Source в сеть, добавьте Load и задайте её параметры в диалоге Device Properties.

В данном случае добавляется нагрузка в виде потребителя тока (current sink) (Device Type: IC (Current)), чтобы представить ток, потребляемый с шины 5V ЖК-компонентом конструкции. Обратите внимание, что также доступен вариант чисто резистивной нагрузки — для этого выберите  Resistor в качестве Device Type.

Задайте подключение нагрузки как LCD1 и укажите Load Current, который она будет потреблять от питания 5V — обратите внимание, что поддерживаются префиксы единиц (например, 500m для обозначения 0.5A). Хотя настройки напряжения Limits являются необязательными, здесь они установлены в  +/-10% (с помощью соответствующей кнопки), что вызовет нарушение (violation) моделирования, если напряжение на самой нагрузке упадёт ниже 4,5V (или будет выше 5,5V).

Когда сеть питания определена и все параметры заданы (все элементы сети имеют связанный статус ✔), анализ PDN можно запустить, нажав кнопку . Ход моделирования отображается на вкладке Messages в виде потока событий, который также укажет причину сбоя моделирования, если процесс не сможет завершиться.

Непосредственные результаты анализа PDN можно увидеть в графике сети: будут показаны вычисленные уровни напряжения и тока нагрузки/источника (где применимо), а также подсветка участков сети, вызвавших нарушение параметров (Violation). Обратите внимание, что вкладка Visual теперь находится в фокусе и активна.

Наведите курсор на любой элемент сети (Load, Source или Series Element), чтобы увидеть дополнительную информацию, такую как заданные параметры и результаты анализа.

Визуализация в редакторе PCB

Результаты моделирования теперь можно просматривать графически в редакторе PCB Altium Designer под управлением настроек, доступных на вкладке Visual PDNA.  Установите визуальные параметры так, чтобы отображать Voltage для обоих Layers (Top и Bottom) у 5V Net — это исходные настройки отображения по умолчанию. Результаты анализатора визуализируются в редакторе PCB, заменяя существующую графическую подложку/оверлей PCB.

Вид падения напряжения вдоль выбранного пути сети — в данном случае от источника 5V в точке TP1 до компонента LCD1 — отображается цветовым градиентом, соответствующим шкале Voltage внизу вида. Это показывается как процент напряжения (параметр Per Rail в разделе Color Scale) либо как буквальный диапазон напряжения (параметр Displayed).

На изображении ниже переход цвета вдоль пути сети на плате представляет общее падение напряжения: минимальный уровень (0%: синий) из‑за потерь IR находится у компонента LCD1, а максимальный уровень (100%: красный) — в указанной точке источника напряжения (TP1).

Чтобы отобразить соответствующий анализ тока для сети, выберите параметр Current Density на вкладке Visual. Здесь уровни цвета вдоль пути сети на плате соотносятся с процентом изменения плотности тока: 100% (красный) указывает максимальную вычисленную плотность тока в топологии пути сети, а 0% (синий) — минимальную, скорее всего 0A/mm2.

Чтобы отобразить и проанализировать результаты целостности питания в обратном пути GND в примере, снимите выбор опции сети 5V в списке Net на вкладке Visual PDNA, а затем выберите сеть GND. Обратный путь по земле проходит по верхнему и нижнему слоям проекта, которые можно отображать по отдельности в редакторе PCB, выбирая каждую запись в списке Layer PDNA.

На изображении ниже показано отображение напряжения для нижнего слоя сети GND, при этом шкала Color Scale установлена в Displayed. Наибольшее падение напряжения (красный: примерно 0,5 мВ) находится на выводе GND ЖК-дисплея, тогда как наименьшее падение (синий: примерно 0 В) — в точке возврата источника напряжения (J1).

Переключение на опцию Current Density в PDNA показывает максимальные «горячие точки» тока красным цветом. Сам максимальный уровень плотности тока (1.74 A/mm2) очень мал и находится в пределах допустимых значений.

Управление отображением и параметры

PDN Analyzer предлагает несколько интерактивных вариантов отображения, которые определяют, как результаты анализа графически представляются в PCB Editor Altium Designer. Наряду с параметрами для Color Scale отображения, графику можно переключать между рендерингом 2D и 3D; последний дает ценное представление о результатах анализа через переходные отверстия (Vias) и между слоями.

Также предусмотрена опция Clear скрыть результаты анализа из окна редактора, что автоматически возвращает графический рендеринг к стандартному виду разводки платы. В отличие от этого, опция Overlay для вида включает отображение разводки платы, которая будет отрисовываться вместе с любыми результатами анализа, показанными в данный момент. Эта опция особенно полезна для подтверждения того, где именно интересующая точка в результатах анализа расположена на самой плате.

Работа с нагрузками

При необходимости в сеть можно добавлять дополнительные нагрузки и повторно запускать анализ питания для оценки результатов. Например, чтобы добавить небольшой ток нагрузки (скажем, 15mA), обусловленный светодиодом питания в проекте, выберите его последовательный резистор (R15) как подключение к шине 5V, а вывод светодиода — как подключение к GND.

PDN Analyzer также позволяет задавать подключения выводов устройства для нагрузки, что, в свою очередь, дает возможность создавать несколько моделей нагрузки для одного компонента, потребляющего разные токи через разные выводы.

Устройство LCD в примере проекта демонстрирует такую ситуацию: его подключение 5V на выводе 15 (LED+) питает подсветку дисплея, тогда как подключение 5V на выводе 2 (VDD) питает внутреннюю логику — на практике вывод 15 будет потреблять значительно больший ток, чем вывод 2.

Когда ранее добавлялось как единая модель нагрузки PDNA, оба вывода LCD1 были назначены (по умолчанию) как подключение нагрузки к 5V, и PDN-анализ распределял ток нагрузки LCD1 поровну между этими выводами. Чтобы повысить точность анализа питания, компонент LCD1 можно представить как two модели нагрузки: по одной для каждого вывода 5V и соответствующего тока нагрузки. Это изменение можно выполнить, отредактировав параметры выводов существующей модели нагрузки LCD1, а затем добавив еще одну нагрузку для отделенного вывода.

Откройте существующую модель нагрузки LCD1, дважды щелкнув по ее значку в графике сети, чтобы открыть диалог Device Properties, затем дважды щелкните в поле Pins(s) записи сети питания 5V. Появившийся режим редактирования выводов позволяет выбирать отдельные выводы устройства для данной нагрузки. Снимите выбор с вывода 2, чтобы перенастроить нагрузку только на вывод 15 (LED+), и скорректируйте параметр Load Current, например до 75mA, чтобы представить ток подсветки LCD.

Далее создайте еще одну нагрузку сети 5V для LCD1 и сделайте активным вывод 2 (при отключенном выводе 15), чтобы представить нагрузку VDD, для которой можно задать подходяще меньший Load Current — скажем, 20mA.

После этого сеть питания 5V можно повторно проанализировать, чтобы получить более точное представление о нагрузке LCD1 по путям сети.

Разницу в распределении тока нагрузки можно увидеть, сравнив плотность тока дорожек сети питания LCD1 между исходной и обновленной конфигурациями нагрузок. На изображениях анализа плотности тока ниже показан результат исходной модели LCD1 с одной нагрузкой слева и обновленный результат с несколькими нагрузками справа.

Обратите внимание на плотность тока в дорожках, питающих выводы 2 (площадка LCD ближе к левому краю) и 15. Обновленная версия корректно показывает, что основная часть тока LCD течет к выводу 15 (площадка LCD ближе к правому краю), а не распределяется поровну между двумя выводами, как это было (левое изображение).

 

Настройки моделирования

Результаты анализа, и в частности величина потерь IR в формах меди платы, также зависят от заданных параметров проводимости меди платы и толщины стенки переходных отверстий. Чтобы просмотреть и изменить эти настройки, выберите вкладку Simulation в диалоге Settings — чтобы открыть диалог, щелкните правой кнопкой по имени текущего анализа и выберите Settings в контекстном меню.

Проводимость металла

Раздел Metal Conductivity диалога содержит сведения и настройки для значения проводимости (обратная величина удельного сопротивления; 1/R) металла, используемого в проекте. Базовую проводимость (или удельное сопротивление), температурный коэффициент и/или температуру можно выбрать или изменить в диалоге, чтобы отразить свойства конструкции платы в проекте:

• Pure Copper – обычно предполагается, что медь имеет проводимость 5.88e7S/m при 25°C и температурный коэффициент проводимости 0.4%/°C. Этот положительный температурный коэффициент означает, что повышение настройки Temp. Compensation в диалоге с 25°C до 125°C (дельта 100°C) снизит проводимость в моделировании на 40%, например до 3.53e7S/m.
• PCB Copper – это настройка по умолчанию для моделирования и отражает значения проводимости, приводимые в отраслевой литературе как характерные для металла в электроосажденной (ED) меди печатных плат, которая измеряется как 4.7e7S/m при 25°C, с температурным коэффициентом 0.4%/°C.
• Custom – выберите эту опцию, чтобы ввести конкретные значения Conductivity или Resistivity для моделирования.

Обратите внимание, что отображаемое значение Sim Conductivity представляет итоговую проводимость с учетом всех параметров — значение Sim Resistivity является обратной величиной.

Переходные отверстия (Via)

Задайте значение Via Wall Thickness в диалоге, чтобы указать толщину металла стенки Via для всех переходных отверстий в анализе моделирования проекта.

Эта настройка может заметно влиять на потери постоянного тока (DC) в сети питания из‑за присущего сопротивления, которое представляет Via с тонкими стенками (с малой толщиной металлизации). Однако при достаточном размере/толщине Via не будет ухудшать DC‑характеристики проекта и будет показывать ту же плотность тока, что и силовые дорожки, которые оно соединяет, — и без существенной потери напряжения между точками подключения. Пример DC‑анализа потерь на Via показан в разделе ниже.

С точки зрения моделирования, размер Via и толщина стенки фактически определяют количество проводящего материала, представленного Via, а значит — его сопротивление/проводимость. Моделирование предполагает, что диаметр Via соответствует готовому диаметру отверстия, а толщина стенки Via затем увеличивает диаметр Via. Следовательно: Finished Hole Diameter + (2 x Wall_Thickness) = Drill Diameter.

Пример 2

Этот пример демонстрирует, как реализовать серию соединенных сетей, которые можно анализировать как единое целое, учитывая при этом параметры последовательных элементов, которые их соединяют. Он также дает обзор добавления источников модели Voltage Regulator Model (VRM), которые также выступают в роли межсетевых соединений, и того, как формируется полная иерархия сети питания проекта.

В примере моделируется сеть от PWR_IN до 5V эталонного проекта SpiritLevel-SL1 и включаются оба VRM — 3,3 В (VCCO) и 1,8 В (VCCINT) — для создания полной структуры сети питания.

Предварительные условия для этого примера моделирования PDN:

• проект платы Spirit Level открыт в Altium Designer
• приложение PDN Analyzer активно (Tools » PDN Analyzer)
• DC-сети (DC Nets) проекта платы определены в диалоге PDN Analyzer DC Net Identification, как описано выше.

Начните процесс построения примерной сети питания, задав входную сеть питания (PWR_IN) в новом моделировании (при необходимости выберите File » New Simulation). Как указано на схеме проекта, параметр PDN <Power Net> равен PWR_IN, <Ground Net> равен GND, а Source равен J1.

Расширение сетей через последовательные элементы

Чтобы смоделировать полный путь питания от сети PWR_IN к сети 5V, необходимо добавить последовательный предохранитель (F1) и переключатель (S1) вместе с промежуточной сетью между ними. В интерфейсе PDNA это делается путем последовательного расширения сети питания. Каждое «расширение» сети соединяется универсальной моделью последовательного элемента.

Сеть расширяется так: сначала щелкните правой кнопкой в сети, к которой хотите добавить расширение, и выберите опцию Extend Network в контекстном меню. В диалоге Choose Net выберите сеть, которая соединена с PWR_IN через последовательный элемент; в данном случае это NetD1_2 — сеть, которая соединяет F1 и вывод 3 S1, который идентифицируется как вывод 2 диода D1.

Поскольку эта сеть, вероятнее всего, не была зарегистрирована на начальном этапе DC Net Identification, снимите флажок опции List DC nets only в диалоге Choose Net, чтобы сделать эту сеть доступной для выбора.

Процесс расширения сети автоматически добавит Series Element между двумя сетями — дважды щелкните по этому элементу, чтобы задать его соединения и параметры в диалоге Device Properties. Модель Series Element состоит из источника напряжения последовательно с резистором, что позволяет выполнять базовое моделирование таких компонентов, как резисторы, индуктивности, диоды, переключатели и т. п.

В данном случае Series Element — это компонент предохранителя F1, который выбирается в параметрах соединения RefDes и получает номинальное внутреннее Resistance значение 0.1Ω. Если бы Series Element был полупроводниковым устройством, например диодом, то задавался бы параметр Voltage Drop вместе со значением внутреннего Resistance устройства.

Продолжая работу со схемой, следующий шаг — расширить цепь D1_2 до силовой цепи 5V через компонент переключателя S1. Как и выше, выберите Extend Net в контекстном меню правой кнопки мыши и в диалоге Choose Net укажите цепь, до которой нужно выполнить расширение.

Добавленный в данном случае последовательный элемент (Series Element) — это S1, который соединяет цепь D1_2 с выходной сетью 5V через выводы 3 и 2 (см. схему). Поскольку запасной входной переключатель S1 (вывод 1) соединён с его выходом (вывод 2) и не несёт ток нагрузки, в качестве примера вывод 1 можно исключить из анализа сети, используя параметры выбора выводов в диалоге Device Properties — дважды щёлкните по полю Pin(s) в строке клеммы OUT.

Теперь можно добавить нагрузку в 5V-секцию соединённых силовых сетей — в данном случае это модуль дисплея LCD1.

При повторном запуске анализа и данные, и графическое представление в PCB Editor будут включать все три соединённые силовые сети и показывать рассчитанные ток и падение напряжения на соединяющих последовательных элементах (Series Elements).

Включение моделей стабилизаторов напряжения

PDN Analyzer предоставляет активные модели стабилизаторов напряжения (VRM), которые можно вставлять между входной и выходной сетями напряжения. При добавлении в силовые сети PDNA они проявляются одновременно как Нагрузка (Load) на входной сети напряжения и как Источник (Source) на выходной сети напряжения. Варианты моделей VRM включают линейные, импульсные и импульсные стабилизаторы с удалённым измерением (remote-sensing).

В эталонном проекте SpiritLevel-SL1 используются линейные стабилизаторы для формирования шин питания 3.3V (VCCO) и 1.8V (VCCINT). Когда стабилизатор VCCO (U3) добавляется в сеть моделирования PDNA, он представляется как нагрузка на входной сети 5V и как Источник (Source) для сети 3.3V. 

Чтобы разместить линейный стабилизатор U3 как нагрузку на сети 5V (как реализовано в процедуре выше), добавьте Load в сеть 5V и выберите опцию VRM (Linear) в качестве Device Type в диалоге Device Properties. Задайте подключения модели согласно схеме и укажите вывод Ref как подключение GND для R14. Эта опорная точка может находиться в другом, возможно более подходящем месте в непосредственной области платы, в зависимости от топологии сети GND.

Чтобы завершить настройку VRM, задайте параметр выходного напряжения (Vout: 3.3V) и, при необходимости, выходное (внутреннее) сопротивление, ток покоя (standing bias current) и любые Limits, которые вы хотите обнаруживать во время анализа.

В PDNA предусмотрен способ автоматически добавить модель выходной стороны VRM как Источник (Source) в целевую выходную цепь напряжения и, при необходимости, создать эту сеть.

Для примера щёлкните правой кнопкой мыши по только что созданной модели нагрузки VRM (Load2: U3) и выберите опцию Add VRM To New Network. Это автоматически создаст сеть VCCO с моделью выходной стороны VRM (Source 1: U3) в качестве источника напряжения (3.3V).

Теперь можно выбрать новую сеть VCCO и добавить подходящую нагрузку. В примере это ток нагрузки 0.2A, потребляемый несколькими выводами компонента U1.

Завершённая конфигурация силовых сетей теперь включает две сети (PWR_IN и VCCO), соединённые между собой линейным VRM типа 3.3V. Когда в текущей структуре файла PDNA выбирается верхний уровень иерархии сети, граф сети предоставляет блочный обзор взаимосвязей силовых сетей.

Анализ PDN выдаст результаты для составной сети, включая VRM. Графически PCB Editor будет отображать все сети, когда в интерфейсе PDNA выбран верхний уровень иерархии сети. Выберите отдельную сеть в списке, чтобы ограничить отрисовку графики этой сетью, и переключайте параметры Net и Layer в нижней панели для дополнительного управления видом.

Сеть распределения питания эталонного проекта можно завершить, добавив оставшийся VRM (U4) и его выходную сеть питания 1.8V (VCCINT).

Добавьте линейный VRM в сеть 5V, как описано ранее, и установите его параметр Vout в значение 1.8V.

Добавьте VRM (здесь — Load 3) в новую сеть, чтобы создать силовую сеть 1.8V (VCCINT).

Добавьте соответствующую нагрузку в сеть VCCINT — здесь это выводы питания 1.8V компонента U1.

Иерархия сетей в интерфейсе PDNA теперь будет показывать все три взаимосвязанные сети.

Анализ PDN выдаст результаты для составной сети, включая VRM.

Снова отметим, что сеть GND теперь включает возвратный ток для всех трёх сетей, которые используют общие полигоны слоя GND. Её максимальный уровень плотности тока (65.8 A/mm2) теперь высок и, вероятно, превышает допустимые пределы.

Поиск проблем Power Integrity

PDN Analyzer предоставляет широкий набор графической и табличной информации, которую можно использовать для оценки и устранения проблем целостности питания (power integrity) в проанализированном проекте PCB.

Если взять приведённый выше пример, анализ пути сети GND Top Layer указывает на наличие недопустимо высокой плотности тока, о чём свидетельствует максимальное значение шкалы 65.8A/mm2. Местоположение проблемной области не очевидно сразу, но его можно выявить с помощью функции Highlight Peak Values в PDNA.

При её выборе, когда параметр Filter установлен в Maxima, область пикового значения плотности тока будет подсвечена и отмечена на графике анализа в PCB Editor.

Нажмите кнопку , чтобы повторить подсветку на графике, или используйте связанные кнопки (), чтобы последовательно переходить по наибольшим пиковым значениям/точкам. Настройте параметры Scope, чтобы включить подсветку пиков в области платы, которая сейчас видима (In View)), либо по всей компоновке (Design) — во втором случае при переходе по точкам будет выполняться панорамирование и масштабирование к каждой локации.

Дополнительную информацию о проблемной области можно получить, включив функцию Show Arrows в PDNA: она накладывает множество стрелок, показывающих направление тока (угол стрелки) и относительную величину (размер стрелки) в данной точке. Для этого примера она подтверждает, что область высокой плотности — это путь возвратного тока от U1 (вверху) к области GND на нижней периферии платы.

Один из способов устранить проблему — увеличить ширину дорожки в проблемной зоне.

Редактирование PCB можно выполнять при активном PDN Analyzer, что позволяет итеративно улучшать трассировку и затем повторно анализировать. Нажмите кнопку Clear в области Views, чтобы отключить результаты PDNA в PCB Editor и выполнить требуемое редактирование платы.

Затем анализ PDN можно повторить (нажмите ), чтобы проверить результаты по целостности питания. Два изображения ниже иллюстрируют изменение плотности тока в сети GND (на Top Layer) из‑за увеличения ширины дорожки в критической точке: верхнее изображение показывает исходный результат по плотности тока, нижнее — график плотности тока после модификации PCB.

В этом сравнении «до» (верхнее изображение) и «после» (нижнее изображение) стоит отметить:

• Максимальный уровень плотности тока в слое GND снизился до приемлемого уровня — примерно до одной десятой от прежнего значения: с 65.8A/mm2  до 7.1A/mm2.
• Области максимального тока, которые теперь имеют значительно меньшие значения, более равномерно распределены по путям возврата GND, а не сосредоточены в одной проблемной точке.
• Для более прямого графического сравнения вручную установите шкалу плотности тока на прежнее значение: выберите опцию шкалы Manual, введите 65.8 в поле Max и нажмите кнопку , чтобы обновить отображение.

Нарушения ограничений по плотности тока

Более объективный способ поиска и устранения проблем power integrity в токовых путях проекта PCB — задать конкретные ограничения по плотности тока, при превышении которых будет фиксироваться нарушение. Ниже см. другие типы нарушений.

Пределы плотности тока для внешних/внутренних слоёв и переходных отверстий (vias) задаются на вкладке Limits в диалоге Settings, который открывается щелчком правой кнопкой мыши по имени текущей симуляции PDN и выбором Settings в контекстном меню. Установленные параметры Limit будут применяться ко всем внешним/внутренним слоям и переходным отверстиям в проекте платы.

Заданные ограничения по плотности тока применяются к результатам текущего анализа и могут изменяться и переоцениваться без повторного запуска симуляции — обнаружение Limit выполняется после анализа. Любые сети, содержащие нарушения, отображаются пунктирным красным контуром.

В показанном здесь примере силовая сеть VCCO содержит нарушения по плотности тока. Когда выбирается сама сеть VCCO, видно, что силовой путь VCCO находится в состоянии нарушения, о чём свидетельствует подсвеченный контур.

Наведите курсор на сеть с нарушением, чтобы открыть всплывающий список текущих нарушений и связанных с ними подробностей. Единственная запись в данном случае указывает, что плотность тока во via (примерно 34.5A/mm2) превышает заданный предел (30A/mm2).

Дважды щёлкните по записи нарушения, чтобы выполнить cross probe к (панорамировать и приблизить к) её расположению на плате. На изображении ниже графическое представление PDNA установлено в режим 3D, который более наглядно показывает проблемную via и её соединения с верхним/нижним слоями.

Связанные данные по этой via, включая указание на нарушение по плотности тока, доступны на вкладке Via интерфейса PDNA.

Список информации по via относится ко всем сетям, включённым в текущий проект. Переключайте заголовки столбцов Net и Current Density, чтобы отсортировать список и показать via сети VCCO, упорядоченные по плотности тока. Любые значения плотности тока, превышающие заданное ограничение, будут подсвечены красным.

Другие нарушения

Помимо обнаружения заданных пределов плотности тока, PDN Analyzer также выявляет целевые нарушения характеристик сети, например любые параметры Limit, которые были заданы в конфигурации моделирования при добавлении Load, Source или Series Element.

Эти параметры Limit в моделировании включают:

• Допустимый диапазон напряжения на Load
• Максимальный выходной ток Source
• Допустимую рассеиваемую мощность для Source типа Linear Regulator, а также его максимальный выходной ток.
• Максимальный выходной ток Source типа Switchmode Regulator.
• Максимальный ток через Series Element.

Если параметр Limit задан (имеет ненулевое значение), его нарушение приведёт к подсветке проблемного элемента сети в графике сети интерфейса PDNA. Наведите курсор на элемент, чтобы увидеть его параметры и результаты анализа.

В примере ниже вычисленная рассеиваемая мощность в Source 1 (стабилизатор напряжения U1) превысила заданный максимальный параметр Power Dissipation, равный 2W.

Более подробная информация о работе сети питания доступна на её вкладке сети, где представлен табличный вид данных результатов анализа, включая вычисленные значения потребления мощности сети.

Пример 3

Этот пример демонстрирует применение моделей моделирования импульсного источника питания (SMPS) PDN Analyzer (VRM) в сети питания и показывает, как обновлённая модель сети может дать более точный результат анализа питания. Пример также даёт обзор использования функций Voltage Probe и Contour в PDNA для отображения данных напряжения в конкретных точках или областях формы разводки платы.

Пример основан на эталонном проекте Altium DB46 Xilinx Daughter Board и сосредоточен на секции SMPS (U5), используемой для сети питания 1,2 В в проекте (1V2).

Предварительные условия для этого примера моделирования PDN:

• проект DB46 Xilinx Daughter Board открыт в Altium Designer
• приложение PDN Analyzer активно (Tools » PDN Analyzer)
• DC Nets платы PCB определены в диалоге PDN Analyzer DC Net Identification, как описано выше. Обратите внимание: для этого примера также требуются сети LX и AGND.

Начните построение примерной сети питания, указав входную сеть питания в новой симуляции (при необходимости выберите File » New Simulation). Как показано на схеме выше, PDN <Power Net> — это 5V, а <Ground Net> — это GND. Source для сети 5 В — это разъёмный гребёнчатый коннектор HDR_T1 или HDR_B1.

Switch Mode VRM

Модель SMPS-цепи проекта добавляется в сеть питания 5 В путём выбора VRM(SMPS) в качестве Load Device Type в диалоге Device Properties. Как показано на схеме модели в диалоге, наборы выводов IN и OUT определены отдельно.

Чтобы корректно определить эту модель для схемы, укажите LX как выход, U5 для параметров RefDes и 1.2V как параметр Vout — как показано на схеме выше. При необходимости задайте Rout и параметры эффективности/тока в соответствии с используемым SMPS-устройством.

Завершите внедрение модели SMPS, добавив VRM в его выходную сеть (Add VRM To New Network), которая будет автоматически выбрана как сеть LX. Затем сеть LX можно расширить, включив сеть питания 1,2 В, согласно схеме.

Сети LX и 1V2 связаны Series Element L1 (дроссель понижающего преобразователя SMPS), который следует настроить на соответствующее последовательное сопротивление. Для целей этого примера оно установлено на довольно высокое значение 0.2Ω.

Наконец, добавьте U4 как нагрузку 0.3A в сети 1V2 и задайте допустимое отклонение напряжения нагрузки +/-5%. Обратите внимание: параметры ограничения плотности тока на вкладке Limits диалога Settings dialog для этого примера должны быть установлены в 0 (условие No Limit по умолчанию).

Запустите анализ и обратите внимание, что Load в составной сети LX показывает Violation — из‑за того, что напряжение сети 1V2 на нагрузке (U4) недопустимо низкое (около 1.14V).

Data Probe

Помимо визуальной интерпретации графики PDNA и шкалы в PCB Editor, PDN Analyzer предлагает ряд инструментов для интерпретации результатов анализа в конкретных областях или точках разводки, например активного Probe.

Инструмент Probe позволяет записывать и сравнивать данные напряжения или плотности тока в выбранных точках разводки. Универсальность инструмента даёт возможность точно оценивать результаты анализа для любой сети или слоя. Однако в этом примере его можно использовать, чтобы подтвердить источник недопустимого падения напряжения на нагрузке сети 1V2 — что явно обусловлено сопротивлением Series Element L1.

Чтобы выполнить измерение разности (difference probe) для напряжения в сети 1V2, сначала настройте PNDA на отображение только Layer MidLayer 1 (это основной путь 1,2 В к U4) и Net 1V2. Нажмите кнопку , чтобы открыть диалог Probe и включить первую точку измерения (). Используйте перекрестие курсора, чтобы указать точку с наибольшим напряжением (источник сети 1V2 на этом слое), затем включите опцию  Difference и укажите вторую точку () — точку с наименьшим напряжением, на нагрузке U4.

Обратите внимание: показание Difference у пробника указывает падение напряжения всего около 3mV для пути сети. Аналогично проверьте путь сети LX (активны Top и Bottom Layer) — он покажет падение напряжения примерно около 0.5mV.

Выполнение теста Voltage Difference с пробником between между двумя сетями (Net LX и 1V2 включены, Top и Bottom Layer) показывает падение 60mV на дросселе L1, что является основной потерей напряжения, вызывающей данное нарушение анализа.

SMPS-sense VRM

Импульсный источник питания, используемый в этом примере, обычно применяет дроссель (L1) с гораздо меньшим сопротивлением, однако результаты анализа здесь подчёркивают, что базовая модель SMPS не может учитывать потери на L1 — впрочем, в реальной схеме это, как правило, не является проблемой.

В SMPS-схеме примерного проекта обратная связь по напряжению, измеряемая U5 (на выводе 8), формируется цепочкой резисторов R25–R26, расположенной между выходной сетью 1V2 и сетью аналоговой земли AGND. Последняя связана с сетью GND через резистор связи 0Ω R118.

Чтобы точнее смоделировать поведение схемы вокруг U5, можно применить модель Switch Mode с удалённым измерением (remote sensing) в PDNA вместо стандартного SMPS-устройства. Эта модель предоставляет отдельные клеммы измерения напряжения (S+ и S-), которые можно «подключить» к любым выводам на заданных выходных сетях — например, к выводам цепочки резисторов измерения напряжения в этой схеме.

Первый шаг в создании более полной модели сети для SMPS-схемы U5 — добавление сети AGND к существующей сети GND. Используйте опцию Extend Network и выберите сеть AGND.

Сеть AGND связана с сетью GND через резистор R118, как показано на приведённой выше схеме; для него следует задать Resistance значение 0Ω.

Чтобы обновить модель SMPS в сети LX, удалите существующий источник (U5) (Source 1), а затем добавьте вместо него альтернативную модель SMPS Sense. Подключения выводов IN и OUT у модели задайте так же, как и ранее. Измерительные выводы (S+/S-) подключаются к обоим концам цепочки резисторов обратной связи, как показано на схеме.

Распределите (propagate) заменённую модель SMPS из сети LX в исходную сеть 5V, чтобы сети соответствовали друг другу: удалите её U5 Load, затем примените опцию Add VRM To Existing Network » 5V Source в сети LX.

После этого обновлённую схему можно повторно проанализировать, чтобы оценить результаты.  Как показано на изображении ниже, напряжение на нагрузке теперь находится в пределах требования +/-5% и не отмечается как Violation. В ответ на измерение выходного напряжения в сети 1V2 SMPS компенсировал потери напряжения на последовательном элементе L1 — таким образом, напряжение в сети LX на 60mV выше.

Хотя использование расширенной модели SMPS-sense для данной схемы даёт более точные результаты анализа, практическое применение SMPS-устройств с возможностью удалённого измерения (remote sensing) может предполагать прямые соединения на печатной плате от измерительных выводов непосредственно к самой нагрузке, а не к расположенной рядом цепи обратной связи. В этом случае обе измерительные линии (S+ и S-)) прокладываются по выделенным дорожкам PCB к соответствующим концам нагрузки или вблизи них.

Контуры напряжения

Решение о том, где оптимально разместить линии удалённого измерения SMPS (как описано выше), — один из множества возможных сценариев использования функции Voltage Contour в PDN Analyzer, которая графически показывает ключевые точки перехода напряжения в топологии платы.

Эта функция позволяет накладывать пунктирные линии контуров напряжения на отображаемые слои в графике PCB Editor. Можно задать и отобразить несколько контурных линий — либо как процент от падения напряжения в сети, либо как абсолютные значения напряжения; см. параметры Indicate.

Помимо набора контурных линий в заданных процентных точках, можно добавить дополнительную линию с помощью опции Slider, которая обеспечивает непрерывную настройку точки перехода линии.

Например, чтобы определить подходящую точку положительного измерения на нагрузке для SMPS, желательно, чтобы измерительная линия подключалась в пределах, скажем, менее 20% от падения напряжения на нагрузке. Для примера SMPS-sense, показанного выше, дорожка измерительной линии от U5 (S+) подключалась бы к силовому полигону сети 1V2 в любой удобной точке между выводами нагрузки U4 (слева) и контурной линией напряжения 20%.

Аналогично, чтобы определить подходящие точки съёма для отрицательной измерительной линии (S-) SMPS (U5), можно задать контурную линию напряжения, например 80%, для обратного пути тока нагрузки (U4) на слое GND. В этом случае, поскольку это отрицательный ток возврата нагрузки, желаемое место подключения к полигону земли для отрицательной измерительной линии должно находиться внутри периметра контурной линии 80%.

Отчёт по анализу

Чтобы сохранить результаты анализа целостности питания для дальнейшего изучения или распространения среди заинтересованных лиц, PDN Analyzer предлагает функцию Report для данных и документации. Функция Report формирует очень подробный HTML-документ, включающий графику и данные как по текущим результатам анализа, так и по самой конструкции платы.

Нажмите кнопку , чтобы настроить параметры отчёта в диалоговом окне HTML Report. Установите флажки включения Results, чтобы задать уровень детализации, включаемой в отчёт, и просмотрите любые захваченные изображения, которые будут добавлены в папку отчёта () — используйте кнопку в основном интерфейсе для захвата изображений результатов анализа.

Нажмите кнопку , чтобы сгенерировать интерактивный HTML-отчёт и открыть папку, в которой он размещён; она будет содержать все изображения (включая захваченные) и связанный файл конфигурации анализа (*.pdna).