Xác định các cặp vi sai trong sơ đồ nguyên lý của bạn
Sơ lược
- Cách định nghĩa các cặp vi sai trong sơ đồ nguyên lý bằng chỉ thị, các hậu tố bắt buộc của nhãn net và cách đặt bộ tham số.
- Khi nào nên sử dụng chỉ thị riêng lẻ và khi nào nên sử dụng vùng bao để định nghĩa đồng thời nhiều cặp vi sai.
- Những gì được chuyển sang PCB, bao gồm các lưu ý quan trọng về hoạt động của Constraint Manager, các lớp và việc tạo quy tắc đi dây.
Có thể xác định một cặp vi sai trên sơ đồ nguyên lý bằng các chỉ thị cặp vi sai. Hai net trong cặp phải được nhận diện bằng cùng một nhãn net với các hậu tố _N và _P, đồng thời phải gắn một chỉ thị vào mỗi net.
Đặt chỉ thị cặp vi sai bằng cách chọn lệnh Place » Directives » Differential Pair từ các menu chính. Lệnh này dùng để đặt một đối tượng tập hợp tham số lên tài liệu đang hoạt động, được cấu hình sẵn làm chỉ thị cặp vi sai (Label = DIFFPAIR). Mỗi cặp chỉ thị (một cho net dương, một cho net âm) sẽ tạo ra một đối tượng cặp vi sai khi được chuyển sang PCB.

Đặt các chỉ thị trên sơ đồ nguyên lý để xác định các cặp vi sai. Trong ví dụ này, hai cặp vi sai có tên V_RX1 và V_TX1 sẽ được tạo trên PCB.
Ở phía PCB, mỗi đối tượng cặp vi sai được tạo sẽ được thêm vào lớp cặp vi sai mặc định: <All Differential Pairs>. Bạn chỉ có thể đổi tên các đối tượng cặp vi sai ở phía PCB.
Nếu cần xác định số lượng lớn cặp vi sai, một cách khác là đặt thêm một chỉ thị vùng bao. Cách này cho phép áp dụng các chỉ thị cho nhiều net nằm trong vùng bao. Altium Designer phát hiện các net có điểm neo của nhãn net nằm trong ranh giới vùng bao. Một chỉ thị cặp vi sai duy nhất được đặt chạm vào cạnh của vùng bao, như minh họa trong hình bên dưới.
Hình này cũng cho thấy, ngoài việc chỉ định các net bên trong là thành viên của các cặp vi sai (thông qua sự hiện diện của chỉ thị cặp vi sai), chỉ thị còn yêu cầu tất cả các net bên trong trở thành thành viên của lớp net RocketIO, các cặp trở thành thành viên của lớp cặp vi sai ROCKET_IO_LINES, đồng thời tạo một quy tắc đi dây cặp vi sai. Do một lớp net được chỉ định trong cùng chỉ thị cặp vi sai nên trong trình biên tập PCB, phạm vi áp dụng của quy tắc này sẽ là lớp net RocketIO khi thiết kế được chuyển sang trình biên tập PCB.

Có thể sử dụng vùng bao để cấu hình nhiều net làm thành viên của các cặp vi sai, tạo lớp cặp vi sai và lớp net cho các net này, đồng thời áp dụng quy tắc thiết kế đi dây cặp vi sai cho lớp net đó.