Định tuyến cặp vi sai
Hệ thống truyền tín hiệu vi sai là hệ thống trong đó tín hiệu được truyền qua một cặp dây dẫn kết nối chặt chẽ với nhau, một dây dẫn mang tín hiệu, dây dẫn còn lại mang hình ảnh đối xứng bằng nhau nhưng ngược chiều của tín hiệu đó. Truyền tín hiệu vi sai được phát triển để giải quyết các tình huống mà điểm tham chiếu logic của nguồn tín hiệu không thể kết nối tốt với điểm tham chiếu logic của tải. Một ưu điểm của truyền tín hiệu vi sai là nó vốn dĩ miễn nhiễm với nhiễu điện chế độ chung, hiện tượng nhiễu phổ biến nhất trong các sản phẩm điện tử. Một ưu điểm khác của truyền tín hiệu vi sai là nó giảm thiểu nhiễu điện từ (EMI) phát sinh từ cặp tín hiệu.
Định tuyến PCB cặp tín hiệu vi sai
Định tuyến cặp tín hiệu vi sai trên PCB là một kỹ thuật thiết kế được sử dụng để tạo ra một hệ thống truyền dẫn cân bằng có khả năng truyền tải các tín hiệu vi sai (bằng nhau và ngược chiều) qua bảng mạch in. Thông thường, định tuyến vi sai này sẽ kết nối với một hệ thống truyền dẫn vi sai bên ngoài, chẳng hạn như đầu nối và cáp.
Cần lưu ý rằng mặc dù tỷ lệ ghép đôi đạt được trong cáp vi sai cặp xoắn có thể cao hơn 99%, nhưng tỷ lệ ghép đôi đạt được trong việc định tuyến cặp vi sai thường sẽ dưới 50%. Theo ý kiến của các chuyên gia hiện nay, nhiệm vụ định tuyến PCB không chỉ đơn thuần là cố gắng đảm bảo đạt được một trở kháng vi sai cụ thể, mà còn phải tập trung vào việc đảm bảo tín hiệu vi sai đến thành phần đích trong tình trạng tốt khi truyền từ hệ thống cáp bên ngoài.
Theo Lee Ritchey, một chuyên gia thiết kế PCB tốc độ cao nổi tiếng trong ngành, để truyền tín hiệu vi sai thành công, cần phải:
-
Đặt trở kháng tín hiệu của mỗi đường dẫn bằng một nửa trở kháng cáp vi sai đầu vào.
-
Mỗi đường tín hiệu phải được kết thúc đúng cách với trở kháng đặc trưng riêng tại đầu thu.
-
Hai đường dây phải có độ dài bằng nhau, trong phạm vi dung sai của dòng logic và tần số mạch được sử dụng trong thiết kế. Trọng tâm chính nên là duy trì độ chính xác về thời gian; điều chỉnh độ dài để đáp ứng ngân sách lệch pha của thiết kế. Ví dụ, đối với USB 3.x, sự chênh lệch độ dài không được vượt quá 10 mils.
-
Tận dụng lợi thế của việc định tuyến hai tín hiệu song song để giúp đạt được chất lượng định tuyến tốt với độ dài phù hợp. Khi cần thiết, có thể tách ra để định tuyến xung quanh các chướng ngại vật.
-
Việc thay đổi lớp là chấp nhận được miễn là trở kháng tín hiệu được duy trì.
Xác định các cặp vi sai trong quá trình thu thập thiết kế
Cách tiếp cận mà bạn sử dụng để xác định các cặp vi sai trong quá trình thu thập thiết kế phụ thuộc vào cách bạn dự định triển khai các ràng buộc thiết kế cho dự án. Altium Designer hỗ trợ hai cách tiếp cận cho vấn đề này. Cách thứ nhất là xác định các ràng buộc dưới dạng quy tắc thiết kế PCB, trong trình soạn thảo PCB. Cách thứ hai là sử dụng Trình quản lý ràng buộc (Constraint Manager), một giao diện giống bảng tính cho phép bạn bắt đầu xác định nhiều ràng buộc trong quá trình thu thập thiết kế.
Defining the Differential Pairs on the Schematic Sheet
Phương pháp quy tắc thiết kế PCB yêu cầu hầu hết các ràng buộc phải được xác định trong quá trình thiết kế PCB; tuy nhiên, các ràng buộc chính, bao gồm định nghĩa các cặp vi sai, có thể được xác định trong quá trình nhập thiết kế bằng cách đặt các chỉ thị thiết kế sơ đồ.
Các cặp vi sai có thể được định nghĩa trực tiếp trên trang sơ đồ bằng cách kết hợp đặt tên mạng và các chỉ thị cặp vi sai.
Sử dụng Chỉ thị Cặp vi sai trên Sơ đồ |
|
| Identify pairs through net names, | Altium Designer yêu cầu hai điều để xác định các mạng thuộc về một cặp vi sai. Thứ nhất là quy ước đặt tên mạng sử dụng tên mạng chung với hậu tố nhận dạng cặp tiêu chuẩn, (ví dụ DRV1_L & DRV1_H). Cặp hậu tố này phải được khai báo trong Options tab của hộp thoại Options for Project |
| then identify each pair side using Differential Pair directives | Yếu tố thứ hai của phương pháp đồ họa để định nghĩa một cặp vi sai là đặt chỉ thị Cặp vi sai trên mỗi mạng trong cặp |
| Transfer the Differential Pairs to the PCB | Khi thiết kế được chuyển sang trình chỉnh sửa PCB (Design » Update PCB), các cặp vi sai trên sơ đồ sẽ được phát hiện và định nghĩa trong PCB Lưu ý rằng các cài đặt trong <span data-tooltip="{"block":null,"content":" Sáu tùy chọn Cặp vi sai trong phần Differences Associated with Nets \r\n \r\n","placement":"top","arrow":true}">So sánh, <span data-tooltip="{"block":null,"content":"Chín tùy chọn Cặp vi sai trong phần Modifications Associated with Nets \r\n \r\n","placement":"top","arrow":true}">Tạo lớp ECO và <span data-tooltip="{"block":null,"content":"Tùy chọn Generate Net Classes là bắt buộc nếu bạn cũng đang tạo một Lớp mạng (Net Class) để xác định phạm vi ràng buộc Định tuyến cặp vi sai PCB\r\n \r\n","placement":"top","arrow":true}">Tạo lớp (Class Generation) các tab của Options for PCB Project hộp thoại đóng vai trò quan trọng trong việc chuyển các cặp vi sai. Tìm hiểu thêm về các tùy chọn cho dự án PCB. |
Defining the Differential Pairs in the Constraint Manager
Nếu thiết kế sử dụng Constraint Manager, các mạng trong cặp cũng được xác định bằng một tên chung kèm theo hậu tố nhận dạng cặp, nhưng chỉ thị cặp vi sai không bắt buộc. Constraint Manager cũng hỗ trợ định nghĩa xNets. Một xNet (mạng mở rộng) là tính năng được sử dụng để định nghĩa một đường dẫn tín hiệu liên tục, thông minh, trải dài qua các linh kiện thụ động, kết thúc nối tiếp, chẳng hạn như điện trở hoặc tụ điện, coi toàn bộ đường dẫn từ bộ điều khiển đến bộ thu, bao gồm cả linh kiện, như một mạng logic duy nhất để khớp chiều dài và quản lý ràng buộc.
Trong ví dụ này, một xNet đã được định nghĩa cho toàn bộ đường dẫn từ bộ điều khiển đến bộ thu của mỗi tín hiệu, và sau đó các cặp vi sai được tạo ra từ các xNet này.
Định nghĩa các cặp tín hiệu vi sai trong Trình quản lý ràng buộc |
|
| Identify pairs through net names | Xác định các mạng trong một cặp vi sai bằng cách sử dụng tên mạng chung kèm theo hậu tố nhận dạng cặp tiêu chuẩn (ví dụ |
| Where the constraints are defined | Các ràng buộc được tạo và chỉnh sửa trong Constraint Manager (một trình soạn thảo riêng biệt với trình soạn thảo sơ đồ), và các ràng buộc được lưu trữ trong một tệp ràng buộc cụ thể. Tìm hiểu thêm về Trình quản lý ràng buộc. |
| Keeping the constraints and schematic in sync | Vì các ràng buộc được lưu trữ riêng biệt với sơ đồ, các thay đổi được thực hiện trong Constraint Manager phải được lưu lại trước khi chúng được phản ánh trên sơ đồ (và có thể được đồng bộ hóa với PCB). Các thay đổi thiết kế được thực hiện trong sơ đồ sẽ được nhập vào Constraint Manager bằng cách nhấp vào nút Refresh |
| If the design still includes Differential Pair directives | Các chỉ thị cặp vi sai đồ họa không bắt buộc nếu Constraint Manager được sử dụng. Nếu các chỉ thị cặp vi sai được phát hiện khi thực hiện Refresh, chúng sẽ được chuyển đổi thành một ràng buộc cặp vi sai, sau đó được quản lý và chỉnh sửa trong Constraint Manager. Sự thay đổi trạng thái này được thể hiện trên sơ đồ mạch bằng cách thay đổi màu của biểu tượng và thêm một chữ cái nhỏ c vào đó Sau khi được chuyển đổi, các cài đặt này sẽ được quản lý trong Constraint Manager. Tìm hiểu thêm về việc nhập các chỉ thị từ sơ đồ mạch. |
| Identify pairs using the Constraint Manager | Phần mềm Constraint Manager có thể tạo các cặp vi sai dựa trên tên mạng và hậu tố của chúng, bất cứ khi nào lệnh nhấp chuột phải » Cặp vi sai » Tạo cặp vi sai từ mạngđược chọn Tìm hiểu thêm về việc định nghĩa các cặp vi sai trong Trình quản lý ràng buộc. |
| Create an xNet to define the entire signal | xNet (mạng mở rộng) là một tính năng được sử dụng để định nghĩa một đường dẫn tín hiệu liên tục, thông minh, trải dài qua các linh kiện thụ động, kết thúc nối tiếp, chẳng hạn như điện trở hoặc tụ điện. xNet coi toàn bộ đường dẫn từ bộ điều khiển đến bộ thu – bao gồm cả linh kiện – như một mạng logic duy nhất để điều chỉnh độ dài và quản lý ràng buộc. Tìm hiểu thêm về cách định nghĩa xNet trong Trình quản lý ràng buộc. |
| Create xSignals to control the net topology | Nếu cần, cấu trúc mạng cũng có thể được định nghĩa và lưu trữ dưới dạng xSignal, có thể được đồng bộ hóa với PCB. Tìm hiểu thêm về cách định nghĩa xSignals trong Constraint Manager. |
| Transferring the Differential Pairs to the PCB | Các cặp tín hiệu vi sai (cũng như xNets và xSignals) sẽ được chuyển sang PCB trong quá trình đồng bộ hóa thiết kế nếu các cài đặt liên quan trong Options for PCB Project hộp thoại được bật (mặc định là bật). Tìm hiểu thêm về các tùy chọn cho dự án PCB. |
Tìm hiểu thêm vềviệc xác định các yêu cầu thiết kế bằng Trình quản lý ràng buộc
Tìm hiểu thêm về Làm việc với các lớp
Xem và quản lý các cặp vi sai trên PCB
Trong trình chỉnh sửa PCB, các định nghĩa cặp vi sai được xem và quản lý trong bảng điều khiển PCBở Differential Pairs Editor chế độ.
Trong Differential Pairs Editor chế độ này, ba khu vực chính của bảng điều khiển được sử dụng để xem xét và quản lý các cặp vi sai trong thiết kế PCB hiện tại:
-
Differential Pair Classes – danh sách tất cả các lớp cặp tín hiệu chênh lệch hiện được định nghĩa cho bảng mạch này. Lớp
USB3_85Lớp hiện đang được chọn. Nhấp đúp để chỉnh sửa lớp, hoặc nhấp chuột phải để định nghĩa một lớp mới. Các lớp cặp vi sai là một tính năng quản lý thiết kế tùy chọn. -
Differential Pairs – tất cả các cặp vi sai thuộc lớp cặp vi sai hiện đang được chọn (trong khu vực đầu tiên của bảng điều khiển).
USB3_Dcặp vi sai được chọn trong hình minh họa. -
Nets – các mạng thành phần (âm và dương) nằm trong cặp vi sai hiện đang được chọn. Các mạng trong cặp này
USB3_D_NvàUSB3_D_P. Các - và + hiển thị bên cạnh tên mạng của mỗi thành viên trong cặp là một cờ hệ thống cho biết đó là thành viên dương hay âm của cặp. Nhấp chuột phải để điều khiển các cột nào sẽ hiển thị trong phần này của bảng điều khiển , dưới đây là định nghĩa của từng cột.
| Manually creating a new pair | Để tạo thủ công một đối tượng cặp vi sai mới trực tiếp trong trình chỉnh sửa PCB, hãy nhấp vào Add nút trong khu vực Cặp vi sai của PCB bảng điều khiển Differential Pair hộp thoại sẽ mở ra , chọn các mạng hiện có cho cả mạng dương và âm, đặt tên cho cặp, sau đó nhấp vào OK. Lưu ý rằng chỉ các mạng có sẵn mới được liệt kê để lựa chọn; bất kỳ mạng nào hiện đang được định nghĩa là một phần của cặp vi sai hiện có sẽ không được liệt kê. |
| Edit a pair definition | Để chỉnh sửa một cặp hiện có, hãy nhấp đúp vào tên trong vùng "Differential Pair" của PCB bảng điều khiển, hoặc chọn cặp đó và nhấp vào Edit |
| Delete a pair | Để xóa một cặp vi sai hiện có, hãy chọn mục tương ứng và nhấp vào Delete trong bảng điều khiển |
| Creating pairs from the design nets | Nếu bạn đang ghép các mạng có quy tắc đặt tên nhất quán (tức là chúng có tiền tố chung và hậu tố dương/âm nhất quán, chẳng hạn như, TX0_P và TX0_N), bạn có thể sử dụng Create Differential Pairs From Nets hộp thoại Nhấp vào Create From Nets trong PCB bảng điều khiển để mở hộp thoại. Hộp thoại sẽ tự động liệt kê tất cả các mạng hiện có tuân thủ các thiết lập bộ lọc ở phần trên cùng của hộp thoại. Cấu hình các thiết lập bộ lọc và gán lớp cặp vi sai nếu cần thiết. Đối với bất kỳ cặp nào được đề xuất mà không cần thiết, hãy bỏ chọn Create hộp kiểm. |
| Creating pairs using the wizard | Nhấp vào Rule Wizard nút này sẽ khởi chạy Trình hướng dẫn Quy tắc Cặp vi sai, nội dung này sẽ được trình bàychi tiết hơn ở phần sau của trang này. |
| Create a differential pair class in the panel | Để tạo một lớp cặp vi sai mới, nhấp chuột phải vào vùng Lớp cặp vi sai của bảng điều khiển và chọn Add Class từ menu ngữ cảnh Hộp thoại Edit |
| Edit a differential pair class | Nhấp đúp vào một lớp hiện có để mở Edit |
| Manage classes in the Object Class Explorer | Để kiểm soát và chỉnh sửa toàn diện tất cả các lớp, bao gồm cả các lớp cặp vi phân, hãy chọn Design » Classes lệnh để mở Object Class Explorer hộp thoại Tìm hiểu thêm về cách định nghĩa lớp trong trình chỉnh sửa PCB. |
Differential Pair Editor – Definition of Columns
| Average Length | Giá trị trung bình được tính toán của Routed Lengths của hai mạng trong cặp. |
| Longest Signal Length | Giá trị Signal Length của mạng dài hơn trong cặp. |
| Name | Tên của tín hiệu. |
| Node Count | Tổng số pad trong tín hiệu này. |
| Routed Length | Tổng chiều dài của các đoạn đường dẫn và đoạn cung được đặt tạo thành đường dẫn, cộng với khoảng cách dọc đi qua các lỗ vias (xem lưu ý bên dưới). Công cụ tính chiều dài đường dẫn không cố gắng giải quyết các đoạn đường dẫn chồng chéo hoặc các đoạn đường dẫn uốn lượn bên trong các pad. |
| Signal Length | Tính toán chính xác tổng khoảng cách từ nút này đến nút khác. Các đối tượng đã được đặt sẽ được phân tích để: giải quyết các đối tượng xếp chồng hoặc chồng chéo và các đường dẫn đi lòng vòng bên trong các pad; đồng thời chiều dài các lỗ vias cũng được tính vào. Nếu mạng chưa được định tuyến hoàn toàn, chiều dài theo hệ tọa độ Manhattan (X + Y) của đường kết nối cũng được tính vào. |
| Estimated Length | Chỉ số Routed Length cộng với chiều dài của các đường kết nối cho bất kỳ đoạn nào vẫn chưa được định tuyến. Công cụ này không sử dụng Manhattan chiều dài cho phần chưa được định tuyến; thay vào đó, nó sử dụng khoảng cách trực tiếp từ điểm này đến điểm kia. |
| Total Pin/Package Length | Tổng của tất cả các giá trị Chiều dài Gói Pin trong tất cả các pad trong xSignal đó. Giá trị này được định nghĩa là một thuộc tính của pad PCB và cũng có thể được chỉ định trong chân sơ đồ. |
| Unrouted (Manhattan) | Khoảng cách dọc cộng với khoảng cách ngang (X+Y) của tất cả các đoạn chưa được định tuyến. |
| Min / Max | Được suy ra từ các quy tắc thiết kế Chiều dài và Chiều dài phù hợp có liên quan. Nếu không có quy tắc nào được định nghĩa, các giá trị mặc định nội bộ là Min=0mil và Max=99999mil sẽ được sử dụng. |
| Delay | Thời gian cần thiết để tín hiệu truyền dọc theo tuyến đường đó. |
Các ràng buộc thiết kế
Trong Altium Designer, các thuộc tính của các đối tượng được đặt trong thiết kế được kiểm soát bởi các ràng buộc thiết kế. Các ràng buộc được sử dụng để hướng dẫn các công cụ tạo, chẳng hạn như chiều rộng cho việc định tuyến và khoảng cách giữa các thành viên cặp trong quá trình định tuyến cặp vi sai; đồng thời cũng được sử dụng trong quá trình xác minh quy tắc thiết kế để xác nhận rằng các đối tượng đã đặt đáp ứng các yêu cầu thiết kế.
Như đã đề cập trước đó, các ràng buộc thiết kế có thể được định nghĩa thông qua Trình quản lý ràng buộc (Constraint Manager) hoặc dưới dạng quy tắc thiết kế PCB. Mặc dù các phương pháp này sử dụng cách tiếp cận khác nhau để tạo và quản lý các ràng buộc, nhưng tập hợp các ràng buộc có sẵn là giống nhau trong Trình quản lý ràng buộc và các quy tắc PCB, cũng như cách tiếp cận cơ bản được sử dụng để áp dụng ràng buộc thiết kế cho các đối tượng mà nó cần tác động.
Đằng sau giao diện người dùng, Altium Designer sử dụng một công cụ lọc để xác định các đối tượng mà ràng buộc thiết kế áp dụng, được điều khiển bởi một hệ thống truy vấn. Hệ thống truy vấn xác định các đối tượng bằng cách sử dụng các hàm truy vấn, chẳng hạn như IsComponent('U1'), hoặc InAnyDifferentialPair. Quá trình tạo truy vấn để nhắm mục tiêu các đối tượng cần thiết được gọi là setting the scope của ràng buộc thiết kế. Ở nhiều vị trí mà phạm vi áp dụng của ràng buộc được xác định, bạn sẽ chọn một tùy chọn từ danh sách thả xuống, và trình chỉnh sửa PCB sẽ chuyển đổi tùy chọn đó thành một truy vấn phù hợp. Đối với một ràng buộc cụ thể hơn, chẳng hạn như all nets (except pairs) under this BGA, bạn sẽ cần xây dựng truy vấn từ các hàm truy vấn phù hợp, ví dụ WithinRoom('RoomDefinition_BGA') and Not InAnyDifferentialPair.
Trong một dự án dựa trên quy tắc, truy vấn cho bất kỳ ràng buộc nào đều có thể được kiểm tra bằng cách chuyển đổi Object Matches phạm vi trong ràng buộc sang Custom Query (trong PCB Rules and Constraint Editor), như được hiển thị trong slide thứ ba bên dưới. Trong một Constraint Manager-dựa trên quy tắc, hãy mở Constraint Manager từ trình chỉnh sửa PCB và chuyển sang "Tất cả Quy tắc" để hiển thị truy vấn đằng sau một ràng buộc
Tìm hiểu thêm về ngôn ngữ truy vấn.
Đặt phạm vi của ràng buộc thiết kế
Phạm vi của quy tắc thiết kế xác định tập hợp các đối tượng mà bạn muốn áp dụng quy tắc đó. Vì cặp vi sai là một đối tượng, bạn có thể sử dụng các truy vấn như các ví dụ sau:
Các từ khóa truy vấn để nhắm mục tiêu các cặp vi sai |
|
InAnyDifferentialPair |
Đối tượng có nằm trong bất kỳ cặp vi sai nào không. |
InDifferentialPair('D_V_TX1') |
Nhắm mục tiêu cả hai mạng trong cặp vi sai có tên D_V_TX1. |
InDifferentialPairClass('ROCKET_IO_LINES') |
Nhắm mục tiêu tất cả các mạng trong tất cả các cặp thuộc lớp cặp vi sai có tên là ROCKET_IO_LINES. |
(IsDifferentialPair And (Name = 'D_V_TX1')) |
Nhắm đến đối tượng cặp vi phân có tên là D_V_TX1. |
(IsDifferentialPair And (Name Like 'D*')) |
Nhắm đến tất cả các đối tượng cặp vi phân có tên bắt đầu bằng chữ cái D. |
Tìm hiểu thêm về các hàm truy vấn PCB có sẵn.
Hạn chế định tuyến cặp vi sai
Các mục tiêu chính khi định tuyến cặp vi sai là định tuyến từng mạng trong cặp với độ rộng ưu tiên, đồng thời giữ khoảng cách ưu tiên giữa chúng. Các hình ảnh ví dụ dưới đây minh họa việc thực hiện điều này cho Tất cả các cặp vi sai, hình đầu tiên sử dụng Constraint Manager, hình thứ hai sử dụng PCB Rules and Constraints Editor. Chiều rộng và khoảng cách được định nghĩa dưới dạng các giá trị số. Ngoài ra, có thể định nghĩa hồ sơ trở kháng cặp vi sai trong Layer Stack Manager và chọn đường cong này trong ràng buộc, như minh họa bên dưới. Trang này bao gồm tóm tắt các yếu tố chính của ràng buộc; hãy sử dụng liên kết bên dưới để biết thêm chi tiết về ràng buộc.
Áp dụng ràng buộc cho cặp tín hiệu vi sai |
|
| Measurement units | Đơn vị mặc định là đơn vị của bảng mạch, hãy sử dụng Ctrl+Q phím tắt để chuyển đổi giữa hệ Anh và hệ mét trong hộp thoại / cửa sổ chỉnh sửa mà bạn đang xem. Trong Trình quản lý ràng buộc, đơn vị cũng có thể được chuyển đổi thông qua Tools thực đơn. |
| Routing width | Nhập các giá trị Chiều rộng Tối thiểu, Ưu tiên và Tối đa dưới dạng số. Sử dụng 3 phím tắt để chuyển đổi giữa các cài đặt này trong quá trình định tuyến cặp vi sai tương tác; trạng thái hiện tại được hiển thị trên thanh trạng thái và trên màn hình hiển thị thông tin. |
| Gap between nets in the pair | Nhập các giá trị Khoảng cách Tối thiểu, Ưu tiên và Tối đa dưới dạng số. Sử dụng Shift+6 phím tắt để chuyển đổi giữa các thiết lập này trong quá trình định tuyến cặp vi sai tương tác; trạng thái hiện tại được hiển thị trên thanh trạng thái và trong màn hình hiển thị thông tin. |
| How the Gap is checked | Giá trị Khoảng cách Ưu tiên được công cụ định tuyến cặp vi sai tương tác sử dụng khi các đoạn đường dẫn được đặt trong quá trình định tuyến. Tuy nhiên, khoảng cách giữa all các đối tượng điện sẽ được kiểm tra bởi ràng buộc khoảng cách (Clearance Constraint) áp dụng. Trong Design Rules hộp thoại này, điều này được cấu hình như một ràng buộc thiết kế riêng biệt Trong Constraint Manager Khoảng cách có thể được định nghĩa trong cùng một lưới với các thuộc tính định tuyến cặp vi sai |
| Settings based on an Impedance profile | Cách tiếp cận này yêu cầu hồ sơ trở kháng đã được cấu hình trong Trình quản lý lớp xếp chồng (Layer Stack Manager). Nếu đã có các hồ sơ trở kháng được định nghĩa, hồ sơ đó có thể được chọn trong Trình quản lý ràng buộc (hình đầu tiên ở trên) hoặc hộp thoại quy tắc (hình thứ hai ở trên). Tìm hiểu thêm về cách cấu hình hồ sơ trở kháng. |
Tìm hiểu thêm về Hạn chế định tuyến cặp vi sai.
Using the Differential Pair Wizard to Define the Constraints
Nếu bạn đang tạo các ràng buộc định tuyến cặp vi sai trong trình chỉnh sửa PCB, ngoài việc thực hiện thủ công, bạn cũng có thể sử dụng Differential Pair Rule Wizard để thực hiện từng bước quá trình thêm và cấu hình ràng buộc định tuyến cặp vi sai, cũng như ràng buộc độ dài phù hợp. Nhấp vào Rule Wizard nút để khởi chạy Trình hướng dẫn.

Trình Differential Pair Rule Wizard sẽ hướng dẫn bạn qua quy trình định nghĩa quy tắc.
Lưu ý rằng phạm vi của các ràng buộc được tạo ra sẽ phụ thuộc vào lựa chọn cặp tín hiệu vi sai hiện tại trong PCB trước khi khởi chạy Trình hướng dẫn, như sau:
Phạm vi ràng buộc |
|
| Select the All Diff Pair class | Nếu All Differential Pairs lớp được chọn, phạm vi sẽ là All cho từng quy tắc. |
| Select one Diff Pair class | Nếu một lớp cặp vi phân cụ thể được chọn, phạm vi sẽ là InDifferentialPairClass('ClassName') cho từng quy tắc. |
| Select one Diff Pair | Nếu một cặp vi phân duy nhất được chọn trong bảng điều khiển, phạm vi sẽ là |
| Select multiple Diff Pairs | Nếu nhiều cặp vi sai được chọn trong bảng điều khiển, sẽ có các mục phạm vi riêng biệt cho mỗi đối tượng cặp, mỗi mục được phân tách bằng một Ví dụ: một quy tắc Width định tuyến nhắm vào các đối tượng cặp vi sai được chọn riêng lẻ |
Using xSignals with Differential Pairs
Nếu các cặp vi sai của bạn có các thành phần nối tiếp trong đường dẫn tín hiệu, bạn có thể thấy việc tạo xSignals là đáng giá. xSignal là đường dẫn tín hiệu do người thiết kế xác định giữa hai nút. Đó có thể là hai nút trong cùng một mạng hoặc hai nút trong các mạng khác nhau – việc sử dụng xSignal cho phép bạn xác định đường dẫn tín hiệu sao cho nó bao gồm mạng ở cả hai bên của thành phần nối tiếp. Việc tính toán chiều dài đường dẫn cho xSignals bao gồm chiều dài của đường dẫn đi qua thành phần nối tiếp, như được thể hiện bằng đường mảnh hiển thị khi chọn một xSignal trong chế độ xSignals của PCB .
Các cặp tín hiệu vi sai này đã được định nghĩa là xSignals; chiều dài đường dẫn bao gồm cả thành phần nối tiếp.
Định tuyến một cặp tín hiệu vi sai
Các cặp tín hiệu vi sai được định tuyến dưới dạng một cặp - tức là, bạn định tuyến hai mạng cùng lúc. Để định tuyến một cặp tín hiệu vi sai, hãy chọn Interactive Differential Pair Routing từ Route menu hoặc Active Bar. Bạn sẽ được yêu cầu chọn một trong hai mạng trong cặp; nhấp vào bất kỳ mạng nào để bắt đầu định tuyến. Không quan trọng là đường dẫn dương hay âm trong cặp được chọn vì hệ thống sẽ tự động chọn đường dẫn còn lại. Video dưới đây trình bày một ví dụ đơn giản về việc định tuyến các cặp tín hiệu vi sai.
Trong quá trình định tuyến cặp vi sai, bạn có thể thực hiện các chức năng sau:
Định tuyến cặp vi sai |
|
| Configuring the router | Để thay đổi cài đặt định tuyến cặp vi sai tương tác trong quá trình định tuyến, hãy nhấn |
| How the routing reacts to existing objects | Điều này được xác định bởi cài đặt hiện tại của Conflict Resolution Mode (Walkaround, Push, Hug and Push, Stop at First Obstacle, Ignore Obstacles). Chế độ giải quyết xung đột hiện tại được hiển thị trên thanh trạng thái , trên màn hình hiển thị thông tin và trên Properties bảng điều khiển trong quá trình định tuyến hoặc trượt. Nhấn Shift+R để chuyển qua các chế độ định tuyến giải quyết xung đột có sẵn. Tìm hiểu thêm về chế độ giải quyết xung đột trong quá trình định tuyến tương tác. |
| The shape of the corners | Trong quá trình định tuyến tương tác cặp vi sai, hình dạng được tạo thành bởi các đường dẫn và cung tạo nên một góc được gọi là corner style. Các góc chéo là phổ biến nhất, nhưng các góc cong (được tạo ra bằng cách đặt các cung) cũng rất được ưa chuộng. Có 5 kiểu góc có sẵn, trong đó 4 kiểu còn có các chế độ phụ về hướng góc.
|
| Controlling the routing width and pair gap | Trong quá trình định tuyến tương tác cặp vi sai:
|
| Placing the hatched track segments | Nhấp chuột trái để đặt tất cả các đoạn đường/cung được đề xuất (có đường nét chéo). |
| Unwind the placed routing | Nhấn phím Backspace để xóa đỉnh vừa được đặt gần nhất. |
| Switch layers and insert a via pair | Để thay đổi lớp trong quá trình định tuyến, hãy sử dụng
|
| Displaying the available clearance | Bạn đang thắc mắc tại sao đường dẫn không thể đi qua khe hở đó? Để giải quyết vấn đề này, hãy nhấn Ctrl+W trong quá trình định tuyến để bật hiển thị động các ranh giới khoảng trống. Khu vực khoảng trống không được phép, được xác định bởi các đối tượng hiện có cộng với quy tắc khoảng trống áp dụng, sẽ được hiển thị dưới dạng các đa giác có bóng Nhấn Ctrl+W để tắt tính năng này. |
| Panel – Differential Pair Information | Chi tiết tên của cặp vi sai đang được định tuyến và lớp cặp vi sai (nếu cặp đó thuộc về một lớp nào đó). Ngoài ra, còn hiển thị độ dài tín hiệu và độ trễ của mỗi mạng trong cặp; chi tiết này được cập nhật tại mỗi sự kiện nhấp chuột trong quá trình định tuyến. Văn bản màu xanh lam trong bảng điều khiển là các liên kết, nhấn Tìm hiểu thêm về thông tin trên bảng điều khiển cặp vi sai. |
| Panel – Properties | Trong quá trình định tuyến cặp vi sai, các thuộc tính của các đối tượng định tuyến có thể được chỉnh sửa trong Routing Properties phần của Properties bảng điều khiển. Tìm hiểu thêm về thông tin bảng Thuộc tínhcặp vi sai . |
| Panel – Interactive Routing Options |
Tìm hiểu thêm về thông tin trong bảng tùy chọn định tuyến cặp vi sai. |
| Panel – Rules | Hiển thị các ràng buộc thiết kế “Chiều rộng định tuyến” và “Kiểu Via định tuyến” áp dụng cho cặp đang được định tuyến Tìm hiểu thêm về thông tin trong bảng Quy tắc của cặp vi sai. |
| Get help on shortcuts | Nhấn Shift+F1 để hiển thị tất cả các phím tắt có sẵn trong lệnh. |
The Quick Differential Pair Routing Tool
Đối với các nhà thiết kế có yêu cầu thiết kế không quá cao, còn có một cặp quick routing lệnh. Công cụ Quick Routing giúp tối đa hóa hiệu quả và tính linh hoạt của việc định tuyến một cách trực quan, bao gồm việc theo đường đi của con trỏ để đặt các đoạn đường dẫn, hoàn thành định tuyến chỉ bằng một cú nhấp chuột, đẩy hoặc đi vòng qua các chướng ngại vật và tự động theo các kết nối hiện có, tất cả đều tuân thủ các quy tắc thiết kế áp dụng.
Lệnh Quick Differential Pair Routing (truy cập từ menu chính và Active Bar) cung cấp tính năng định tuyến đơn giản hơn với ít cài đặt và tính năng hơn, phù hợp với các thiết kế đơn giản hơn. Cách hoạt động chung và các phím tắt của nó giống như lệnh Interactive Differential Pair Routing .
Tóm tắt các tính năng |
|
| Includes | Các tính năng bao gồm:
|
| Does not support | Trình định tuyến này được gọi là Quick vì nó cung cấp một bộ tính năng được tinh giản. Các tính năng không có trong Quick Router bao gồm:
Nếu bạn cần bất kỳ tính năng nào trong số này, hãy sử dụng công cụ Định tuyến Cặp Chênh lệch Tương tác. |
Trình chỉnh sửa PCB cũng bao gồm công cụ Định tuyến Nhanh Mạch Đơn, cung cấp các tùy chọn và điều khiển tương tự như công cụ Định tuyến Cặp Vi sai Nhanh - tìm hiểu thêm.
Sửa đổi tương tác đường dẫn cặp vi sai
Trong quá trình định tuyến, sẽ có nhiều trường hợp bạn cần thay đổi một số định tuyến hiện có. Bạn có thể thay đổi định tuyến bằng cách sử dụng phương pháp vẽ kỹ thuật, tức là nhấp và kéo một đoạn đường dẫn hoặc điểm nối – đây được gọi là interactive sliding. Để nhận diện các thành viên của cặp trong quá trình trượt, khái niệm coupling được sử dụng. Các điều khiển trượt tương tác sẽ hiển thị trên Properties bảng điều khiển trong quá trình trượt Trong quá trình trượt, công cụ định tuyến tương tác sẽ cố gắng duy trì chất lượng của đường dẫn, đồng thời tuân thủ các ràng buộc thiết kế áp dụng. Các tính năng chính ảnh hưởng đến quá trình trượt bao gồm: routing conflict resolution mode (phản ứng với chướng ngại vật), gloss strength (nỗ lực trong việc sắp xếp lại kết quả), và hugging (mức độ chặt chẽ của các đường dẫn quấn quanh chướng ngại vật và cách các góc được hình thành).
Đôi khi, việc định tuyến lại đường đi của cặp vi sai sẽ dễ dàng hơn. Công cụ định tuyến tương tác hỗ trợ việc này bằng cách sử dụng một tính năng gọi là Loop Removal. Tính năng này theo dõi quá trình định tuyến tương tác, và nếu phát hiện một đường dẫn mới được định tuyến song song với đường dẫn hiện có, nó sẽ tự động loại bỏ các đoạn dư thừa cũ. Để định tuyến lại đường dẫn của cặp vi sai, hãy chọn lệnh Route » Interactive Differential Pair Routing lệnh, nhấp vào bất kỳ đâu trên đường dẫn hiện có và định tuyến đường dẫn mới, sau đó quay lại nối với đường dẫn hiện có ở vị trí cần thiết. Phần mềm sẽ nhận diện vòng lặp được tạo ra giữa đường dẫn cũ và đường dẫn mới; khi bạn nhấp chuột phải hoặc nhấn Esc để kết thúc đường dẫn, các đoạn dư thừa sẽ tự động bị loại bỏ, bao gồm cả các lỗ vias dư thừa.
Sửa đổi đường dẫn cặp vi sai hiện có bằng cách kết hợp giữa định tuyến lại và trượt.
Sửa đổi đường dẫn cặp vi sai |
|
| Sliding (dragging) the pair | Nhấp và giữ vào một đoạn đường dẫn trong một trong các mạng cặp, sau đó di chuyển chuột để bắt đầu trượt đường dẫn của cặp (
). Cách trình định tuyến tương tác thay đổi đường dẫn khi con trỏ di chuyển phụ thuộc vào cài đặt hiện tại của thuộc tính trong Properties , nhấn phím Để nhận diện các thành phần trong một cặp vi sai, khái niệm coupling được sử dụng. Khi phần mềm nhận diện các đối tượng thuộc về một cặp vi sai, nó sẽ cố gắng kéo đường dẫn hoặc điểm nối đối ứng của cặp đó nếu Keep Coupled tùy chọn này được bật trong Properties trong quá trình trượt tương tác hoặc kéo tương tác Để xác nhận rằng các đối tượng đối tác được ghép nối, phần mềm sẽ kiểm tra xem các đối tượng:
|
| What you snap to during sliding | Đường dẫn mà bạn đang di chuyển không chỉ tự động khớp với lưới khớp hiện tại, mà còn có thể khớp với các đối tượng khác tùy thuộc vào: cài đặt khớp đối tượng, cài đặt khớp lớp, và liệu cài đặt khớp theo hướng dẫn và trục có được bật hay không. Nhấn Tìm hiểu thêm vềhành vi khớp với con trỏ. |
| How the sliding routes are glossed | Mức độ mà các đường di chuyển được định hình lại khi bạn trượt chúng được kiểm soát bởi Gloss Effort (Routed) hiện tại, nhấn các Tìm hiểu thêm về cáccài đặt Nỗ lực tạo hiệu ứng bóng (đường dẫn đã được định tuyến). |
| How the sliding route responds to existing objects | Trong quá trình trượt, một trong các Routing Conflict Resolution chế độ (Ignore, Push, HugNPush) sẽ được áp dụng Nhấn Tìm hiểu thêm về cáccài đặt chế độ giải quyết xung đột. |
| How neighboring routes are impacted | Tác động của các đường ray đang di chuyển lên việc định tuyến liền kề được kiểm soát bởi Gloss Effort (Neighbor) , nhấn phím Tab trong khi trượt để thay đổi cài đặt. Tìm hiểu thêm về cáccài đặt Nỗ lực làm mịn (lân cận). |
| Hugging - how glossing wraps around other objects and forms corners | Cách mà công cụ tạo hiệu ứng bóng bao quanh tuyến đường quanh các đối tượng khác và tạo các góc được gọi là hugging. Các cài đặt Kiểu ôm sát có sẵn bao gồm:
Tìm hiểu thêm về cáccài đặt kiểu Hugging. |
| Controlling Loop Removal | Khi bạn định tuyến lại một cặp hiện có, tính năng Loại bỏ vòng lặp sẽ được áp dụng. Tính năng Loại bỏ vòng lặp được bật theo mặc định và được áp dụng cho tất cả các mạng. Tính năng này có thể được bật và tắt như một tính năng , hoặc tắt có chọn lọc trên từng mạng nếu cần (tìm hiểu thêm). Một tính năng hoạt động hài hòa với "Loop Removal" là Automatically Terminate Routing, cũng được bật theo mặc định Tính năng này sẽ tự động loại bỏ cặp dây trong quá trình định tuyến lại khi vị trí nhấp chuột tiếp theo nằm chồng lên đường dẫn hiện có. Khi tính năng này được bật, việc định tuyến lại dọc theo một đường dẫn gần giống với đường dẫn hiện có có thể gặp khó khăn. Trong trường hợp này, hãy tạm thời tắt Automatically Terminate Routing tùy chọn này. Tìm hiểu thêm vềcài đặt Loại bỏ vòng lặp. |
| Trượt góc tuyến đường | Công cụ trượt tương tác bao gồm các thuật toán dành riêng cho việc kéo một đỉnh (góc).
Tìm hiểu thêm về cáccài đặt hành động Đỉnh. |
Tìm hiểu thêm về việc sửa đổi đường dẫn hiện có.
Điều chỉnh độ dài các cặp vi sai và sửa đổi các đoạn gấp nếp
Có hai khía cạnh trong việc điều chỉnh độ dài các cặp vi sai: điều chỉnh độ dài của từng cặp trong một bộ sao cho tất cả các cặp đều có cùng độ dài; và sau đó điều chỉnh độ dài của đường dẫn ngắn hơn trong mỗi cặp, một quá trình được gọi là phase matching.
Để điều chỉnh độ dài các cặp vi sai, hãy tạo các ràng buộc sau để nhắm vào tập hợp các cặp vi sai:
-
Một matched length constraint định nghĩa các yêu cầu khớp chiều dài between pairs. Để so sánh độ dài của một cặp với độ dài của một cặp khác, hãy bật tùy chọn Group Matched Lengths tùy chọn này.
-
Một ràng buộc thứ hai matched length constraint định nghĩa các within-pair yêu cầu khớp độ dài. Để kiểm tra độ dài của một thành viên cặp so với thành viên cặp còn lại, hãy kích hoạt Within Differential Pair Length tùy chọn trong ràng buộc.
Minh họa việc điều chỉnh độ dài của các cặp, sau đó điều chỉnh độ dài trong từng cặp.
Video này cho thấy việc điều chỉnh độ dài các cặp so với các cặp khác (dựa trên độ dài xSignal) bằng cách thêm các accordion điều chỉnh độ dài. Thành phần ngắn hơn của mỗi cặp sau đó được điều chỉnh độ dài so với thành phần dài hơn của cặp đó. Video sau đó trình bày cách di chuyển và điều chỉnh hình dạng các cặp một cách tương tác, cách xóa một thanh điều chỉnh chiều dài, cũng như cách tạo hình một thanh điều chỉnh mới trong quá trình bố trí bằng các phím tắt.
Tìm hiểu thêm về việc điều chỉnh độ dài các cặp vi sai.
)
).
).
).
).
).
)
).
)
).
).
).
)
)
).
).
).




).
).
)
)
)
)
)
).
).
).
).
).
)
)
).
).
)
)
)
).
)