Các loại quy tắc định tuyến

Chỉ định độ rộng ưu tiên dùng cho các đoạn mạch khi đi dây trên bo mạch.

Chỉ định độ rộng tối đa được phép dùng cho các đoạn mạch khi đi dây trên bo mạch.

Đối với mỗi tuyến đi dây trong net mà quy tắc áp dụng, kiểm tra xem độ rộng của từng đoạn mạch và cung tròn có nằm trong phạm vi tối thiểu và tối đa hay không ().

Tùy chọn này khả dụng khi có ít nhất một cấu hình trở kháng được xác định trong Layer Stack Manager. Khi bật tùy chọn này, hãy dùng danh sách thả xuống để chọn cấu hình trở kháng mong muốn.

Khi quy tắc được cấu hình ở chế độ này, Độ rộng ưu tiên cần thiết trên mỗi lớp đi dây được tính toán trong cấu hình trở kháng đã chỉ định (các giá trị Độ rộng tối thiểu và Độ rộng tối đa cũng sẽ được đặt bằng giá trị này khi bật tùy chọn). Sau khi quy tắc được xác định, khi bạn đi dây một net nằm trong phạm vi áp dụng của quy tắc, độ rộng đoạn mạch sẽ tự động được đặt thành độ rộng cần thiết để đáp ứng trở kháng đã chỉ định cho lớp đó.

Khi bật tùy chọn này, bạn không thể chỉnh sửa Độ rộng ưu tiên trong quy tắc, nhưng vẫn có thể chỉnh sửa các giá trị Độ rộng tối thiểu và Độ rộng tối đa.

Tìm hiểu thêm về Cấu hình chồng lớp để đi dây có kiểm soát trở kháng.

Tùy chọn này xuất hiện khi có nhiều chồng lớp được xác định trong Trình quản lý chồng lớp. Nếu bo mạch có nhiều chồng lớp, bạn phải cấu hình các ràng buộc Độ rộng cho từng chồng lớp bằng các trường áp dụng cho tất cả các lớp phía trên hình ảnh hoặc các trường riêng cho từng lớp trong Bảng thuộc tính lớp ( ).

Tìm hiểu thêm về Xác định và cấu hình các chồng lớp con.

Vùng bảng dữ liệu ở cuối hộp thoại hiển thị tất cả các lớp tín hiệu được xác định trong chồng lớp, trừ khi tùy chọn Use Impedance Profile được bật. Nếu bật tùy chọn này, chỉ các lớp thuộc cấu hình trở kháng đã chọn mới được hiển thị.

Bảng dữ liệu hiển thị độ rộng đi dây tối thiểu, tối đa và ưu tiên cùng các thông tin riêng khác của từng lớp. Bạn có thể thiết lập các trường độ rộng đi dây cho toàn bộ các lớp bằng cách xác định giá trị trong các trường ràng buộc phía trên hình ảnh, hoặc thiết lập riêng bằng cách nhập trực tiếp các giá trị vào bảng.

Khi bật tùy chọn Use Impedance Profile, các giá trị độ rộng cần thiết sẽ được tự động tính toán và nhập cho từng lớp trong bảng. Ở chế độ này, bạn không thể chỉnh sửa các giá trị Độ rộng ưu tiên, nhưng vẫn có thể chỉnh sửa các giá trị Độ rộng tối thiểu và Độ rộng tối đa.

• Các thiết lập Min Width và Max Width xác định phạm vi giá trị được phép sử dụng trong quá trình đi dây tương tác. Nhấn phím tắt 3 để chuyển lần lượt qua các thiết lập Tối thiểu, Ưu tiên, Tối đa, Do người dùng chọn khi đi dây, hoặc nhấn Tab để chỉnh sửa độ rộng đường mạch trong bảng Properties. Nếu nhập giá trị nằm ngoài phạm vi Tối thiểu–Tối đa, giá trị đó sẽ tự động được giới hạn về biên tương ứng.

• Trình đi dây tự động tuân theo thiết lập Preferred Width.

• Các thiết lập Min Width và Max Width xác định giá trị giới hạn dưới và trên được sử dụng trong DRC trực tuyến và DRC theo lô.

Xác định cấu trúc liên kết được sử dụng cho các net nằm trong phạm vi (truy vấn đầy đủ) của quy tắc. Có thể áp dụng các cấu trúc liên kết sau:

• Shortest - kết nối tất cả các nút trong net sao cho tổng chiều dài kết nối là ngắn nhất.

• Horizontal - kết nối tất cả các nút với nhau, ưu tiên rút ngắn theo phương ngang hơn phương dọc với tỷ lệ 5:1. Sử dụng phương pháp này để buộc đi dây theo phương ngang.

• Vertical - kết nối tất cả các nút với nhau, ưu tiên rút ngắn theo phương dọc hơn phương ngang với tỷ lệ 5:1. Sử dụng phương pháp này để buộc đi dây theo phương dọc.

• Daisy-Simple - nối tất cả các nút thành chuỗi, lần lượt từng nút. Thứ tự nối chuỗi được tính toán để có tổng chiều dài ngắn nhất. Nếu chỉ định pad nguồn và pad kết cuối, tất cả các pad còn lại sẽ được nối thành chuỗi giữa chúng sao cho chiều dài ngắn nhất có thể. Chỉnh sửa một pad để đặt pad đó làm nguồn hoặc điểm kết cuối. Nếu chỉ định nhiều nguồn (hoặc điểm kết cuối), chúng sẽ được nối thành chuỗi ở mỗi đầu.

• Daisy-MidDriven - đặt các nút nguồn ở giữa chuỗi nối tiếp, sau đó chia đều các tải và nối chúng thành chuỗi ở hai phía của nguồn. Cần có hai điểm kết cuối, mỗi đầu một điểm. Nhiều nút nguồn được nối thành chuỗi ở giữa. Nếu không có đúng hai điểm kết cuối, cấu trúc liên kết Daisy-Simple sẽ được sử dụng.

• Daisy-Balanced - chia tất cả các tải thành các chuỗi bằng nhau, với tổng số chuỗi bằng số điểm kết cuối. Sau đó, các chuỗi này kết nối với nguồn theo hình sao. Nhiều nút nguồn được nối thành chuỗi với nhau.

• Starburst - kết nối trực tiếp từng nút với nút nguồn. Nếu có các điểm kết cuối, chúng được kết nối sau mỗi nút tải. Nhiều nút nguồn được nối thành chuỗi với nhau, như trong cấu trúc liên kết Daisy-Balanced.

Khi sử dụng công cụ đi dây tự động, hướng đi dây cho từng lớp tín hiệu được bật trong thiết kế được xác định trong phần thiết lập Situs Autorouter. Các hướng được chỉ định trong hộp thoại Layer Directions, truy cập bằng cách nhấp vào nút Edit Layer Directions trong hộp thoại Situs Routing Strategies.

Chỉ định kiểu góc đi dây cần sử dụng. Có ba kiểu sau:

• 90 Degrees

• 45 Degrees

• Rounded

Hai trường này cho phép bạn xác định giá trị nhỏ nhất và lớn nhất cho khoảng lùi khi sử dụng các kiểu góc 45 Degrees và Rounded. Khoảng lùi là khoảng cách từ vị trí góc “thực” (góc sẽ tồn tại nếu sử dụng kiểu 90 Degrees) đến điểm mà công cụ đi dây tự động bắt đầu vát hoặc bo tròn góc, qua đó kiểm soát kích thước phần vát hoặc bán kính góc.

Sử dụng danh sách thả xuống để chọn một trong hai chế độ sau:

• Min/Max preferred - chọn chế độ này để đặt các giá trị cho phép (Tối thiểu/Tối đa/Ưu tiên) cho đường kính via và kích thước lỗ ngay trong quy tắc.

• Template preferred - chọn chế độ này để có thể sử dụng các kiểu via được xác định thông qua các mẫu via có sẵn cho bo mạch.

Mode = Min/Max preferred

(thiết lập ràng buộc)

Via Diameter - chỉ định các giá trị Minimum, Preferred và Maximum cho đường kính của các via được đặt trong quá trình đi dây.

Via Hole Size - chỉ định các giá trị Minimum, Preferred và Maximum cho kích thước lỗ của các via được đặt trong quá trình đi dây.

Mode = Min/Max preferred

(thay đổi kích thước via trong quá trình đi dây)

Quy tắc thiết kế Routing Via Style xác định các thuộc tính X-Y của via. Khi đặt via trong quá trình đi dây tương tác, bạn có thể chuyển lần lượt qua các định nghĩa via Minimum / Preferred / Maximum / User Choice bằng cách nhấn phím 4. Trạng thái hiện được chọn được hiển thị trong Heads-Up Display và trên thanh trạng thái. Bạn cũng có thể nhấn phím Tab trong khi đi dây để truy cập bảng Properties, nơi bạn có thể chỉnh sửa các thuộc tính via trong phạm vi Tối thiểu/Tối đa của quy tắc. Nếu nhập giá trị nằm ngoài phạm vi, giá trị đó sẽ tự động được giới hạn về biên tương ứng.

Mode = Template preferred

(thiết lập ràng buộc)

Templates List - liệt kê các mẫu via có sẵn có thể sử dụng với quy tắc. Đây là các mẫu via (cục bộ hoặc được xác định trong thư viện mẫu Pad Via) được cung cấp cho thiết kế bo mạch như một phần của Local Pad & Via Library (truy cập thông qua bảng PCB Pad Via Templates). Với mỗi mẫu có sẵn, các thông tin sau được hiển thị:

• Template Name - tên chỉ đọc của mẫu. Đối với mẫu cục bộ, tên được tạo tự động theo tiêu chuẩn IPC. Đối với mẫu lấy từ PvLib, tên này có thể được tùy chỉnh khi cấu hình mẫu trong thư viện đó.

• Description - mô tả chỉ đọc được viết cho mẫu.

• Library - thư viện chứa mẫu. Giá trị này có thể là <Local> (trong đó via được xác định và lưu cùng tài liệu PCB) hoặc tên của thư viện mẫu Pad Via bên ngoài (<LibraryName>.PvLib) đã được cung cấp cho tài liệu PCB.

• Enabled - bật tùy chọn này để cho phép sử dụng mẫu khi đặt via trong quá trình đi dây tương tác.

Mode = Template preferred

(thay đổi kích thước via trong quá trình đi dây)

Khi chuẩn bị đặt một via đi dây trong quá trình đi dây tương tác, bạn có thể chuyển lần lượt qua các mẫu via đã bật bằng cách nhấn phím 4. Mẫu được chọn được hiển thị trong Heads-Up Display và trên thanh trạng thái. Bạn cũng có thể nhấn phím Tab trong khi đi dây để truy cập bảng Properties, nơi bạn có thể thay đổi mẫu via hiện đang được áp dụng.

Để kiểm soát kích thước via mù và via chôn, có thể thiết lập các quy tắc riêng cho từng cặp lớp khác nhau. Ví dụ: để kiểm soát kích thước via mù giữa lớp trên cùng và lớp giữa 1, có thể sử dụng phạm vi áp dụng (Truy vấn đầy đủ) sau:

(StartLayer = 'Top Layer') and (StopLayer = 'Mid-Layer1')

Để kiểm soát kích thước via chôn giữa lớp giữa 2 và lớp giữa 3, sử dụng phạm vi áp dụng sau:

(StartLayer = 'Mid-Layer2') and (StopLayer = 'Mid-Layer3')

Ngoài ra, thay vì tạo các quy tắc riêng lẻ, bạn có thể mở rộng truy vấn của một quy tắc bằng các toán tử OR như sau:

((StartLayer = 'Top Layer') and (StopLayer = 'Mid-Layer1')) or((StartLayer = ' Mid-Layer2') and (StopLayer = 'Mid-Layer3'))

Kiểm tra DRC trực tuyến, kiểm tra DRC hàng loạt, trong quá trình đi dây tự động và đi dây tương tác. Khi chế độ của quy tắc được đặt thành Min/Max preferred, cần lưu ý những điểm sau:

• Các thuộc tính via Preferred được trình đi dây tự động sử dụng.

• Các thuộc tính via Minimum và Maximum được kiểm tra DRC trực tuyến và DRC hàng loạt tuân thủ.

Chỉ định cách bố trí các via fanout so với linh kiện SMT. Có các tùy chọn sau:

• Auto - chọn kiểu phù hợp nhất với công nghệ linh kiện để tối ưu không gian đi dây.

• Inline Rows - các via fanout được bố trí thành hai hàng thẳng nhau.

• Staggered Rows - các via fanout được bố trí thành hai hàng so le.

• BGA - fanout được thực hiện theo các tùy chọn BGA đã chỉ định.

• Under Pads - các via fanout được đặt ngay bên dưới các pad của linh kiện SMT.

Chỉ định hướng fanout. Có các tùy chọn sau:

• Disable - không cho phép fanout đối với các linh kiện SMT thuộc phạm vi áp dụng của quy tắc.

• In Only - chỉ fanout hướng vào trong. Tất cả via fanout và đoạn mạch nối sẽ được đặt bên trong hình chữ nhật bao quanh linh kiện.

• Out Only - chỉ fanout hướng ra ngoài. Tất cả via fanout và đoạn mạch nối sẽ được đặt bên ngoài hình chữ nhật bao quanh linh kiện.

• In Then Out - ban đầu fanout tất cả các pad của linh kiện theo hướng vào trong. Các pad không thể fanout theo hướng này sẽ được fanout theo hướng ra ngoài (nếu có thể).

• Out Then In - ban đầu fanout tất cả các pad của linh kiện theo hướng ra ngoài. Các pad không thể fanout theo hướng này sẽ được fanout theo hướng vào trong (nếu có thể).

• Alternating In and Out - fanout tất cả các pad của linh kiện (nếu có thể) theo cách xen kẽ, trước tiên hướng vào trong rồi hướng ra ngoài.

Chỉ định hướng fanout. Khi fanout một linh kiện BGA, các pad của linh kiện được chia thành các góc phần tư và fanout được áp dụng đồng thời cho các pad trong từng góc phần tư. Có các tùy chọn sau:

• Away From Center - fanout các pad trong từng góc phần tư theo góc 45°, hướng ra xa tâm linh kiện.

• North-East - tất cả các pad trong từng góc phần tư được fanout theo hướng Đông Bắc (45° ngược chiều kim đồng hồ so với phương ngang).

• South-East - tất cả các pad trong từng góc phần tư được fanout theo hướng Đông Nam (45° theo chiều kim đồng hồ so với phương ngang).

• South-West - tất cả các pad trong từng góc phần tư được fanout theo hướng Tây Nam (135° theo chiều kim đồng hồ so với phương ngang).

• North-West - tất cả các pad trong từng góc phần tư được fanout theo hướng Tây Bắc (135° ngược chiều kim đồng hồ so với phương ngang).

• Towards Center - fanout các pad trong từng góc phần tư theo góc 45°, hướng về tâm linh kiện. Trong hầu hết các trường hợp, không thể đồng nhất hướng fanout vì không gian fanout cần thiết đã bị via fanout của một pad khác chiếm dụng. Trong những trường hợp này, fanout sẽ được thực hiện theo hướng khả dụng tiếp theo (Đông Bắc, Đông Nam, Tây Nam, Tây Bắc).

Chỉ định cách bố trí các via fanout so với các pad của linh kiện BGA. Có các tùy chọn sau:

• Close To Pad (Follow Rules) - các via fanout sẽ được đặt gần pad tương ứng của linh kiện SMT nhất có thể mà không vi phạm các quy tắc khoảng cách đã xác định.

• Centered Between Pads - các via fanout sẽ được đặt ở chính giữa các pad của linh kiện SMT.

Các quy tắc thiết kế điều khiển fanout mặc định sau đây được tạo tự động, bao quát các kiểu đóng gói linh kiện thông dụng hiện có (được liệt kê theo thứ tự ưu tiên giảm dần). Bạn có thể chỉnh sửa các quy tắc này hoặc xác định các quy tắc khác theo yêu cầu thiết kế riêng.

• Fanout_BGA – với truy vấn IsBGA.

• Fanout_LCC - với truy vấn IsLCC.

• Fanout_SOIC - với truy vấn IsSOIC.

• Fanout_Small - với truy vấn (CompPinCount < 5).

• Fanout_Default - với truy vấn All.

Tùy chọn này khả dụng khi có ít nhất một cấu hình trở kháng được xác định trong Layer Stack Manager. Khi bật tùy chọn này, hãy dùng danh sách thả xuống để chọn cấu hình trở kháng cần dùng. Khi quy tắc được cấu hình ở chế độ này, Độ rộng ưu tiên và Khe hở ưu tiên cần thiết trên mỗi lớp đi dây được tính toán trong cấu hình trở kháng đã chỉ định. Sau khi xác định quy tắc, khi bạn đi dây một cặp vi sai thuộc phạm vi áp dụng của quy tắc, độ rộng đường mạch và khe hở giữa hai đường trong cặp sẽ tự động được đặt theo các giá trị cần thiết để lớp đó đáp ứng trở kháng đã chỉ định.

Tìm hiểu thêm về Cấu hình bộ lớp để đi dây có kiểm soát trở kháng.

Tùy chọn này xuất hiện trong hộp thoại khi có nhiều bộ lớp được xác định trong Layer Stack Manager. Nếu bo mạch có nhiều bộ lớp, các ràng buộc đi dây cặp vi sai phải được cấu hình cho từng bộ lớp, bằng cách sử dụng các trường áp dụng cho tất cả các lớp phía trên hình ảnh, các trường dành riêng cho từng lớp trong Bảng thuộc tính lớp, hoặc chọn một cấu hình trở kháng.

Tìm hiểu thêm về Xác định và cấu hình các bộ lớp con.

Vùng bảng ở cuối hộp thoại hiển thị tất cả các lớp tín hiệu được xác định trong bộ lớp, trừ khi một Cấu hình trở kháng được chọn. Trong trường hợp đó, chỉ những lớp thuộc cấu hình trở kháng đã chọn mới được hiển thị. Các ràng buộc về độ rộng và khe hở tối thiểu, tối đa và ưu tiên, cùng các thông tin riêng của từng lớp, sẽ được hiển thị. Các trường Độ rộng và Khe hở đi dây có thể được đặt chung bằng cách xác định giá trị trong các trường ràng buộc phía trên hình ảnh, hoặc đặt riêng bằng cách nhập giá trị trực tiếp vào bảng. Khi một Cấu hình trở kháng được chọn, các giá trị Độ rộng ưu tiên cần thiết sẽ được tự động tính toán và điền cho từng lớp trong bảng. Ở chế độ này, không thể chỉnh sửa các giá trị Độ rộng ưu tiên và Khe hở ưu tiên, nhưng có thể chỉnh sửa các giá trị Tối thiểu và Tối đa.

Khi xác định các giá trị độ rộng và/hoặc khe hở tối thiểu, tối đa và ưu tiên, Layer Attributes Table sẽ tô đỏ các giá trị nhập không hợp lệ. Ví dụ, điều này có thể xảy ra khi bạn chỉ định giá trị ràng buộc tối thiểu lớn hơn giá trị ràng buộc tối đa, hoặc khi đặt giá trị ràng buộc ưu tiên thấp hơn giá trị tối thiểu hay cao hơn giá trị tối đa. Định nghĩa quy tắc không hợp lệ còn được làm nổi bật bằng cách hiển thị tên quy tắc màu đỏ trong cả ngăn cây thư mục và các danh sách tổng hợp tương ứng trong hộp thoại PCB Rules and Constraints Editor.

Mặc dù độ rộng của mỗi net trong một cặp vi sai được giám sát bởi quy tắc Đi dây cặp vi sai tương ứng (chứ không phải quy tắc Độ rộng), việc kiểm tra khoảng cách an toàn giữa các net trong cặp đó vẫn chịu sự chi phối của quy tắc thiết kế Khoảng cách an toàn tương ứng. Nếu khe hở đi dây cặp vi sai nhỏ hơn khoảng cách an toàn tối thiểu được phép giữa các net khác nhau trên bo mạch, các net trong cặp vi sai sẽ vi phạm ràng buộc về khoảng cách an toàn. Để tránh điều này, phải tạo một ràng buộc khoảng cách an toàn riêng, đặt khoảng cách giữa các net trong cặp vi sai bằng giá trị Khe hở cặp vi sai. 

Để thực hiện việc này trong Constraint Manager, hãy đặt giá trị Clearance cho các cặp bằng giá trị Khe hở cặp vi sai. Điều này được minh họa trong trang chiếu đầu tiên của bản trình chiếu Đi dây cặp vi sai ở trên, trong đó khoảng cách an toàn cho các cặp vi sai được đặt thành 0.12446mm.

Để thực hiện việc này trong PCB Rules and Constraints Editor, hãy thêm một ràng buộc Khoảng cách an toàn có giá trị bằng Khe hở cặp vi sai, đồng thời chọn tùy chọn Same Differential Pair. Điều này được minh họa trong trang chiếu thứ tư của bản trình chiếu Đi dây cặp vi sai ở trên, trong đó khoảng cách an toàn cho các cặp vi sai được đặt thành 0.127mm.

Mặc dù có thể đạt được thiết lập Độ rộng–Khe hở tối ưu cho phần lớn bo mạch, thường vẫn có những khu vực, chẳng hạn như bên dưới linh kiện BGA, cần sử dụng độ rộng nhỏ hơn và khe hở hẹp hơn. Việc đặt Khe hở tối thiểu nhỏ hơn Khe hở ưu tiên cho phép công cụ đi dây đưa hai đường trong cặp lại gần nhau hơn khi cần tránh chướng ngại vật. Mặc dù cách này có hiệu quả, nhưng cũng có sự đánh đổi: các thao tác đi dây trở nên phức tạp hơn nhiều và do đó chậm hơn.

Yêu cầu này cũng có thể được đáp ứng bằng cách xác định nhiều quy tắc đi dây cặp vi sai — một quy tắc có độ ưu tiên thấp hơn áp dụng cho cặp vi sai trên toàn bo mạch và một quy tắc có độ ưu tiên cao hơn áp dụng cho cặp vi sai trong khu vực cụ thể cần thiết lập Độ rộng–Khe hở nhỏ hơn. Sau đó, bạn nhắm đến cặp vi sai trong khu vực đó bằng cách xác định một quy tắc Định nghĩa vùng (Room) cho khu vực đó và sử dụng vùng này làm một phần phạm vi áp dụng của quy tắc đi dây cặp vi sai yêu cầu thiết lập Độ rộng–Khe hở nhỏ hơn.

Kiểm tra DRC trực tuyến, kiểm tra DRC hàng loạt, đi dây tương tác (và đi dây lại), đi dây tự động, tinh chỉnh chiều dài tương tác (áp dụng Min Gap), và khi chỉnh sửa cặp theo cách tương tác, chẳng hạn như trượt một đoạn đường mạch của một trong các net thuộc cặp.