Các loại quy tắc định tuyến

Chỉ định độ rộng ưu tiên sẽ được dùng cho các track khi định tuyến bo mạch.

Chỉ định độ rộng tối đa cho phép sẽ được dùng cho các track khi định tuyến bo mạch.

Đối với mỗi route trong net được quy tắc áp dụng, kiểm tra rằng độ rộng của từng track riêng lẻ và cung nằm trong khoảng tối thiểu và tối đa ().

Tùy chọn này khả dụng khi có ít nhất một hồ sơ trở kháng được định nghĩa trong Layer Stack Manager. Khi được bật, dùng danh sách thả xuống để chọn hồ sơ trở kháng mong muốn.

Khi quy tắc được cấu hình ở chế độ này, Preferred Width cần thiết trên mỗi lớp định tuyến sẽ được tính như một phần của hồ sơ trở kháng đã chỉ định (các giá trị Min Width và Max Width cũng sẽ được đặt thành giá trị này khi tùy chọn được bật). Sau khi quy tắc được định nghĩa, khi bạn định tuyến một net thuộc phạm vi áp dụng của quy tắc, độ rộng track sẽ tự động được đặt theo độ rộng cần thiết để đáp ứng trở kháng đã chỉ định cho lớp đó.

Khi tùy chọn này được bật, Preferred Width không thể được chỉnh sửa trong quy tắc, nhưng các giá trị Min Width và Max Width thì có thể.

Tìm hiểu thêm về Cấu hình chồng lớp cho định tuyến trở kháng kiểm soát.

Tùy chọn này xuất hiện khi có nhiều chồng lớp được định nghĩa trong Layer Stack Manager. Nếu bo mạch bao gồm nhiều chồng lớp, thì các Width Constraints phải được cấu hình cho từng chồng lớp, bằng cách dùng các trường áp dụng cho mọi lớp phía trên hình ảnh hoặc các trường riêng theo lớp trong Bảng Thuộc tính Lớp ( ).

Tìm hiểu thêm về Định nghĩa và cấu hình substacks.

Vùng lưới ở cuối hộp thoại hiển thị tất cả các lớp tín hiệu được định nghĩa trong chồng lớp trừ khi tùy chọn Use Impedance Profile được bật. Nếu tùy chọn này được bật, thì chỉ các lớp có sẵn như một phần của hồ sơ trở kháng đã chọn mới được hiển thị.

Lưới hiển thị các độ rộng định tuyến tối thiểu, tối đa và ưu tiên cùng các thông tin riêng theo lớp khác. Các trường độ rộng định tuyến có thể được đặt toàn cục bằng cách định nghĩa các giá trị trong các trường ràng buộc phía trên hình ảnh hoặc đặt riêng lẻ bằng cách nhập trực tiếp các giá trị vào bảng.

Khi tùy chọn Use Impedance Profile được bật, các mục độ rộng yêu cầu sẽ được tự động tính toán và nhập cho từng lớp trong bảng. Ở chế độ này, các giá trị Preferred Width không thể được chỉnh sửa, nhưng các giá trị Min Width và Max Width thì có thể.

• Các thiết lập Min Width và Max Width xác định phạm vi các giá trị cho phép có thể được sử dụng trong quá trình định tuyến tương tác. Nhấn phím tắt 3 để chuyển vòng qua các thiết lập Min, Preferred, Max, User Choice trong khi định tuyến, hoặc nhấn Tab để chỉnh sửa độ rộng trace trong bảng Properties. Nếu một giá trị được nhập nằm ngoài khoảng Min-Max , nó sẽ tự động bị giới hạn lại.

• Thiết lập Preferred Width được Autorouter tuân theo.

• Các thiết lập Min Width và Max Width xác định các giá trị dưới và trên được dùng bởi Online DRC và Batch DRC.

Xác định topology sẽ được sử dụng cho (các) net được nhắm tới bởi phạm vi (truy vấn đầy đủ) của quy tắc. Có thể áp dụng các topology sau:

• Shortest - kết nối tất cả các nút trong net để tạo ra tổng chiều dài kết nối ngắn nhất.

• Horizontal - kết nối tất cả các nút với nhau, ưu tiên độ ngắn theo phương ngang hơn phương dọc theo tỷ lệ 5:1. Dùng phương pháp này để ép định tuyến theo hướng ngang.

• Vertical - kết nối tất cả các nút với nhau, ưu tiên độ ngắn theo phương dọc hơn phương ngang theo tỷ lệ 5:1. Dùng phương pháp này để ép định tuyến theo hướng dọc.

• Daisy-Simple - nối chuỗi tất cả các nút với nhau, lần lượt nút này sau nút kia. Thứ tự nối chuỗi được tính toán để cho tổng chiều dài ngắn nhất. Nếu có chỉ định pad nguồn và pad kết thúc, thì tất cả các pad khác sẽ được nối chuỗi ở giữa chúng để cho chiều dài ngắn nhất có thể. Hãy chỉnh sửa một pad để đặt nó làm nguồn hoặc điểm kết thúc. Nếu có nhiều nguồn (hoặc nhiều điểm kết thúc) được chỉ định, chúng sẽ được nối chuỗi với nhau ở mỗi đầu.

• Daisy-MidDriven - đặt (các) nút nguồn ở giữa chuỗi daisy chain, sau đó chia đều các tải và nối chuỗi chúng ra hai phía của (các) nguồn. Cần có hai điểm kết thúc, một cho mỗi đầu. Nhiều nút nguồn sẽ được nối chuỗi với nhau ở giữa. Nếu không có đúng hai điểm kết thúc thì topology Daisy-Simple sẽ được dùng.

• Daisy-Balanced - chia tất cả các tải thành các chuỗi bằng nhau, với tổng số chuỗi bằng số lượng điểm kết thúc. Sau đó các chuỗi này kết nối tới nguồn theo dạng hình sao. Nhiều nút nguồn được nối chuỗi với nhau.

• Starburst - kết nối mỗi nút trực tiếp tới nút nguồn. Nếu có các điểm kết thúc, chúng sẽ được kết nối sau mỗi nút tải. Nhiều nút nguồn được nối chuỗi với nhau, như trong topology Daisy-Balanced.

Khi sử dụng Autorouter, hướng định tuyến cho mỗi lớp tín hiệu được bật trong thiết kế sẽ được xác định như một phần của thiết lập Situs Autorouter. Các hướng được chỉ định trong hộp thoại Layer Directions dialog, truy cập bằng cách nhấp vào nút Edit Layer Directions trong hộp thoại Situs Routing Strategies dialog.

Chỉ định kiểu góc định tuyến sẽ dùng. Có ba kiểu sau:

• 90 Degrees

• 45 Degrees

• Rounded

Hai trường này cho phép bạn xác định giá trị tối thiểu và tối đa cho khoảng lùi khi sử dụng các kiểu góc 45 Degrees và Rounded. Khoảng lùi là khoảng cách từ vị trí góc "thực" (vị trí sẽ tồn tại nếu dùng kiểu 90 Degrees) đến điểm mà Autorouter nên bắt đầu vát góc hoặc bo tròn, qua đó kiểm soát hiệu quả kích thước mép vát hoặc bán kính góc.

Sử dụng danh sách thả xuống để chọn một trong hai chế độ sau:

• Min/Max preferred - chọn chế độ này để đặt các giá trị cho phép (Minimum/Maximum/Preferred) cho đường kính và kích thước lỗ của via ngay trong chính quy tắc.

• Template preferred - chọn chế độ này để có thể sử dụng các kiểu via được định nghĩa thông qua các mẫu via có sẵn cho bo mạch.

Mode = Min/Max preferred

(cài đặt ràng buộc)

Via Diameter - chỉ định các giá trị Minimum, Preferred và Maximum của đường kính các via được đặt trong quá trình định tuyến.

Via Hole Size - chỉ định các giá trị Minimum, Preferred và Maximum của kích thước lỗ các via được đặt trong quá trình định tuyến.

Mode = Min/Max preferred

(thay đổi kích thước via trong khi định tuyến)

Quy tắc thiết kế Routing Via Style xác định các thuộc tính X-Y của via. Khi một via đang được đặt trong quá trình định tuyến tương tác, bạn có thể luân chuyển qua các định nghĩa via Minimum / Preferred / Maximum / User Choice bằng cách nhấn phím 4. Trạng thái hiện được chọn sẽ hiển thị trong Heads-Up Display và trên thanh Status. Bạn cũng có thể nhấn phím Tab trong khi định tuyến để truy cập bảng Properties, tại đó bạn có thể chỉnh sửa các thuộc tính via trong phạm vi Min/Max của quy tắc. Nếu nhập một giá trị nằm ngoài phạm vi, giá trị đó sẽ tự động bị giới hạn lại.

Mode = Template preferred

(cài đặt ràng buộc)

Templates List - liệt kê các mẫu via khả dụng có thể dùng với quy tắc. Đây là các mẫu via (cục bộ hoặc được định nghĩa trong Pad Via Template Libraries) được cung cấp cho thiết kế bo mạch như một phần của Local Pad & Via Library (truy cập thông qua bảng PCB Pad Via Templates). Đối với mỗi mẫu khả dụng, thông tin sau sẽ được hiển thị:

• Template Name - tên chỉ đọc của mẫu. Với mẫu cục bộ, hệ thống dùng cách đặt tên tự động theo tiêu chuẩn IPC. Với mẫu lấy từ PvLib, cách đặt tên này có thể được tùy chỉnh trong phần cấu hình mẫu của thư viện đó.

• Description - mô tả chỉ đọc được viết cho mẫu.

• Library - thư viện mà từ đó mẫu được lấy. Có thể là <Local> (nơi via được định nghĩa và lưu cùng tài liệu PCB) hoặc tên của Pad Via Template Library bên ngoài (<LibraryName>.PvLib) đã được cung cấp cho tài liệu PCB.

• Enabled - bật tùy chọn này để mẫu khả dụng cho việc đặt via trong quá trình Interactive Routing.

Mode = Template preferred

(thay đổi kích thước via trong khi định tuyến)

Khi một via định tuyến sắp được đặt trong quá trình định tuyến tương tác, bạn có thể luân chuyển qua các mẫu via đã bật bằng cách nhấn phím 4. Mẫu đang chọn sẽ hiển thị trong Heads-Up Display và trên thanh Status. Bạn cũng có thể nhấn phím Tab trong khi định tuyến để truy cập bảng Properties panel, từ đó bạn có thể thay đổi mẫu via hiện đang được áp dụng.

Để kiểm soát kích thước của via mù và via chôn, có thể thiết lập các quy tắc riêng nhắm đến các cặp lớp khác nhau. Ví dụ, để kiểm soát kích thước via cho via mù giữa lớp trên cùng và lớp giữa 1, có thể dùng phạm vi (Full Query) sau:

(StartLayer = 'Top Layer') and (StopLayer = 'Mid-Layer1')

Để kiểm soát kích thước via cho via chôn giữa lớp giữa 2 và lớp giữa 3, sẽ dùng phạm vi sau:

(StartLayer = 'Mid-Layer2') and (StopLayer = 'Mid-Layer3')

Hoặc, thay vì tạo các quy tắc riêng lẻ, bạn có thể mở rộng truy vấn của một quy tắc bằng cách dùng OR như sau:

((StartLayer = 'Top Layer') and (StopLayer = 'Mid-Layer1')) or((StartLayer = ' Mid-Layer2') and (StopLayer = 'Mid-Layer3'))

Online DRC, Batch DRC, trong khi autorouting, và trong khi định tuyến tương tác. Khi chế độ của quy tắc được đặt thành Min/Max preferred, các điểm sau sẽ được áp dụng:

• Các thuộc tính via Preferred được Autorouter sử dụng.

• Các thuộc tính via Minimum và Maximum được tuân thủ bởi Online DRC và Batch DRC.

Chỉ định cách các via fanout được đặt tương quan với linh kiện SMT. Có các tùy chọn sau:

• Auto - chọn kiểu phù hợp nhất với công nghệ của linh kiện để mang lại kết quả không gian đi dây tối ưu.

• Inline Rows - các via fanout được đặt trong hai hàng thẳng hàng.

• Staggered Rows - các via fanout được đặt trong hai hàng xen kẽ.

• BGA - fanout được thực hiện theo các tùy chọn BGA đã chỉ định.

• Under Pads - các via fanout được đặt trực tiếp bên dưới các pad của linh kiện SMT.

Chỉ định hướng sẽ dùng cho fanout. Có các tùy chọn sau:

• Disable - không cho phép fanout đối với các linh kiện SMT được quy tắc nhắm tới.

• In Only - chỉ fanout theo hướng vào trong. Tất cả via fanout và đường mạch kết nối sẽ được đặt bên trong hình chữ nhật bao của linh kiện.

• Out Only - chỉ fanout theo hướng ra ngoài. Tất cả via fanout và đường mạch kết nối sẽ được đặt bên ngoài hình chữ nhật bao của linh kiện.

• In Then Out - trước tiên fanout tất cả pad của linh kiện theo hướng vào trong. Mọi pad không thể fanout theo hướng này sẽ được fanout theo hướng ra ngoài (nếu có thể).

• Out Then In - trước tiên fanout tất cả pad của linh kiện theo hướng ra ngoài. Mọi pad không thể fanout theo hướng này sẽ được fanout theo hướng vào trong (nếu có thể).

• Alternating In and Out - fanout tất cả pad của linh kiện (nếu có thể) theo kiểu xen kẽ, trước vào trong rồi ra ngoài.

Chỉ định hướng sẽ dùng cho fanout. Khi một linh kiện BGA được fanout, các pad của nó được chia thành các góc phần tư, với fanout được áp dụng đồng thời cho các pad trong từng góc phần tư. Có các tùy chọn sau:

• Away From Center - fanout cho các pad trong mỗi góc phần tư được áp dụng theo góc 45° ra xa tâm linh kiện.

• North-East - tất cả pad trong mỗi góc phần tư được fanout theo hướng Đông-Bắc (45° ngược chiều kim đồng hồ so với phương ngang).

• South-East - tất cả pad trong mỗi góc phần tư được fanout theo hướng Đông-Nam (45° theo chiều kim đồng hồ so với phương ngang).

• South-West - tất cả pad trong mỗi góc phần tư được fanout theo hướng Tây-Nam (135° theo chiều kim đồng hồ so với phương ngang).

• North-West - tất cả pad trong mỗi góc phần tư được fanout theo hướng Tây-Bắc (135° ngược chiều kim đồng hồ so với phương ngang).

• Towards Center - fanout cho các pad trong mỗi góc phần tư được áp dụng theo góc 45° hướng về tâm linh kiện. Trong hầu hết trường hợp, sẽ không thể duy trì tính đồng nhất về hướng do không gian fanout cần thiết đã bị chiếm bởi via fanout của pad khác. Trong các trường hợp này, fanout sẽ diễn ra theo hướng khả dụng tiếp theo (Đông-Bắc, Đông-Nam, Tây-Nam, Tây-Bắc).

Chỉ định cách các via fanout được đặt tương quan với các pad của linh kiện BGA. Có các tùy chọn sau:

• Close To Pad (Follow Rules) - các via fanout sẽ được đặt gần nhất có thể với các pad tương ứng của linh kiện SMT mà không vi phạm các quy tắc khoảng cách đã định nghĩa.

• Centered Between Pads - các via fanout sẽ được đặt ở vị trí chính giữa giữa các pad của linh kiện SMT.

Các quy tắc thiết kế Fanout Control mặc định sau đây sẽ được tự động tạo, bao phủ các loại package linh kiện thông dụng hiện có (liệt kê theo thứ tự ưu tiên giảm dần). Có thể chỉnh sửa các quy tắc này hoặc định nghĩa thêm các quy tắc khác theo yêu cầu thiết kế riêng của bạn.

• Fanout_BGA – với một truy vấn là IsBGA.

• Fanout_LCC - với một truy vấn là IsLCC.

• Fanout_SOIC - với một truy vấn là IsSOIC.

• Fanout_Small - với một truy vấn là (CompPinCount < 5).

• Fanout_Default - với một truy vấn là All.

Tùy chọn này khả dụng khi đã định nghĩa ít nhất một cấu hình trở kháng trong Layer Stack Manager. Khi được bật, hãy dùng danh sách thả xuống để chọn cấu hình trở kháng cần thiết. Khi quy tắc được cấu hình ở chế độ này, Chiều rộng ưu tiên (Preferred Width) và Khoảng cách ưu tiên (Preferred Gap) cần thiết trên từng lớp định tuyến sẽ được tính toán như một phần của cấu hình trở kháng đã chỉ định. Sau khi quy tắc được định nghĩa, khi bạn đi dây một cặp vi sai nằm trong phạm vi áp dụng của quy tắc, độ rộng đường mạch và khoảng cách giữa cặp sẽ tự động được đặt theo các giá trị cần thiết cho lớp đó để đáp ứng trở kháng đã chỉ định.

Tìm hiểu thêm về Cấu hình chồng lớp cho định tuyến kiểm soát trở kháng.

Tùy chọn này xuất hiện trong hộp thoại khi có nhiều chồng lớp được định nghĩa trong Layer Stack Manager. Nếu bo mạch bao gồm nhiều chồng lớp, thì các ràng buộc định tuyến cặp vi sai phải được cấu hình cho từng chồng lớp, bằng cách dùng các trường áp dụng cho mọi lớp phía trên hình ảnh, hoặc các trường riêng theo lớp trong Bảng Thuộc tính Lớp, hoặc bằng cách chọn một cấu hình trở kháng.

Tìm hiểu thêm về Định nghĩa và cấu hình các substack.

Vùng lưới ở cuối hộp thoại hiển thị tất cả các lớp tín hiệu được định nghĩa trong chồng lớp, trừ khi một Cấu hình Trở kháng được chọn. Nếu có, thì chỉ những lớp có sẵn trong cấu hình trở kháng đã chọn mới được hiển thị. Các ràng buộc chiều rộng và khoảng cách tối thiểu, tối đa, ưu tiên cùng thông tin riêng theo lớp khác sẽ được hiển thị. Các trường Chiều rộng và Khoảng cách khi đi dây có thể được thiết lập toàn cục bằng cách định nghĩa các giá trị trong các trường ràng buộc phía trên hình ảnh hoặc thiết lập riêng lẻ bằng cách nhập trực tiếp giá trị vào bảng. Khi một Cấu hình Trở kháng được chọn, các mục Chiều rộng ưu tiên cần thiết sẽ được tự động tính toán và nhập cho từng lớp trong bảng. Ở chế độ này, các giá trị Chiều rộng ưu tiên và Khoảng cách ưu tiên không thể chỉnh sửa, nhưng các giá trị Tối thiểu và Tối đa thì có thể.

Khi định nghĩa các giá trị cho chiều rộng và/hoặc khoảng cách tối thiểu, tối đa và ưu tiên, Layer Attributes Table sẽ tô sáng các mục nhập không hợp lệ bằng chữ màu đỏ. Ví dụ, điều này có thể xảy ra khi bạn chỉ định một giá trị ràng buộc tối thiểu lớn hơn giá trị ràng buộc tối đa, hoặc khi đặt một giá trị ràng buộc ưu tiên nhỏ hơn giá trị tối thiểu hoặc lớn hơn giá trị ràng buộc tối đa. Định nghĩa quy tắc không chính xác cũng được làm nổi bật thêm bằng việc tên quy tắc chuyển sang màu đỏ trong cả khung cây thư mục và các danh sách tóm tắt tương ứng trong hộp thoại PCB Rules and Constraints Editor.

Trong khi độ rộng của mỗi net trong một cặp vi sai được giám sát bởi quy tắc Định tuyến Cặp Vi sai áp dụng (và không phải bởi quy tắc Width), việc kiểm tra khoảng hở giữa các net trong cặp đó vẫn được chi phối bởi quy tắc thiết kế Clearance áp dụng. Nếu khoảng cách định tuyến cặp vi sai nhỏ hơn khoảng hở tối thiểu được phép giữa các net khác nhau trên bo mạch, các net trong cặp vi sai sẽ không đạt ràng buộc khoảng hở này. Để tránh điều đó, phải tạo một ràng buộc khoảng hở riêng, đặt khoảng hở net-to-net trong các cặp vi sai bằng đúng giá trị Diff Pair Gap. 

Để thực hiện việc này trong Constraint Manager, hãy đặt giá trị Clearance của các cặp bằng với giá trị Diff Pair Gap. Điều này được minh họa trong trang chiếu đầu tiên của trình chiếu Differential Pair Routing ở trên, nơi khoảng hở cho các cặp vi sai đã được đặt thành 0.12446mm.

Để thực hiện việc này trong PCB Rules and Constraints Editor, hãy thêm một ràng buộc Clearance bổ sung được đặt cùng giá trị khoảng hở như Diff Pair Gap, với tùy chọn Same Differential Pair được chọn. Điều này được minh họa trong trang chiếu thứ tư của trình chiếu Differential Pair Routing ở trên, nơi khoảng hở cho các cặp vi sai đã được đặt thành 0.127mm.

Mặc dù các thiết lập Chiều rộng-Khoảng cách tối ưu có thể đạt được cho phần lớn bo mạch, nhưng thường sẽ có những khu vực, chẳng hạn như bên dưới một linh kiện BGA, nơi phải dùng các thiết lập Chiều rộng-Khoảng cách nhỏ hơn và sít hơn. Việc định nghĩa Khoảng cách tối thiểu nhỏ hơn Khoảng cách ưu tiên cho phép bộ định tuyến đưa hai thành viên của cặp đến gần nhau hơn ở những nơi có chướng ngại vật yêu cầu như vậy. Dù cách này hoạt động, nó phải đánh đổi; các thao tác định tuyến trở nên phức tạp hơn nhiều và do đó cũng chậm hơn.

Yêu cầu này cũng có thể đạt được bằng cách định nghĩa nhiều quy tắc định tuyến cặp vi sai - một quy tắc ưu tiên thấp hơn áp dụng cho cặp vi sai trên toàn bộ bo mạch và một quy tắc ưu tiên cao hơn áp dụng cho cặp vi sai trong khu vực cụ thể nơi cần thiết lập Chiều rộng-Khoảng cách hẹp hơn. Sau đó, bạn nhắm mục tiêu cặp vi sai trong khu vực đó bằng cách định nghĩa một quy tắc Room Definition cho khu vực đó và dùng room đó như một phần của phạm vi áp dụng của quy tắc định tuyến cặp vi sai yêu cầu thiết lập Chiều rộng-Khoảng cách chặt hơn.

DRC trực tuyến, DRC hàng loạt, định tuyến tương tác (và đi dây lại), định tuyến tự động, tinh chỉnh chiều dài tương tác (Min Gap được áp dụng), và khi chỉnh sửa cặp theo cách tương tác, chẳng hạn như trượt một đoạn đường mạch của một trong các net trong cặp.