Làm việc với Directives trên sơ đồ nguyên lý

Altium Training

Altium Essentials: Schematic Updating

This content is part of the official Altium Professional Training Program. For full courses, materials and certification, visit Altium Training.

Sơ lược

Bài viết này giải thích cách các chỉ thị thiết kế (Design Directives) hoạt động trong sơ đồ nguyên lý của Altium Designer, tập trung vào các chỉ thị dùng trong quá trình kiểm tra tính hợp lệ và các chỉ thị truyền thông tin từ sơ đồ nguyên lý sang PCB. Bài viết nêu bật lợi ích của các chỉ thị khi thiết kế vẫn đang được phát triển, đặc biệt là khả năng giảm những thông báo kiểm tra gây mất tập trung do mạch chưa hoàn thiện. Bạn sẽ thấy sự khác biệt giữa việc dùng No ERC cho các vi phạm cụ thể và dùng Compile Mask để loại trừ một vùng chưa hoàn thiện lớn hơn khỏi quá trình kiểm tra, đồng thời hiểu cách các chỉ thị này hoạt động và vai trò của chúng trong quy trình thiết kế. Nếu bạn muốn hiểu rõ hơn cách tập trung việc kiểm tra tính hợp lệ vào những phần quan trọng nhất của sơ đồ nguyên lý, đây là hướng dẫn đáng đọc.

- Tìm hiểu chỉ thị thiết kế là gì và cách sử dụng chúng khi xây dựng sơ đồ nguyên lý và kiểm tra tính hợp lệ.
- Nắm rõ khi nào nên dùng No ERC và khi nào nên dùng Compile Mask để loại bỏ các thông báo kiểm tra không mong muốn.
- Xem cách đặt, bật hoặc tắt và chỉnh sửa Compile Mask trong trình biên tập sơ đồ nguyên lý.
Tìm hiểu sâu hơn với AI:

Chỉ thị thiết kế là các đối tượng được đặt trên sơ đồ nguyên lý trong quá trình nhập thiết kế, giúp xác định các hướng dẫn cần chuyển đến những phần khác của phần mềm. Có nhiều loại chỉ thị thiết kế để sử dụng theo hai cách sau:

  • Các chỉ thị liên quan đến việc biên dịch tự động các tài liệu sơ đồ nguyên lý nguồn.
  • Các chỉ thị dùng để chuyển thông tin được xác định trên trang sơ đồ nguyên lý sang PCB.

Các phần sau sẽ trình bày chi tiết hơn về những lĩnh vực này và các chỉ thị liên quan.

Các chỉ thị liên quan đến biên dịch

Thiết kế phát triển theo thời gian và được nhập theo từng giai đoạn. Khi mỗi giai đoạn dần hoàn thiện, bạn thường muốn kiểm tra riêng giai đoạn đó, tách biệt với phần còn lại của thiết kế. Việc biên dịch một tài liệu sơ đồ nguyên lý riêng lẻ (hoặc toàn bộ dự án) tại các thời điểm trong quá trình nhập thiết kế thường tạo ra một số thông báo lỗi do các phần mạch chưa được nhập hoặc do dây kết nối giao tiếp giữa các khối mạch vẫn chưa hoàn chỉnh. Những thông báo này không thực sự có giá trị vì chúng chỉ gây nhiễu cho thông tin thực sự cần quan tâm. Cách nhanh nhất và dễ nhất để loại bỏ các lỗi biên dịch này là đặt chỉ thị No ERC hoặc Compile Mask.

Chỉ thị No ERC

Chỉ thị No ERC được đặt tại một nút trong mạch để bỏ qua tất cả các cảnh báo và/hoặc lỗi vi phạm Kiểm tra quy tắc điện được phát hiện khi xác thực dự án sơ đồ nguyên lý. Tham khảo trang Xác thực dự án thiết kế của bạn để tìm hiểu thêm.

Chỉ thị Compile Mask

Chỉ thị No ERC rất phù hợp để bỏ qua một số ít chân, cổng, điểm kết nối trang hoặc net vi phạm trong thiết kế. Tuy nhiên, trong một số trường hợp, bạn có thể muốn loại trừ cả một phần thiết kế, bao gồm cả linh kiện. Hãy sử dụng chỉ thị Compile Mask (lệnh Place » Directives » Compile Mask) hoặc nhấp vào nút Compile Mask () trong danh sách chỉ thị thả xuống trên Active Bar để ẩn vùng thiết kế nằm bên trong khỏi trình biên dịch. Nhờ đó, bạn có thể chủ động ngăn việc kiểm tra lỗi đối với phần mạch có thể chưa hoàn chỉnh và chắc chắn sẽ tạo ra lỗi biên dịch. Điều này rất hữu ích khi bạn cần biên dịch tài liệu hiện hành hoặc dự án để kiểm tra tính toàn vẹn của thiết kế tại những vùng cụ thể khác, nhưng không muốn bị “nhiễu” bởi các thông báo do trình biên dịch tạo ra liên quan đến những phần thiết kế chưa hoàn thiện.

Đúng như tên gọi, chỉ thị này yêu cầu trình biên dịch bỏ qua mọi đối tượng nằm completely trong phạm vi vùng che đã xác định. Đặt vùng che giống như cách bạn đặt một đối tượng ghi chú hoặc hình chữ nhật.

Hãy xem mạch nguyên lý ví dụ trong hình sau, trong đó việc nối dây đến thiết bị LCD1 vẫn chưa hoàn tất. Nếu chỉ biên dịch sơ đồ nguyên lý này (Project » Validate PCB Project), bạn sẽ nhận được nhiều thông báo vi phạm (hiển thị bên dưới), tất cả đều do phần mạch chưa hoàn chỉnh gây ra. Di chuột lên hình để xem tác dụng của việc đặt chỉ thị Compile Mask bao quanh phần mạch chưa hoàn chỉnh. Trình biên dịch sẽ bỏ qua các vi phạm này, trong khi phần mạch còn lại trên sơ đồ nguyên lý — đã được nối dây hoàn chỉnh — vẫn được kiểm tra. Lưu ý rằng các đối tượng thực sự được che — tức là những đối tượng nằm hoàn toàn trong hình chữ nhật bao của vùng che — sẽ hiển thị mờ đi.

Di chuột lên hình để xem tác dụng của việc sử dụng chỉ thị Compile Mask nhằm ẩn các vi phạm biên dịch do phần mạch chưa hoàn chỉnh gây ra.
Di chuột lên hình để xem tác dụng của việc sử dụng chỉ thị Compile Mask nhằm ẩn các vi phạm biên dịch do phần mạch chưa hoàn chỉnh gây ra.

Vùng che biên dịch có thể được hiển thị ở chế độ mở rộng (khung đầy đủ) hoặc thu gọn (tam giác nhỏ). Hai chế độ này tương ứng với trạng thái bật và tắt của vùng che. Chuyển đổi chế độ hiển thị bằng cách nhấp vào góc trên bên trái của vùng che biên dịch đã đặt. Tính năng này có thể hữu ích khi mô phỏng là một phần trong quy trình thiết kế: tìm hiểu thêm.
Mặc dù có thể xoay hoặc lật đối xứng vùng che biên dịch theo trục X hoặc Y, thao tác này không ảnh hưởng đến hướng của phần mạch thiết kế bên trong.

Các chỉ thị liên quan đến PCB

Là một Môi trường thiết kế hợp nhất, Altium Designer cho phép xác định các yêu cầu đối với PCB trước khi bố trí bo mạch. Điều này được thực hiện bằng cách thêm và chỉ định các tham số cho những đối tượng được đặt trên các trang sơ đồ nguyên lý.

Đối với một số đối tượng thiết kế sơ đồ nguyên lý – chẳng hạn như linh kiện, ký hiệu trang sơ đồ, cổng, v.v. – thao tác này bao gồm việc thêm các tham số liên quan vào phần thuộc tính của đối tượng. Với các đối tượng net như dây dẫn và bus, không thể thêm trực tiếp tham số dưới dạng thuộc tính của dây dẫn hoặc bus. Thay vào đó, các tham số cần thiết để lưu giữ thông tin được chỉ định bằng các chỉ thị thiết kế chuyên dụng.

Có thể sử dụng các chỉ thị để xác định những thông tin sau, và các thông tin này sẽ được chuyển sang những định nghĩa tương ứng trên PCB trong quá trình đồng bộ hóa thiết kế:

  • Các ràng buộc bố trí PCB
  • Các cặp vi sai
  • Các lớp net

Bằng cách đưa các chỉ thị thiết kế vào sơ đồ nguyên lý, kỹ sư thiết kế có thể xác định rõ các ràng buộc thiết kế, đồng thời bảo đảm sơ đồ nguyên lý luôn là bản ghi chính của thiết kế. Mọi thay đổi đối với thiết kế sẽ chỉ được thực hiện trên sơ đồ nguyên lý rồi chuyển sang PCB. Điều này có thể đặc biệt quan trọng khi nhiều người cùng làm việc trên một thiết kế – nhất là khi họ ở các địa điểm khác nhau.  Thay vì cố gắng trao đổi với nhau qua những chuỗi email hoặc cuộc gọi điện thoại, người lập sơ đồ thiết kế có thể bảo đảm rằng các ràng buộc cụ thể thực sự được áp dụng trong giai đoạn bố trí PCB.

Cốt lõi của chức năng này là chỉ thị bộ tham số.

Về cơ bản, đây là các đối tượng bộ tham số do người dùng định nghĩa, có thể được liên kết với một đối tượng net trong thiết kế sơ đồ nguyên lý. Đặt một chỉ thị bố trí PCB lên dây dẫn, bus hoặc bó tín hiệu để xác định một hay nhiều ràng buộc thiết kế áp dụng cho các net liên quan. Khi PCB được tạo từ sơ đồ nguyên lý, thông tin trong chỉ thị bố trí PCB được dùng để tạo các quy tắc thiết kế PCB tương ứng. Thông tin được xác định trong một chỉ thị bố trí PCB chỉ áp dụng cho net (hoặc nhóm net) mà chỉ thị đó được kết nối.

Một chỉ thị bộ tham số.
Một chỉ thị bộ tham số.

Chỉ thị này đóng vai trò là nơi chứa số lượng tham số bất kỳ áp dụng cho net mà chỉ thị bộ tham số được gắn vào. Có thể đặt một chỉ thị bộ tham số mặc định không chứa tham số nào (Place » Directives » Parameter Set) rồi thêm các tham số liên quan sau. Các phần sau sẽ trình bày chi tiết hơn về cách sử dụng những chỉ thị dựa trên tham số này. Có cả chỉ thị bộ tham số do người dùng định nghĩa (Bộ tham số) và được định nghĩa sẵn (Cặp vi sai). Điểm khác biệt duy nhất giữa bộ tham số rỗng và bộ tham số được định nghĩa sẵn là bộ tham số được định nghĩa sẵn có chứa một tham số, như sẽ được mô tả bên dưới.

Tham khảo trang Định nghĩa cặp vi sai trong sơ đồ nguyên lý để tìm hiểu thêm về cách sử dụng chỉ thị cặp vi sai.

Moving from Directives to the Constraint Manager

Cách tiếp cận ban đầu để xác định các yêu cầu thiết kế là xử lý chúng riêng biệt trong trình chỉnh sửa sơ đồ nguyên lý và trình chỉnh sửa PCB; các chỉ thị xác định yêu cầu trong trình chỉnh sửa sơ đồ nguyên lý, còn Quy tắc thiết kế xác định yêu cầu trong trình chỉnh sửa PCB. Sự tách biệt này đã được giải quyết với sự ra đời của Trình quản lý ràng buộc, một trình chỉnh sửa riêng để xác định các yêu cầu thiết kế, cho phép cấu hình và chỉnh sửa chúng ở bất kỳ giai đoạn nào của quá trình thiết kế. Mỗi dự án chỉ có thể sử dụng một cách tiếp cận; cách kiểm tra đơn giản là tìm mục Constraint Manager trong menu Design. Nếu không có mục này (mà thay vào đó có mục Rules trong menu Design của trình chỉnh sửa PCB), thì dự án đang sử dụng cách tiếp cận Quy tắc thiết kế cũ.

Nếu đang sử dụng Constraint Manager, các lớp net, cặp vi sai, lớp cặp vi sai và quy tắc được định nghĩa bằng chỉ thị bộ tham số và chỉ thị cặp vi sai sẽ not được phát hiện và chuyển sang khi cập nhật PCB từ sơ đồ nguyên lý. Chỉ các lớp net, cặp vi sai, lớp cặp vi sai và quy tắc được định nghĩa trong Constraint Manager mới được chuyển sang.

Lưu ý rằng bạn có thể nhập các quy tắc, lớp net, cặp vi sai và lớp cặp vi sai từ các chỉ thị được đặt trên sơ đồ nguyên lý bằng lệnh Import from Directives trong menu chuột phải của chế độ xem Physical hoặc Electrical của Constraint Manager khi truy cập từ sơ đồ nguyên lý – tìm hiểu thêm. Lưu ý rằng sau khi nhập dữ liệu từ các chỉ thị vào Constraint Manager và lưu những thay đổi đó, các chỉ thị đã nhập sẽ được phân biệt trong không gian thiết kế sơ đồ nguyên lý bằng màu xanh lam (với ký hiệu hơi khác). Điều này cho biết quá trình chuyển đổi một chiều từ các chỉ thị sang Constraint Manager đã diễn ra, và các chỉ thị màu xanh lam trở thành đối tượng chỉ đọc (không được phép chỉnh sửa thêm).

Đặt chỉ thị bộ tham số

Đặt chỉ thị loại này bằng cách chọn lệnh Place » Directives » Parameter Set từ menu chính hoặc khi nhấp chuột phải trong không gian thiết kế. Khi đặt một chỉ thị bộ tham số mặc định, sẽ chưa có tham số nào. Bộ tham số là một chỉ thị thiết kế cho phép liên kết các thông số kỹ thuật thiết kế với một đối tượng kiểu net trong thiết kế sơ đồ nguyên lý. Ví dụ, sử dụng bộ tham số để khai báo hai net là thành viên của một cặp vi sai. Phần mềm dựa vào sự hiện diện của các tham số có tên cụ thể trong bộ tham số để xác định chỉ thị thiết kế mà bạn đang đặt.

Ngoài các chỉ thị tham số do người dùng định nghĩa, chỉ thị tham số dựa trên quy tắc được định nghĩa trong hộp thoại Choose Design Rule Type, có thể truy cập từ chế độ Properties của bảng tương ứng với tham số. Cách truy cập như sau:

  1. Nhấn Tab trước khi đặt bộ tham số hoặc nhấp đúp vào một chỉ thị bộ tham số đã đặt để hiển thị các thuộc tính của nó trong bảng Properties.

  2. Tiếp theo, nhấp vào nút  trong vùng Parameters của bảng Properties và chọn Rule từ danh sách thả xuống để chọn một quy tắc trong hộp thoại Select Design Rule Type.

Chỉnh sửa giá trị của một quy tắc.
Chỉnh sửa giá trị của một quy tắc.

Sử dụng hộp thoại Select Design Rule Type để chọn loại quy tắc bạn muốn thêm vào chỉ thị dưới dạng tham số quy tắc. Nhấp đúp vào một loại quy tắc sẽ mở hộp thoại Edit PCB Rule (From Schematic) tương ứng, nơi bạn có thể xác định các ràng buộc cho quy tắc đó.

Các thuộc tính cụ thể có trong hộp thoại Edit PCB Rule (From Schematic) phụ thuộc vào quy tắc thiết kế đã chọn và giống với các thuộc tính được định nghĩa cho quy tắc đó trong trình biên tập PCB.

Ví dụ, hình ảnh bên dưới hiển thị hộp thoại Edit PCB Rule (From Schematic) cho Max-Min Width Rule, trong đó bạn có thể: cấu hình các giá trị Tối thiểu/Ưu tiên/Tối đa cho tất cả các lớp, xác định thủ công từng giá trị độ rộng cho từng lớp, hoặc chọn sử dụng một cấu hình trở kháng. Nếu bạn chọn một cấu hình trở kháng và cấu trúc vật lý thực tế của bo mạch đã được xác định trong trình biên tập PCB, bạn cũng có thể chọn tệp bo mạch để Load the PCB Layer Stack and calculate the track width values.

Nếu PCB đã tồn tại và cấu trúc xếp lớp đã được xác định, các độ rộng đã tính toán có thể được nạp vào sơ đồ nguyên lý.Nếu PCB đã tồn tại và cấu trúc xếp lớp đã được xác định, các độ rộng đã tính toán có thể được nạp vào sơ đồ nguyên lý.

Quy tắc hiển thị ở trên được áp dụng cho một lớp net. Điều này được thực hiện bằng cách đặt một chỉ thị Blanket có gắn chỉ thị định tuyến PCB để nhóm các net thành một lớp, rồi áp dụng quy tắc độ rộng Tối đa–Tối thiểu cho lớp đó ().

Để biết thông tin chi tiết về từng quy tắc thiết kế PCB và các ràng buộc, hãy nhấp vào đây.

Sử dụng trường thả xuống Measurement Units để chọn đơn vị Metric hoặc Imperial.

Chỉ định các ràng buộc cho quy tắc đã chọn.
Chỉ định các ràng buộc cho quy tắc đã chọn.

Mục trong vùng Parameters sẽ là loại quy tắc đã chọn cùng với các ràng buộc đã chỉ định. Hình ảnh sau minh họa các tham số quy tắc ràng buộc độ rộng đã được xác định cho một chỉ thị Parameter Set. Để hiển thị quy tắc trong không gian thiết kế, hãy nhấp vào biểu tượng hiển thị () trong vùng Rules.

Nhiều ràng buộc quy tắc được xác định cho một net cụ thể thông qua chỉ thị bộ tham số.
Nhiều ràng buộc quy tắc được xác định cho một net cụ thể thông qua chỉ thị bộ tham số.

Khi thiết kế được chuyển sang PCB thông qua quá trình đồng bộ, các quy tắc thiết kế tương ứng sẽ được tạo dựa trên thông tin chứa trong chỉ thị. Từ Schematic được dùng trong tên của mỗi quy tắc được tạo để phân biệt nguồn gốc của quy tắc đó.

Các quy tắc thiết kế được tạo ở phía PCB.
Các quy tắc thiết kế được tạo ở phía PCB.

Hãy nhớ rằng có thể thêm nhiều tham số vào cùng một chỉ thị bộ tham số, giúp sơ đồ nguyên lý gọn gàng hơn.

Đặt chỉ thị lớp net 

Chỉ thị lớp net cho phép bạn tạo các lớp net do người dùng định nghĩa trên sơ đồ nguyên lý. Có thể đặt chỉ thị lớp net bằng cách chọn lệnh Place » Directives » Parameter Set từ các menu chính, sau đó xác định bộ tham số là một chỉ thị lớp net như hướng dẫn trong Mẹo số 2 trên trang mô tả lệnh. Khi PCB được tạo từ sơ đồ nguyên lý, thông tin trong chỉ thị lớp net được dùng để tạo lớp net tương ứng trên PCB. Để đưa một net vào một lớp net, hãy gắn chỉ thị lớp net vào dây nối, bus hoặc bó tín hiệu tương ứng, rồi đặt tham số ClassName của chỉ thị thành tên lớp mong muốn. Phải bật tùy chọn Generate Net Classes (dành cho các lớp do người dùng định nghĩa) trên tab Tạo lớp của hộp thoại Tùy chọn dự án để sử dụng tính năng này.

Nếu một chỉ thị lớp net đã được xác định cho một net, thì mọi quy tắc thiết kế PCB cũng được tạo bởi đối tượng bộ tham số đó sẽ có phạm vi áp dụng là lớp net khi thiết kế được chuyển sang trình biên tập PCB. Có thể tạo chỉ thị lớp net từ chỉ thị bộ tham số đã đặt bằng cách thêm một lớp và đặt giá trị của lớp đó thành lớp net PCB cần dùng.

Mặc dù có thể tạo các lớp net trong trình biên tập PCB, chức năng logic hoặc cách nhóm các net thường rõ ràng hơn nhiều trong sơ đồ nguyên lý. Vì vậy, việc thực hiện quy trình từ sơ đồ nguyên lý sẽ hợp lý hơn.

Khi thiết kế được chuyển sang PCB thông qua quá trình đồng bộ, các lớp net tương ứng sẽ được tạo dựa trên thông tin chứa trong chỉ thị.

Gắn một chỉ thị lớp net vào đối tượng Blanket để tạo một lớp net có các thành viên là những net riêng lẻ nằm trong phạm vi bao phủ của Blanket đó. Nếu một chỉ thị bố trí PCB cũng được gắn vào Blanket đó, các tham số quy tắc của chỉ thị bố trí PCB sẽ áp dụng cho lớp net này thay vì từng net riêng lẻ. Khi nhập các thay đổi vào tài liệu PCB, mỗi tham số sẽ tạo ra một quy tắc thiết kế duy nhất, với phạm vi áp dụng được đặt cho lớp net đó.

Đặt chỉ thị Blanket

Các chỉ thị Parameter Set chỉ có thể áp dụng cho net cụ thể mà chúng được gắn vào, nhưng khi kết hợp với chỉ thị Blanket, phạm vi áp dụng có thể được mở rộng để bao gồm tất cả các net trong Blanket.

Đặt chỉ thị loại này bằng cách chọn lệnh Place » Directives » Blanket từ các menu chính. Khi đặt Blanket, bạn có thể xác định hình dạng chữ nhật đơn giản hoặc hình đa giác. Hình đa giác cho phép kiểm soát chính xác hơn phạm vi bao phủ các đối tượng net cần thiết trên trang sơ đồ.

Blanket xác định các net cần quan tâm – đặt chỉ thị Parameter Set ở bất kỳ vị trí nào trên đường biên của Blanket để áp dụng các yêu cầu thiết kế cho những net đó. Để áp dụng chỉ thị trên đường biên cho một net nằm dưới chỉ thị Blanket, một đối tượng liên quan đến net đó – chân linh kiện, cổng, nhãn net, cổng nguồn, đoạn dây/bus/harness (bao gồm cả hai đầu) – phải nằm trong phạm vi của Blanket. Lưu ý rằng đối với các đối tượng định danh net, chẳng hạn như nhãn net, điểm neo phải nằm trong Blanket. Nếu các net thành viên không được chuyển sang Parameter Set trên PCB như mong đợi, hãy thử điều chỉnh vùng bao phủ của Blanket cho phù hợp.

Để kiểm tra chỉ thị Blanket sẽ áp dụng cho những net nào, hãy dùng tính năng Màu net để tô nổi bật chúng. Chọn màu mong muốn từ menu View » Set Net Colors, sau đó nhấp vào đường biên của chỉ thị Blanket cần kiểm tra. Để xóa màu tô nổi bật của một net cụ thể, hãy dùng lệnh View » Set Net Colors » Clear Net Color, sau đó nhấp vào net mà bạn muốn xóa màu. Để xóa màu net trên tất cả các trang sơ đồ nguyên lý, hãy dùng lệnh View » Set Net Colors » Clear All Net Colors.

Ví dụ về cách dùng chỉ thị Blanket để áp dụng chỉ thị Parameter Set cho các net trong Blanket.
Ví dụ về cách dùng chỉ thị Blanket để áp dụng chỉ thị Parameter Set cho các net trong Blanket.

Các ví dụ sử dụng chỉ thị Blanket gồm:

  • Gắn chỉ thị Parameter Set vào đối tượng Blanket để áp dụng các tham số quy tắc của chỉ thị cho từng net riêng lẻ mà Blanket bao phủ.
  • Gắn chỉ thị Parameter Set vào đối tượng Blanket để tạo một Parameter Set có các thành viên là những net riêng lẻ mà Blanket bao phủ.
  • Gắn chỉ thị Differential Pair vào đối tượng Blanket để tạo các đối tượng cặp vi sai dựa trên các net vi sai trong phạm vi của Blanket đó.
Gắn chỉ thị Parameter Set vào đối tượng Blanket để áp dụng các tham số quy tắc của chỉ thị cho từng net riêng lẻ mà Blanket bao phủ. Nếu một chỉ thị Parameter Set cũng được gắn vào Blanket đó và Parameter Set này có tham số Net Class, các tham số quy tắc của chỉ thị Parameter Set sẽ áp dụng cho lớp net đó thay vì từng net riêng lẻ. Khi nhập các thay đổi vào tài liệu PCB, một quy tắc thiết kế duy nhất sẽ được tạo (cho mỗi tham số) với phạm vi áp dụng được đặt là lớp net đó.
Bạn cũng có thể sao chép chỉ thị Parameter Set trên đường biên và gắn nó vào một chỉ thị Blanket khác hoặc thậm chí vào từng dây, bus hay harness – kết quả là tất cả các net bổ sung liên quan đến cùng chỉ thị Parameter Set sẽ được thêm vào cùng lớp net PCB được tạo ra.

Blanket kết hợp với chỉ thị Parameter Set cũng có thể được dùng để áp dụng các lớp linh kiện và tham số cho những linh kiện nằm hoàn toàn trong vùng do Blanket xác định. Để thực hiện việc này, hãy dùng các tùy chọn Component Class và Parameter từ danh sách thả xuống của nút Add trong phần thuộc tính của chỉ thị Parameter Set được gắn vào Blanket. Thông tin về lớp linh kiện và tham số sẽ được chuyển sang tài liệu PCB của dự án trong quá trình ECO khi cập nhật PCB.

Chỉ thị gián tiếp (dựa trên tham số)

Các chỉ thị Parameter Set là cần thiết khi nhắm đến những đối tượng thiết kế trong sơ đồ nguyên lý không thể chứa tham số. Tuy nhiên, với các đối tượng có thể chứa tham số, chỉ thị thiết kế có thể được áp dụng gián tiếp bằng cách thêm (và định nghĩa) chúng dưới dạng tham số cho đối tượng sơ đồ nguyên lý tương ứng. Về bản chất, chúng là parameter-based directives.

Ví dụ về cách sử dụng chỉ thị dựa trên tham số bao gồm giới hạn chiều cao của một linh kiện cụ thể hoặc thêm ràng buộc khoảng hở áp dụng cho tất cả các đối tượng trong thiết kế. Tham số cần thiết để xác định ràng buộc được thêm vào đối tượng dưới dạng một quy tắc.

Khi đồng bộ với PCB, các chỉ thị dựa trên tham số đã được thêm vào đối tượng trong sơ đồ nguyên lý sẽ trở thành quy tắc thiết kế PCB. Phạm vi của quy tắc thiết kế PCB tương ứng sẽ được xác định bởi loại đối tượng mà tham số được gán ban đầu. Bảng sau tóm tắt các tùy chọn ánh xạ tham số sơ đồ nguyên lý sang phạm vi quy tắc PCB được hỗ trợ.

Thêm tham số (dưới dạng quy tắc) vào... Từ... Để có phạm vi quy tắc PCB là...
Chân tab Parameters trong chế độ Pin của bảng Properties. Pad
Cổng tab Parameters trong chế độ Port của bảng Properties. Net
Linh kiện vùng Parameters trong chế độ Components của bảng Properties. Linh kiện
Ký hiệu trang sơ đồ tab Parameters trong chế độ Sheet Symbol của bảng Properties, khi Local được chọn trong vùng Source. Lớp linh kiện
Ký hiệu trang thiết bị tab Parameters trong chế độ Sheet Symbol của bảng Properties, khi Device được chọn trong vùng Source. Lớp linh kiện
Ký hiệu trang được quản lý vùng Parameters trong chế độ Sheet Symbol của bảng Properties, khi Managed được chọn trong vùng Source. Lớp linh kiện
Trang sơ đồ tab Parameters trong chế độ Document Options của bảng Properties. Tất cả đối tượng

Trong mỗi trường hợp, phương pháp thêm tham số dựa trên quy tắc đều giống nhau. Từ tab hoặc hộp thoại tương ứng, thực hiện các bước sau:

  1. Thêm một tham số dưới dạng quy tắc.
  2. Chọn loại quy tắc cần sử dụng.
  3. Cấu hình các ràng buộc cho loại quy tắc đã chọn.
Khi thêm tham số quy tắc thiết kế vào các đối tượng trên sơ đồ nguyên lý, mỗi tham số quy tắc được cấp một ID duy nhất. Các quy tắc thiết kế tương ứng được tạo trên PCB cũng được cấp cùng ID đó. Với ID duy nhất này, các ràng buộc của quy tắc có thể được chỉnh sửa ở phía sơ đồ nguyên lý hoặc PCB, và các thay đổi sẽ được chuyển sang phía còn lại khi đồng bộ.

Chỉ định lớp linh kiện

Tương tự, các lớp linh kiện có thể được định nghĩa trên sơ đồ nguyên lý bằng cách thêm tham số ClassName vào các linh kiện mục tiêu và đặt giá trị của tham số thành tên lớp mong muốn. Khi thiết kế được chuyển sang PCB, các lớp linh kiện đã định nghĩa sẽ được tạo.

Để bảo đảm các lớp linh kiện được định nghĩa trên sơ đồ nguyên lý được chuyển sang PCB, cần thiết lập các tùy chọn sau trong hộp thoại Project Options:

  • Bật tùy chọn Generate Component Classes nằm trong vùng User-Defined Classes của tab Class Generation trong hộp thoại.
  • Trên tab Comparator của hộp thoại, đặt thiết lập Differences Associated with Components » Extra Component Classes Mode thành Find Differences.

Tùy chọn trên tab Class Generation được liệt kê ở trên được hiển thị trong hình bên dưới. Di chuột lên hình để xem thiết lập tùy chọn trên tab Comparator .

Để chuyển các lớp linh kiện sang PCB, bật tùy chọn Generate Component Classes trên tab Class Generation. Di chuột lên hình để hiển thị tab Comparator nơi bạn cần đặt thiết lập Extra Component Classes Mode thành Find Differences.
Để chuyển các lớp linh kiện sang PCB, bật tùy chọn Generate Component Classes trên tab Class Generation. Di chuột lên hình để hiển thị tab Comparator nơi bạn cần đặt thiết lập Extra Component Classes Mode thành Find Differences.

Sau khi được định nghĩa, các lớp có thể được khóa trong vùng Properties của bảng Properties thuộc tính linh kiện tương ứng.

Trong trình chỉnh sửa PCB, một linh kiện có thể thuộc nhiều lớp linh kiện. Để định nghĩa điều này trong sơ đồ nguyên lý, hãy phân tách tên của từng lớp linh kiện PCB bằng dấu phẩy trong giá trị tham số của linh kiện sơ đồ nguyên lý (xem hình).

Kiểm soát việc in các chỉ thị

Theo mặc định, tất cả các chỉ thị thiết kế đều được đưa vào bản in các trang sơ đồ nguyên lý. Tuy nhiên, có thể thay đổi điều này:

Kiểm soát việc in các chỉ thị theo nhu cầu. Đối với các chỉ thị No ERC, bạn có thể chọn in một số kiểu ký hiệu và bỏ qua các kiểu khác.
Kiểm soát việc in các chỉ thị theo nhu cầu. Đối với các chỉ thị No ERC, bạn có thể chọn in một số kiểu ký hiệu và bỏ qua các kiểu khác.

AI-LocalizedBản địa hóa bằng AI
Nếu bạn phát hiện vấn đề, hãy chọn văn bản/hình ảnh và nhấnCtrl + Enterđể gửi phản hồi cho chúng tôi.
Nav
Contents
Tính khả dụng của tính năng

Các tính năng bạn có thể sử dụng phụ thuộc vào giải pháp Altium mà bạn đang có – Altium Develop, Altium Agile Teams, Altium Agile Enterprise, hoặc Altium Designer (đang trong thời hạn hiệu lực).

Nếu bạn không thấy một tính năng được nêu trong tài liệu có trong phần mềm thực tế của mình, liên hệ Bộ phận Kinh doanh của Altium để tìm hiểu thêm.

Tài liệu cũ

Tài liệu Altium Designer không còn được phân phiên bản. Nếu bạn cần truy cập tài liệu cho các phiên bản cũ hơn của Altium Designer, hãy truy cập mục Tài liệu cũ trên trang Trình cài đặt khác.

Contents