Tạo Kết Nối Mạch Trong Sơ Đồ Nguyên Lý Của Bạn

Altium Training

Altium Essentials: Creating Hierarchy

This content is part of the official Altium Professional Training Program. For full courses, materials and certification, visit Altium Training.

Chính các linh kiện và cách chúng kết nối với nhau mới tạo nên mạch điện tử độc đáo của bạn. Trong sơ đồ mạch, bạn tạo ra biểu diễn logic cho thiết kế của mình bằng cách kết nối các chân linh kiện với nhau; để thiết kế bảng mạch in, bạn bố trí các linh kiện vật lý và tạo ra sự kết nối tương tự thông qua việc định tuyến.

Nếu bạn đang tìm hiểu cách cấu trúc thiết kế và tạo kết nối, các trang sau đây có thể hữu ích cho bạn.

Tìm hiểu về việc xác thực dự án thiết kế

Tìm hiểu về thiết kế nhiều trang và thiết kế phân cấp

Tìm hiểu về việc tạo thiết kế đa kênh

Tìm hiểu về việc gộp nhiều mạng vào các bus và cụm tín hiệu

Tìm hiểu về đồng bộ hóa thiết kế

Kết nối vật lý và logic

Trên sơ đồ mạch, bạn có thể tạo kết nối này bằng cách vẽ một dây dẫn từ linh kiện này sang linh kiện khác - đây được gọi là kết nối vật lý.

Bạn cũng có thể kết nối một chân với chân khác bằng cách đặt một dây ngắn và nhãn mạng trên mỗi chân linh kiện. Phần mềm sẽ nhận diện hai đoạn mạng này và kết nối chúng lại với nhau để tạo thành một mạng duy nhất. Loại kết nối này được gọi là kết nối logic.

Kết nối vật lý cho phép người dùng theo dõi từng dây khi nghiên cứu mạch, nhưng quá nhiều dây có thể dẫn đến sơ đồ mạch dày đặc và rối mắt. Mặt khác, Nhãn mạng giúp giảm số lượng dây dẫn, nhưng người dùng phải quét toàn bộ bản vẽ để tìm tất cả các kết nối tiềm năng. Với tư cách là nhà thiết kế, bạn hoàn toàn tự do quyết định mô hình kết nối nào phù hợp nhất với thiết kế của mình, bao gồm cả việc kết hợp cả hai kỹ thuật này.

Animated image showing the difference between physical connectivity and logical connectivity

Đặt dây để tạo kết nối vật lý hoặc sử dụng nhãn mạng để tạo kết nối logic.

Ngoài việc tạo kết nối logic within trên một bản vẽ sơ đồ, còn có các đối tượng để tạo kết nối logic between các bản vẽ sơ đồ. Cách tạo kết nối này sẽ phụ thuộc vào cách bạn cấu trúc sơ đồ của mình: dưới dạng thiết kế phẳng hoặc thiết kế phân cấp. Thông tin chi tiết hơn về vấn đề này sẽ được trình bày dưới đây.

Có một số định danh mạng khác nhau có thể được sử dụng để kết nối giữa các bản vẽ.
Có một số định danh mạng khác nhau có thể được sử dụng để kết nối giữa các bản vẽ.

Connectivity Insight

Chức năngConnectivity Insight của Altium Designer (một phần của tính năng Design Insight) hiển thị cái nhìn tức thì về các mối quan hệ kết nối trong một dự án. Được hiển thị dưới dạng cây tài liệu với các bản xem trước sơ đồ tùy chọn, các phần tử có thể chọn cung cấp một cách nhanh chóng và trực quan để điều hướng qua cấu trúc kết nối của dự án.

Trong điều kiện thiết lập mặc định, tính năng Connectivity Insight hiển thị:

  • Thông tin kết nối mạng liên quan khi con trỏ chuột di chuột qua một đối tượng kết nối sơ đồ (dây, cổng, v.v.).
  • Bản đồ xem trước kết nối dạng cây khi Alt+Double-click được áp dụng lên đối tượng đó.

Bên cạnh khả năng này, còn có một tính năng khác được kích hoạt bằng cách di chuột qua một đối tượng thuộc mạng tín hiệu rồi nhấn Ctrl+Alt. Thao tác này sẽ mở ra một chế độ xem dạng cây có thể chọn. Nhấp vào trang mong muốn trong cây để nhanh chóng chuyển đến tài liệu đó. 

Tính năng này có thể được bật/tắt trên trang Hệ thống - Design Insight của Preferences hộp thoại bằng cách chọn/bỏ chọn Mouse Hover tùy chọn tương ứng với Document Tree mục tương ứng.

Kết nối mạng trong toàn bộ thiết kế cũng có thể được làm nổi bật trên tất cả các sơ đồ mạch bằng cách giữ phím Alt phím này khi chọn một mạng bằng cách nhấp vào một dây dẫn (Alt+Click).
Để chọn tất cả các đối tượng được kết nối điện với một điểm đã chọn trong mạch, bạn có thể sử dụng Edit » Select » Connection lệnh từ menu chính hoặc lệnh Select Connection trên Active Bar. Sau khi nhấp vào một đối tượng mà bạn muốn chọn các đối tượng điện được kết nối với nó, tất cả các đối tượng được kết nối điện với đối tượng đã chọn đó sẽ được chọn, đồng thời bộ lọc sẽ được áp dụng để làm mờ tất cả các đối tượng khác trên bản vẽ.

Các đối tượng được sử dụng để tạo kết nối

Trình chỉnh sửa sơ đồ mạch bao gồm các đối tượng sau đây được sử dụng để tạo kết nối. Tổng thể, các đối tượng này được gọi là net identifiers.

Mã định danh mạng Chức năng
Bus Được sử dụng để nhóm một tập hợp các mạng, ví dụ: Data[0..7]. Các mạng phải được đặt tên theo thứ tự bằng cách sử dụng một quy tắc đặt tên cụ thể (ví dụ: Data0, Data1,... Data7). Cách đặt tên này sau đó sẽ quyết định tên Bus, ví dụ: Data[0..7].
Điểm vào Bus Thiết bị đồ họa được cung cấp để hỗ trợ tách hai mạng khác nhau từ hai phía đối diện của một đường bus mà không gây ra ngắn mạch giữa hai mạng đó. Không bắt buộc trong các tình huống khác.
Kết nối ngoài trang Được sử dụng để kết nối một mạng từ một trang sơ đồ này sang một trang sơ đồ khác (không phải trong cùng một trang). Chỉ hỗ trợ kết nối ngang (thiết kế phẳng). Đầu nối ngoài trang có chức năng hạn chế so với Cổng.
Nhãn mạng Một định danh mạng được sử dụng để tạo kết nối với các Nhãn mạng khác có cùng tên trên cùng một trang sơ đồ. Mạng được đặt tên tự động theo Nhãn mạng. Nhãn mạng có thể được đặt trên chân linh kiện, dây dẫn và bus. Lưu ý rằng Nhãn mạng không kết nối giữa các trang trừ khi các tùy chọn dự án được cấu hình để sử dụng Net Identifier Scope của Global.
Chân Các chân được đặt trong trình chỉnh sửa biểu tượng sơ đồ để biểu thị các chân vật lý trên linh kiện. Chỉ có một đầu của chân là hoạt động về mặt điện, đầu này đôi khi được gọi là đầu nóng của chân.
Cổng Được sử dụng để kết nối một mạng từ một trang sơ đồ này sang trang sơ đồ khác. Kết nối có thể theo chiều dọc trong thiết kế phân cấp, hoặc theo chiều ngang trong thiết kế phẳng (thiết kế theo chiều dọc và chiều ngang được giải thích bên dưới). Tên cổng được sử dụng để đặt tên cho các mạng nếu Allow Ports to Name Nets tùy chọn này được bật trong tab Tùy chọn của Project Options hộp thoại. Trong trường hợp này, các Cổng cũng sẽ kết nối trong cùng một trang sơ đồ, nhưng chúng sẽ không kết nối với các Nhãn Mạng có cùng tên (tìm hiểu thêm).
Cổng nguồn Tạo kết nối với mọi cổng nguồn khác có cùng tên trong toàn bộ dự án sơ đồ, bất kể cấu trúc thiết kế. Mạng được đặt tên tự động theo tên Cổng nguồn. Mạng này có thể được định vị tại một trang sơ đồ cụ thể nếu cần (tìm hiểu thêm).
Mục trang Được đặt trong một Biểu tượng Tấm vẽ, để tạo kết nối với một Cổng có cùng tên trên tấm vẽ con của Biểu tượng Tấm vẽ đó. Các mục nhập tấm vẽ được sử dụng làm tên mạng nếu Allow Sheet Entries to Name Nets tùy chọn này được bật trong Options tab của Project Options hộp thoại.
Bộ dây tín hiệu Được sử dụng để gộp bất kỳ sự kết hợp nào của các mạng, bus và hệ thống dây tín hiệu cấp thấp hơn.
Dây Một đối tượng thiết kế điện dạng đường đa đoạn được sử dụng để tạo các kết nối điện giữa các điểm trên sơ đồ mạch. Dây tương tự như một sợi dây vật lý.
  • Các loại định danh mạng khác nhau có cùng tên sẽ không tự động kết nối với nhau. Điều này phụ thuộc vào cách cấu hình các tùy chọn đặt tên mạng. Các tùy chọn này sẽ được thảo luận dưới đây.

  • Lưu ý rằng tên mạng được xác định bởi các định danh mạng không phân biệt chữ hoa chữ thường. Ví dụ, nếu hai dây dẫn có nhãn mạng abcABC được thêm vào, chúng sẽ được gán vào cùng một mạng abc (nếu Net Identifier Scope cho phép điều này).

  • Tránh sử dụng dấu nháy đơn (') ở cuối tên mạng vì ký tự này là một toán tử chức năng trong ngôn ngữ truy vấn, do đó có thể xảy ra lỗi vì hệ thống mong đợi một tham số khác xuất hiện sau ký tự này.

Cách cấu trúc thiết kế ảnh hưởng đến tính kết nối

Related page: Thiết kế nhiều trang và thiết kế phân cấp

Nếu thiết kế không vừa với một trang sơ đồ duy nhất, nó có thể được chia thành nhiều trang. Có hai mô hình riêng biệt để tổ chức và tạo kết nối trong sơ đồ nhiều trang: hoặc là thiết kế phẳng, mà bạn có thể hình dung như một trang sơ đồ lớn đã được chia thành nhiều trang nhỏ hơn; hoặc là thiết kế phân cấp, trong đó các trang được liên kết theo cấu trúc kiểu ông bà - cha mẹ - con cái.

Thiết kế nhiều trang được thực hiện bằng cách đặt Biểu tượng trang trên trang cha, biểu tượng này đại diện và liên kết với trang con, như thể hiện trong hình dưới đây.

Biểu tượng Tờ (Sheet Symbol) đại diện cho (và liên kết với) các tờ cấp dưới. Trong thiết kế phẳng, cấu trúc này chỉ có thể sâu một cấp; trong thiết kế phân cấp, không có giới hạn về độ sâu.
Biểu tượng Tờ (Sheet Symbol) đại diện cho (và liên kết với) các tờ cấp dưới. Trong thiết kế phẳng, cấu trúc này chỉ có thể sâu một cấp; trong thiết kế phân cấp, không có giới hạn về độ sâu.

Vậy điều gì quyết định một thiết kế là phẳng hay phân cấp? Điều này được thực hiện bằng cách thiết lập Phạm vi Mã định danh Mạng (Net Identifier Scope) để xác định cách bạn muốn kết nối giữa các bản vẽ được tạo ra. Thiết lập tùy chọn này trong tab Tùy chọn (Options) của Project Options hộp thoại.

Điều quan trọng cần nhớ là đối với các thiết kế phân cấp, một dự án chỉ có thể chứa một bản vẽ cấp cao nhất. Tất cả các tài liệu nguồn khác phải được tham chiếu bằng các ký hiệu bản vẽ. Khi thực hiện xác thực thiết kế, tính năng kiểm tra vi phạm “Multiple Top Level Documents” (Nhiều tài liệu cấp cao nhất ) có thể được sử dụng để báo hiệu nếu trường hợp này không đúng. Ngoài ra, không có ký hiệu bản vẽ nào được phép tham chiếu đến bản vẽ mà nó nằm trên đó hoặc bất kỳ bản vẽ nào ở cấp cao hơn trong cấu trúc, vì điều này sẽ tạo ra một vòng lặp không thể giải quyết trong cấu trúc.

Thiết kế phẳng

Related page: Thiết kế nhiều bản vẽ & thiết kế phân cấp

Một thiết kế được gọi là thiết kế phẳng khi kết nối được tạo trực tiếp từ một bản vẽ này sang một bản vẽ khác. Kết nối này không đi qua các biểu tượng bản vẽ trên bản vẽ cha. Trong thiết kế phẳng, các biểu tượng bản vẽ chỉ đơn giản là đại diện (và tham chiếu) các bản vẽ con. Tất cả các bản vẽ trong thiết kế đều xuất hiện ở cùng một cấp độ trong Projects bảng điều khiển vì không có cấu trúc phân cấp. Cả hai hình ảnh dưới đây đều thể hiện thiết kế phẳng.

Thiết kế phẳng dễ tạo hơn. Một thiết kế phẳng có thể bao gồm một bản vẽ chính với Biểu tượng bản vẽ cho mỗi bản vẽ con, nhưng điều này là tùy chọn vì bản vẽ chính này không được sử dụng để tạo kết nối giữa các bản vẽ. Đối với một thiết kế nhỏ chỉ có hai hoặc ba trang sơ đồ, bạn có thể quyết định rằng trang chính không mang lại giá trị nào. Khi số lượng trang tăng lên, trang chính có thể giúp người đọc hiểu chức năng của thiết kế mạch thông qua cách các khối logic (Biểu tượng trang) được sắp xếp trên trang.

Cùng một thiết kế, được hiển thị không có trang tổng quan (bên trái) và có trang tổng quan (bên phải) - cả hai đều là ví dụ về thiết kế phẳng.  Projects panel showing a simple project that is a flat design, with a top sheet
Cùng một thiết kế, được hiển thị không có trang tổng quan (bên trái) và có trang tổng quan (bên phải) - cả hai đều là ví dụ về thiết kế phẳng.

Trong thiết kế phẳng, các kết nối giữa các trang có thể được tạo bằng Cổng, Đầu nối ngoài trang, Cổng nguồn và Nhãn mạng, như được hiển thị trong hình trên bằng kính lúp. Cách tiếp cận được khuyến nghị là sử dụng Nhãn mạng within trên mỗi trang và Cổng để kết nối between các trang. Cổng cung cấp nhiều tính năng hơn so với Đầu nối ngoài trang, bao gồm khả năng thêm Tham chiếu chéo cổng, giúp thêm một SheetName[GridReference] cho mỗi cổng, tham chiếu đến một cổng tương ứng trên một trang khác, như được hiển thị trong hình ảnh bên dưới.

Không có giới hạn về số lượng trang trong thiết kế phẳng.

Tham chiếu chéo cổng đã được thêm vào bên cạnh mỗi cổng để chỉ ra trang đích và tham chiếu lưới cho cổng tương ứng.
Tham chiếu chéo cổng đã được thêm vào bên cạnh mỗi cổng để chỉ ra trang đích và tham chiếu lưới cho cổng tương ứng.

Một thiết kế được coi là phẳng khi kết nối diễn ra trực tiếp từ trang này sang trang khác. Hành vi kết nối này được xác định bằngcách đặt Phạm vi định danh mạng thành Automatic, Flat hoặc Global. Lưu ý rằng nếu bạn chọn sử dụng kết hợp giữa các Cổng và Nhãn Mạng để tạo kết nối giữa các trang, bạn không thể sử dụng tùy chọn Automatic tùy chọn này. Trong trường hợp này, bạn phải thiết lập thủ công Net Identifier Scope thành Global.

Thiết kế phân cấp

Main page: Thiết kế nhiều bản vẽ & thiết kế phân cấp

Một thiết kế được gọi là thiết kế phân cấp khi kết nối giữa các trang diễn ra từ Biểu tượng trang xuống trang con được tham chiếu bởi Biểu tượng trang đó. Ở cấp độ mạng, kết nối được tạo giữa một Mục nhập trang (Sheet Entry) trong Biểu tượng trang đó và một Cổng (Port) có cùng tên với mục nhập trang trên trang con. Loại kết nối này còn được gọi là kết nối dọc vì kết nối giữa các trang được tạo chỉ diễn ra theo hướng lên và xuống giữa trang cha và trang con của nó.

Trong thiết kế phân cấp, kết nối ở cấp độ mạng là từ Mục trang trên trang cha xuống Cổng phù hợp trên trang con.
Trong thiết kế phân cấp, kết nối ở cấp độ mạng là từ Mục trang trên trang cha xuống Cổng phù hợp trên trang con.

Thiết kế phân cấp có hai ưu điểm chính.

  1. Điểm mạnh đầu tiên là khả năng cho người đọc thấy chức năng của thiết kế theo cách mà các trang sơ đồ mạch được cấu trúc và trình bày dưới dạng các khối logic (Biểu tượng trang). Bản vẽ sơ đồ cấp cao nhất trình bày thiết kế dưới dạng một tập hợp các khối chức năng cấp cao, với cách sắp xếp các khối phản ánh vị trí của chúng trong luồng truyền thống từ trái sang phải, từ đầu vào đến đầu ra của mạch tổng thể. Các khối này có thể được chia nhỏ thành các khối nhỏ hơn nếu cần thiết, cho phép các bản vẽ sơ đồ cấp thấp nhất chứa các linh kiện có cấu trúc tương đối đơn giản với số lượng linh kiện ít. Vì mỗi bản vẽ tương đối đơn giản, kích thước bản vẽ đo được có thể được giữ ở mức nhỏ, đây là một lợi thế lớn khi in bản vẽ sơ đồ.
  2. Lợi thế lớn khác là việc theo dõi tín hiệu qua thiết kế phân cấp thường dễ dàng hơn nhiều, vì người đọc chỉ cần khớp một Mục Tờ (Sheet Entry) trên tờ cha với Cổng (Port) trên tờ con, và có thể theo dõi tín hiệu dọc theo đường dây kết nối bên trong mỗi tờ.

Việc xây dựng thiết kế phân cấp đòi hỏi thêm công sức. Các Biểu tượng Tấm (Sheet Symbols) yêu cầu các Mục nhập Tấm (Sheet Entries) và tấm trên cùng phải được nối dây để truyền tín hiệu từ Biểu tượng Tấm này sang Biểu tượng Tấm khác. Phần mềm bao gồm một công cụ giúp đồng bộ hóa các Mục nhập Tấm với các Cổng (Port) trên các tấm con (Design » Synchronize Sheet Entries and Ports cho tất cả các Biểu tượng Tấm, hoặc nhấp chuột phải vào một Biểu tượng Tấm rồi chọn Sheet Symbol Actions » Synchronize Sheet Entries and Ports cho một Biểu tượng Tấm riêng lẻ). Phần mềm cũng bao gồm các công cụ giúp chia nhỏ một thiết kế lớn thành các phần nhỏ hơn (Edit » Refactor » Move Selected Subcircuit to Different Sheet). Để tìm hiểu thêm về các công cụ tái cấu trúc và tái tổ chức này, hãy tham khảo trang Tái tổ chức thiết kế.

Một thiết kế phân cấp có thể có bất kỳ độ sâu nào và bao gồm bất kỳ số lượng trang sơ đồ nào.

Một thiết kế được coi là phân cấp khi sự kết nối giữa các bản vẽ chỉ diễn ra giữa các mục nhập bản vẽ (Sheet Entries) trên bản vẽ cha và các cổng (Ports) tương ứng trên bản vẽ con. Hành vi kết nối này được xác định bằngcách đặt Phạm vi định danh mạng (Net Identifier Scope) thành Automatic, Hierarchical hoặc Strict Hierarchical.

Thiết kế đa kênh

Main article: Tạo thiết kế đa kênh

Không hiếm khi một thiết kế điện tử bao gồm các phần mạch lặp lại. Đó có thể là một bộ khuếch đại âm thanh nổi hoặc một bàn trộn 64 kênh. Loại thiết kế này được hỗ trợ đầy đủ bởi một bộ tính năng được gọi là multi-channel design. Trong thiết kế đa kênh, bạn chỉ cần nhập mạch lặp lại một lần, sau đó chỉ định phần mềm lặp lại nó bằng cách đặt nhiều Biểu tượng Tấm (Sheet Symbols) đều tham chiếu đến cùng một sơ đồ con, hoặc bằng cách cấu hình một Biểu tượng Tấm duy nhất để lặp lại sơ đồ con được tham chiếu số lần cần thiết. Thiết kế đã biên dịch sẽ được mở rộng trong bộ nhớ máy tính với tất cả các linh kiện và kết nối được lặp lại số lần cần thiết theo quy tắc đặt tên do người dùng định nghĩa.

Ở bên trái, có bốn Biểu tượng Tấm (Sheet Symbols) đều tham chiếu đến cùng một sơ đồ con (PortIO.SchDoc). Ở bên phải, sơ đồ InputChannel.SchDoc được lặp lại tám lần nhờ từ khóa ' Repeat '.  An example of a multi-channel design where the child schematic is repeated by including the Repeat keword in its Sheet Symbol
Ở bên trái, có bốn Biểu tượng Tấm (Sheet Symbols) đều tham chiếu đến cùng một sơ đồ con (PortIO.SchDoc). Ở bên phải, sơ đồ InputChannel.SchDoc được lặp lại tám lần nhờ từ khóa " Repeat ".

Thiết kế logic mà bạn tạo ra không bao giờ thực sự bị phẳng hóa; nó luôn duy trì dưới dạng sơ đồ mạch đa kênh. Khi chuyển sang bố trí PCB, các thành phần vật lý và mạng sẽ được nhân ra số lần cần thiết, và bạn có quyền truy cập đầy đủ vào các công cụ kiểm tra chéo và chọn chéo có sẵn khi làm việc giữa sơ đồ mạch và bảng mạch. Trong trình chỉnh sửa PCB cũng có một công cụ để nhân bản vị trí và đường dẫn của một kênh sang tất cả các kênh khác, với khả năng dễ dàng di chuyển và định hướng lại toàn bộ một kênh. Tham khảo tài liệu thiết kế đa kênh để tìm hiểu thêm về thiết kế đa kênh. 

Thiết kế đa kênh phải có cấu trúc phân cấp vì phần mềm sử dụng mô hình cấu trúc này để khởi tạo các kênh trong bộ nhớ.

Đối với thiết kế đa kênh, hãy đặt Net Identifier Scope thành Automatic, Hierarchical hoặc Strict Hierarchical.

Việc trùng lặp các thành phần và mạng được phần mềm giải quyết bằng cách sử dụng quy tắc đặt tên đã chọn trong Multi-Channel trang Project Options hộp thoại.

Cài đặt phạm vi định danh mạng

Dialog page: Tùy chọn cho Dự án

Phần mềm sử dụng cài đặt hiện tại của Net Identifier Scope để xác định cách thiết lập kết nối giữa các trang sơ đồ. Net Identifier Scope được cấu hình trong tab Tùy chọncủa Project Options (Project » Project Options).

Chọn Net Identifier Scope chế độ phù hợp với cấu trúc thiết kế của bạn.
Chọn Net Identifier Scope chế độ phù hợp với cấu trúc thiết kế của bạn.

Hành vi của Global, Flat Hierarchical được hiển thị trong các hình ảnh bên dưới.

Các ví dụ đơn giản về cách tạo kết nối cho từng chế độ chính: Toàn cục, Phẳng, Phân cấp. Configuring the Net Identifier Scope, example of what connects with the Flat option Configuring the Net Identifier Scope, example of what connects with the Hierarchical option
Các ví dụ đơn giản về cách tạo kết nối cho từng chế độ chính: Toàn cục, Phẳng, Phân cấp.

Ngoài ba tùy chọn nêu trên, còn có một Automatic tùy chọn khác. Nói chung, tốt nhất là nên để Net Identifier Scope được đặt thành Automatic. Phần mềm sẽ tự động chọn tùy chọn phù hợp nhất trong ba tùy chọn dựa trên cấu trúc của các trang tính và sự hiện diện/thiếu vắng của Cổng và Mục nhập trang tính.

Khi được đặt thành Automatic, phần mềm sẽ tự động chọn một trong ba chế độ định danh mạng chính để sử dụng dựa trên các tiêu chí sau:

  • Nếu có mục nhập trang trên trang tính đầu tiên, Hierarchical thì chế độ này sẽ được sử dụng.
  • Nếu không có mục nhập trang tính nhưng có cổng, Flat thì chế độ này sẽ được sử dụng.
  • Nếu không có mục nhập trên trang tính và không có cổng, Global thì sẽ được sử dụng.

Chế độ Strict Hierarchical chế độ này sẽ định vị tất cả các cổng nguồn vào từng trang tính. Trong chế độ này, bạn phải kết nối tất cả các mạng nguồn và mạng đất vào từng trang con bằng cách sử dụng Cổng và Mục nhập trang tính. Bạn cũng có thể thực hiện việc này cho (các) trang tính được chọn bằng cách không sử dụng Strict Hierarchical chế độ này, nhưng vẫn đặt các Điểm vào trang tính + Cổng cho các mạng nguồn mà bạn muốn định vị cục bộ. Tìm hiểu thêm về Mạng nguồn.

Cách đặt tên cho mạng

Mỗi khi bạn đặt một dây nối giữa các chân linh kiện, bạn đang tạo ra kết nối. Mỗi mạng trong thiết kế đều được đặt tên. Nếu bạn chưa đặt một định danh mạng có thể được sử dụng để đặt tên cho mạng đó, phần mềm sẽ đặt tên cho mạng đó dựa trên một trong các chân trong mạng, ví dụ: NetR7_1 như được hiển thị trong hình dưới đây. Nếu ký hiệu linh kiện được thay đổi ở một giai đoạn nào đó, tên mạng do hệ thống tạo ra cũng sẽ thay đổi và những thay đổi này phải được đồng bộ hóa giữa sơ đồ mạch và PCB để đảm bảo mọi thứ luôn nhất quán.

Các mạng không có định danh mạng sẽ được gán một tên do hệ thống tạo ra dựa trên một trong các chân trong mạng đó.
Các mạng không có định danh mạng sẽ được gán một tên do hệ thống tạo ra dựa trên một trong các chân trong mạng đó.

Nhãn mạng luôn đặt tên cho mạng mà chúng được gắn vào. Điểm gắn mặc định là góc dưới bên trái của Nhãn mạng, được biểu thị bằng một dấu thập nhỏ khi di chuyển.

Đối với các định danh mạng khác, chúng sẽ đặt tên cho mạng nếu tùy chọn thích hợp được bật trong Netlist Options phần của tab Tùy chọn trong Project Options hộp thoại.

Các loại định danh mạng khác nhau sẽ không tự động kết nối với nhau. Ví dụ: một Cổng có tên Inta sẽ không kết nối với Nhãn mạng có tên là Inta ngay cả khi Allow Ports to Name Nets tùy chọn trong Project Options được bật. Chúng phải được kết nối bằng một đường dây. Một ví dụ được minh họa trong các hình ảnh bên dưới.

  

Nhiều định danh mạng trên cùng một mạng

Bạn không thể có nhiều Nhãn mạng với các tên khác nhau trên cùng một mạng trong một trang sơ đồ. Tình huống này sẽ được phát hiện và đánh dấu là lỗi trong quá trình xác thực. Tuy nhiên, việc có nhiều định danh mạng trên một mạng ở các trang khác nhau mà mạng đó xuất hiện là hợp lệ.

Tính năng này cho phép bạn:

  • Thay đổi tên của một mạng ở các cấp độ khác nhau trong hệ thống phân cấp để phản ánh chính xác hơn chức năng của nó trên bản vẽ đó.
  • Tái sử dụng một bản vẽ sơ đồ con mà không cần phải đổi tên các mạng trên đó.

Cài đặt mặc định là không cho phép có nhiều tên mạng trên cùng một mạng. Nếu chúng được phát hiện trong quá trình kiểm tra, một cảnh báo sẽ được hiển thị. Nếu bạn cần chúng cho thiết kế của mình, bạn sẽ cần phải:

  • Thay đổi cài đặt của Nets with multiple names kiểm tra lỗi trên Error Reporting trên Project Options hộp thoại hoặc,
  • Ẩn các cảnh báo cụ thể bằng cách đặt dấu "No ERC " vào mỗi cảnh báo, sau đó chọn Specific Violations chế độ "No ERC " trên Properties để xác định các lỗi cần ẩn. Lưu ý rằng có thể đặt dấu "No ERC" bằng cách nhấp chuột phải vào một cảnh báo được liệt kê trong Messages bảng điều khiển hoặc bằng cách nhấp chuột phải vào đường kẻ màu gợn sóng đánh dấu vi phạm trên bản vẽ sơ đồ. Hình dạng và màu sắc của chúng có thể được thay đổi trong Properties bảng điều khiển khi đã chọn dấu hiệu "No ERC".

Các tùy chọn để kiểm soát việc đặt tên cho các mạng

Dialog page: Tùy chọn Dự án

Cuối cùng, mỗi mạng chỉ có thể có một tên trên PCB (một mạng PCB không thể có hai tên trừ khi bạn cố ý kết nối hai mạng bằng Net Tie). Phần mềm tự động giải quyết các mạng có nhiều tên để chỉ còn một tên duy nhất trong dự án, nhưng đó có thể không phải là tên bạn mong đợi. Có một số tùy chọn có sẵn để kiểm soát cách tên được chọn trong Netlist Options phần Options trong Project Options hộp thoại. Tham khảo trang Hộp thoại Tùy chọn Dự án để biết thêm chi tiết về từng tùy chọn.

Một cách tiếp cận hiệu quả để thiết lập các tùy chọn này là bật tùy chọn Allow Ports to Name NetsHigher Level Names Take Priority tùy chọn này. Kết hợp các tùy chọn này với việc sử dụng hợp lý các Nhãn Mạng trên các mạng quan trọng trên mỗi trang để đảm bảo rằng tất cả các mạng quan trọng, bao gồm cả những mạng đi qua nhiều trang, đều được đặt tên, và các tên được gán trên các sơ đồ cấp cao hơn được sử dụng trên các sơ đồ cấp thấp hơn.

Khi có nhiều tùy chọn đặt tên mạng được kích hoạt, thứ tự ưu tiên trong việc đặt tên mạng như sau:

  • Nếu tùy chọn Power Port Names Take Priority tùy chọn này bị tắt, thứ tự ưu tiên là Nhãn mạng, Cổng nguồn, Cổng, Chân.
  • Nếu Power Port Names Take Priority tùy chọn này được bật, thứ tự sẽ là Cổng nguồn, Nhãn mạng, Cổng, Chân.

Hai mạng riêng biệt có cùng tên

Một vấn đề khác về đặt tên mạng có thể phát sinh là khi cùng một tên mạng được sử dụng trên các trang sơ đồ khác nhau để đánh dấu các mạng khác nhau. Điều này sẽ được phát hiện trong quá trình xác thực bởi Duplicate Nets kiểm tra lỗi. Bạn không thể chuyển thiết kế sang PCB khi tình trạng này còn tồn tại. Hai mạng riêng biệt đó sẽ được hợp nhất thành một mạng PCB duy nhất trong quá trình chuyển thiết kế.

Tình huống này có thể được giải quyết bằng cách bật Append Sheet Numbers to Local Nets tùy chọn trên tab Options của Project Options hộp thoại. Khi tùy chọn này được bật, tất cả các mạng cục bộ sẽ có giá trị của tham số SheetNumber được thêm vào sau tên của chúng, như được hiển thị trong các hình ảnh bên dưới.

Example of how a duplicated net name, Input, appears on the schematic Editor tab  Example of how a duplicated net name, Input, appears on the schematic compiled tab
Vì nhãn mạch Input đã được sử dụng trên nhiều bản vẽ, tùy chọn “ Append Sheet Numbers to Local Net ” đã được kích hoạt để ngăn lỗi “Duplicate Nets”.
Có thể thấy hiệu quả của việc này bằng cách nhấp vào tab bản vẽ đã biên dịch (hình bên phải); lưu ý rằng _2 đã được thêm vào cuối tên mạch.

Tùy Append Sheet Numbers to Local Nets chỉ hoạt động nếu mỗi trang sơ đồ đã được gán một SheetNumber duy nhất. Thông số SheetNumber được gán trên Parameters tab của chế độ Tùy chọn Tài liệu trong bảng Thuộc tínhcho từng trang sơ đồ. Thay vì gán số duy nhất cho từng trang sơ đồ theo cách thủ công, hãy chạy lệnh Tools » Annotation » Number Schematic Sheets lệnh này, lệnh này sẽ mở hộp thoại Đánh số trang cho dự án. Hộp thoại này có thể được sử dụng để gán các SheetNumbers duy nhất (một giá trị số đơn giản cho mỗi trang) và DocumentNumbers (thường được sử dụng cho việc đánh số tài liệu do công ty chỉ định) cho tất cả các trang.

Kết nối có chủ đích hai mạng

Có những trường hợp bạn cần cố ý kết nối hai mạch khác nhau. Đây không chỉ là vấn đề đặt tên đơn thuần. Đó là khi hai mạch cần được nối ngắn theo yêu cầu thiết kế. Ví dụ như khi bạn cần kết nối đất Analog và đất Digital theo cách có kiểm soát.

Điều này được thực hiện bằng cách kết nối hai mạng thông qua thành phần Net Tie. Thành phần Net Tie không gì khác hơn là một mạch ngắn được kiểm soát, cho phép bạn quyết định vị trí trên bảng mạch nơi các mạng kết nối với nhau. Trên sơ đồ mạch, thành phần Net Tie có hai hoặc nhiều chân, với mỗi chân được kết nối với một trong các mạng cần được nối ngắn. Component Type thuộc tính của thành phần được đặt thành Net Tie, như minh họa bên dưới.

Thành phần Net Tie đang được sử dụng để định tuyến một tín hiệu đồng hồ duy nhất đến hai chân đồng hồ FPGA trên sơ đồ mạch.
Thành phần Net Tie đang được sử dụng để định tuyến một tín hiệu đồng hồ duy nhất đến hai chân đồng hồ FPGA trên sơ đồ mạch.

Lưu ý rằng các chân này được not được nối với nhau trên sơ đồ mạch (chúng không bị ngắn mạch trên sơ đồ mạch), nhưng chúng are được kết nối với nhau bên trong footprint PCB.

Về phía PCB, footprint có cùng số lượng pad như số chân của biểu tượng sơ đồ, với đồng nối giữa chúng. Trong hình minh họa dưới đây, điều này được thực hiện bằng cách kết nối hai pad hình vuông bằng một đoạn đường dẫn. Việc này được thực hiện bên trong footprint trong trình chỉnh sửa thư viện PCB. Thuộc tính PCB Component Type cũng được đặt thành Net Tie.

Phần mềm sẽ tự động bỏ qua các mạch ngắn được tạo ra bên trong thành phần PCB Net Tie, do đó, lỗi DRC sẽ không xuất hiện.

Cùng một thành phần Net Tie trên PCB; các pad (được chọn) trong footprint Net Tie được nối ngắn bằng một đường dẫn.
Cùng một thành phần Net Tie trên PCB; các pad (được chọn) trong footprint Net Tie được nối ngắn bằng một đường dẫn.

Khi một thành phần Net Tie được sử dụng để kết nối hai mạng khác nhau, mỗi mạng sẽ giữ nguyên tên của mình trong suốt sơ đồ mạch và trên PCB.

  • Khi tạo biểu tượng và footprint Net Tie, có hai chế độ Loại linh kiện Net Tie: một chế độ để đưa Net Tie vào BOM (ví dụ: nếu Net Tie là một jumper nối ngắn), chế độ còn lại để loại trừ nó khỏi BOM (nếu Net Tie chỉ đơn thuần là một đoạn đồng) - hãy chọn Loại Linh kiện cần thiết.
  • Khi định tuyến Net Tie trên bảng mạch, có thể sử dụng bất kỳ chế độ định tuyến nào để định tuyến away từ một pad Net Tie. Để định tuyến into một pad Net Tie, bạn phải chuyển sang Ignore Obstacle chế độ này.

Hướng dẫn định tuyến thành phần Net Tie

Mạng nguồn

Hành vi mặc định của các thiết lập là giả định rằng các mạng nguồn là toàn cục, tức là bạn muốn chúng có sẵn trên mọi trang sơ đồ. Để truy cập một mạng nguồn, hãy đặt một Cổng nguồn (Power Port ) với tên mạng cần thiết, sau đó nối các thành phần với cổng nguồn đó. Khi thiết kế được biên dịch, tất cả các chân được kết nối với từng mạng nguồn sẽ được kết nối với nhau trên tất cả các trang trong dự án.

Chính tên mạng quyết định cổng nguồn được kết nối với mạng nào, chứ không phải Kiểu của ký hiệu - ba cổng nguồn được đánh dấu đều kết nối với mạng nguồn GND.
Chính tên mạng quyết định cổng nguồn được kết nối với mạng nào, chứ không phải Kiểu của ký hiệu - ba cổng nguồn được đánh dấu đều kết nối với mạng nguồn GND.

Định vị mạng nguồn - Toàn cục

Như đã đề cập trước đó, các mạng nguồn có thể được cục bộ hóa cho từng trang sơ đồ trong một thiết kế phân cấp bằng cách chọn Strict Hierarchical tùy chọn cho Phạm vi Mã định danh Mạng. Cách tiếp cận này cục bộ hóa tất cả các mạng nguồn trên mọi trang sơ đồ, do đó chúng phải được nối với nhau thủ công, sử dụng cách tiếp cận tương tự như các mạng tín hiệu. Nếu chúng không được nối với nhau, sẽ xảy ra Duplicate Net Name lỗi cho mỗi mạng nguồn có trên mỗi trang sơ đồ. Bạn cũng sẽ cần điều chỉnh cài đặt Ma trận kết nối để cho phép các Cổng được kết nối với các Cổng nguồn.

Nếu Net Identifier Scope được đặt thành Strict Hierarchical, mọi
Nếu Net Identifier Scope được đặt thành Strict Hierarchical, mọimạng nguồn phải được nối dây với mọi trang sơ đồ mà chúng được sử dụng.

Kết nối mạng nguồn được cục bộ hóa giữa các trang

Bạn kết nối mạng nguồn đã được cục bộ hóa trong thiết kế phân cấp giống như bất kỳ mạng nào khác, từ một cổng trên trang con đến một mục nhập trang trong biểu tượng trang trên trang cha. Lưu ý rằng đối với mạng nguồn, kỹ thuật này chỉ hỗ trợ các mạng nguồn riêng lẻ, không hỗ trợ các mạng nguồn đã được gộp vào một bus ().

Nếu bạn đang tạo một thiết kế đa kênh và muốn cung cấp một mạng nguồn riêng biệt, duy nhất cho từng kênh bằng cách sử dụng câu lệnh Repeat (như minh họa bên dưới), điều này được hỗ trợ vì bạn chỉ truyền một mạng vào mỗi kênh thông qua tổ hợp mục nhập trang - cổng. Miễn là thiết kế chỉ cố gắng kết nối một mạng nguồn riêng lẻ từ trang cha đến trang con thông qua mỗi tổ hợp mục nhập trang - cổng, nó sẽ tạo danh sách mạng chính xác.

Các mạng nguồn cục bộ có thể được phân phối đến từng kênh trong thiết kế đa kênh, miễn là chúng di chuyển lên-xuống trong hệ thống phân cấp dưới dạng các mạng riêng lẻ, không phải dưới dạng bus.Các mạng nguồn cục bộ có thể được phân phối đến từng kênh trong thiết kế đa kênh, miễn là chúng di chuyển lên-xuống trong hệ thống phân cấp dưới dạng các mạng riêng lẻ, không phải dưới dạng bus.

Nếu bạn muốn gộp nhiều mạng nguồn thành một bus và truyền bus đó qua hệ thống phân cấp thiết kế, các mạng đó phải là mạng tiêu chuẩn, chúng không thể kết nối bằng cổng nguồn.

Cụ thể hóa mạng nguồn - Riêng lẻ

Một mạng nguồn cụ thể trong thiết kế phân cấp(tức là trong thiết kế có tùy chọn " Net Identifier Scope" được đặt thành " Hierarchical" hoặc trong thiết kế chứa các mục nhập bảng trên bảng chính và cótùy chọn " Net Identifier Scope" được đặt thành " Automatic "– tìm hiểu thêm về "Setting the Net Identifier Scope") cũng có thể được giới hạn trên một trang sơ đồ cụ thể bằng cách kết nối Cổng Nguồn với một Cổng trên trang sơ đồ đó.

Ở đây, mạng nguồn 3V3 đã được cục bộ hóa chỉ cho trang này, do đó nó cũng phải được kết nối thủ công trên trang sơ đồ chính. Các mạng GND và 5V vẫn là các mạng nguồn toàn cục.
Ở đây, mạng nguồn 3V3 đã được cục bộ hóa chỉ cho trang này, do đó nó cũng phải được kết nối thủ công trên trang sơ đồ chính. Các mạng GND và 5V vẫn là các mạng nguồn toàn cục.

Mạng nguồn và chân nguồn ẩn

Các phiên bản cũ hơn của phần mềm thiết kế Altium bao gồm các tính năng và tùy chọn để hỗ trợ việc sử dụng các chân linh kiện sơ đồ ẩn. Tính năng này rất hữu ích khi một thiết kế có một mạng nguồn duy nhất và một mạng đất duy nhất, cho phép tất cả các chân nguồn trên tất cả các thiết bị được tự động kết nối với các mạng tương ứng bằng cách ẩn các chân nguồn đó. Tính năng này phổ biến nhất trên các linh kiện nhiều phần, giúp bạn không phải hiển thị các chân nguồn cho các linh kiện này trên sơ đồ.  

Ngày nay, các thiết kế điện tử thường có nhiều mạng nguồn và mạng đất. Các mạng này không chỉ đơn thuần được định tuyến đến các chân nguồn tương ứng; việc phân phối nguồn hiện là một khía cạnh quan trọng của thiết kế bo mạch thành công. 

Khi bản chất của việc thiết kế mạng phân phối nguồn đã thay đổi, nhu cầu ẩn các chân linh kiện và để phần mềm tự động kết nối chúng đã giảm đi đến mức hầu hết các nhà thiết kế đều phản đối phương pháp này. Do đó, phần mềm không còn hỗ trợ việc định nghĩa một chân là ẩn và gán sẵn tên mạng cho nó. Các dự án cũ sử dụng phương pháp thiết kế này vẫn sẽ tạo danh sách mạch (netlist) chính xác khi được mở trong phiên bản mới nhất của phần mềm thiết kế Altium.

Biên dịch động

Related page: Xác thực dự án thiết kế của bạn

Khi bạn kết nối hai chân linh kiện bằng một dây dẫn, bạn đang phác thảo ý định thiết kế của mình, chứ không phải tạo ra một mạng thực sự. Mạng chỉ được tạo ra sau khi dự án được biên dịch. Ngoài việc trích xuất chi tiết về các linh kiện và cách chúng được kết nối, quá trình biên dịch còn trích xuất thông tin tham số chi tiết về linh kiện và thiết kế. Mô hình đã biên dịch của dự án được gọi là Mô hình Dữ liệu Thống nhất (Unified Data Model).

Mô hình dữ liệu thiết kế được cập nhật dần dần sau mỗi thao tác của người dùng thông qua biên dịch động - tạo ra cái được gọi là Mô hình Dữ liệu Động (Dynamic Data Model - DDM). Không cần biên dịch dự án theo cách thủ công, tất cả đều được thực hiện tự động. Mô hình kết nối thiết kế được cập nhật từng phần sau mỗi thao tác của người dùng, nhờ vào quá trình biên dịch động. Đối với một dự án thiết kế, quá trình biên dịch tự động thực hiện ba chức năng:

  1. Tạo thực thể cho hệ thống phân cấp thiết kế.
  2. Thiết lập kết nối mạng giữa tất cả các trang thiết kế.
  3. Xây dựng Mô hình Dữ liệu Động (DDM) nội bộ của thiết kế.

Điều này đảm bảo rằng bất kỳ thay đổi thiết kế nào được thực hiện đều được phản ánh ngay lập tức trong Navigatorbảng Dự án.

Để kiểm tra các lỗi logic, điện và bản vẽ giữa DDM và cài đặt trình biên dịch, bạn phải xác thực dự án. Bạn có thể truy cập lệnh này bằng cách chọn lệnh Project » Validate Project từ menu chính hoặc bằng cách nhấp chuột phải vào mục của một dự án trong bảng "Dự án", rồi chọn Validate Project lệnh từ menu ngữ cảnh.  

Bất kỳ vi phạm nào được trình biên dịch phát hiện sẽ được liệt kê dưới dạng cảnh báo và/hoặc lỗi trong Messages bảng điều khiển. Trình biên dịch sử dụng các tùy chọn được định nghĩa trên các tabBáo cáo lỗiMa trận kết nốicủa Project Options (tùy theo loại dự án), khi kiểm tra các tài liệu nguồn để tìm các vi phạm.

Mô hình Dữ liệu Động

Một yếu tố cơ bản của phần mềm là Mô hình Dữ liệu Thống nhất (UDM). Thông qua quá trình biên dịch động tự động, một mô hình duy nhất, thống nhất được tạo ra, đóng vai trò trung tâm trong quy trình thiết kế. Dữ liệu trong mô hình có thể được truy cập và thao tác bởi các trình soạn thảo và dịch vụ khác nhau trong phần mềm, bao gồm sơ đồ mạch và PCB. Thay vì sử dụng một kho dữ liệu riêng biệt cho từng lĩnh vực thiết kế khác nhau, UDM được cấu trúc để chứa tất cả thông tin từ mọi khía cạnh của thiết kế, bao gồm các thành phần và kết nối của chúng. Mô hình duy nhất và thống nhất này, đóng vai trò trung tâm trong quy trình thiết kế, được tạo ra nhờ quá trình biên dịch thiết kế động. Điều này có nghĩa là Mô hình Dữ liệu Thống nhất (UDM) sẵn sàng ngay từ khi dự án được mở và không yêu cầu biên dịch thủ công bổ sung – một Mô hình Dữ liệu Động (DDM) thực sự. Do đó, mô hình được cập nhật (biên dịch) theo từng bước sau mỗi thao tác của người dùng. Bạn có thể tự do đặt, nối dây, sắp xếp lại, đổi tên, thêm và xóa nội dung khỏi thiết kế sơ đồ mạch của mình.

Quá trình biên dịch thiết kế PCB được quản lý bằng mã bên ngoài các trình soạn thảo sơ đồ mạch và PCB. Cách tiếp cận này mang lại nhiều lợi ích, trong đó lợi ích lớn nhất là Mô hình Dữ liệu Thống nhất (UDM) của thiết kế nằm bên ngoài các trình soạn thảo sơ đồ mạch và PCB riêng lẻ. UDM bao gồm các mô tả chi tiết về mọi thành phần trong thiết kế và cách chúng kết nối với nhau.

Phần mềm quản lý dữ liệu kết nối giữa sơ đồ mạch và PCB.
Phần mềm quản lý dữ liệu kết nối giữa sơ đồ mạch và PCB.

Các vị trí và thao tác sau đây không yêu cầu bất kỳ hành động thủ công bổ sung nào liên quan đến việc biên dịch thiết kế, vì quá trình biên dịch diễn ra động:

  • NavigatorProjects bảng
  • ActiveBOM
  • Thực hiện ECO
  • Kiểm tra chéo
  • Tô màu mạng
  • Đổi chân
  • Tham chiếu chéo linh kiện

Để làm mới chế độ xem dự án và Navigator bảng điều khiển sau khi biên dịch động, hãy sử dụng Refresh lệnh từ menu chuột phải của ProjectsNavigator các bảng điều khiển. Để làm mới chế độ xem dự án và Navigator bảng điều khiển sau khi biên dịch động một cách tự động, hãy bật Schematic.DynamicCompiler.Navigator.Autorefresh tùy chọn trong hộp thoại Cài đặt Nâng cao.

Đặt mặt nạ biên dịch vào hide các phần của thiết kế chưa sẵn sàng để kiểm tra lỗi hoặc chuyển sang trình chỉnh sửa PCB. Khi bạn đã sẵn sàng, hãy nhấp vào điều khiển để thu gọn mặt nạ, hiển thị mạch sẽ được đưa vào quá trình biên dịch và chuyển thiết kế.

Mặt nạ biên dịch thuộc về một lớp đối tượng được gọi là chỉ thị thiết kế. Sử dụng chúng để thêm các chỉ thị cấp thiết kế vào sơ đồ, chẳng hạn như: tư cách thành viên của một lớp mạng, xác định vị trí mà trình biên dịch sẽ bỏ qua một vi phạm cụ thể, xác định một nhóm các mạng là các cặp vi sai, v.v. Di chuột qua hình ảnh để xem minh họa về mặt nạ biên dịch.

Vậy làm thế nào để tương tác với Mô hình Dữ liệu Thống nhất (Unified Data Model), ví dụ như để theo dõi một mạng (net) xuyên suốt thiết kế? Bạn thực hiện điều này thông qua Navigator bảng điều khiển.

Kiểm tra tính kết nối

Panel page: Navigator

Nếu thiết kế có quy mô lớn và trải rộng trên nhiều trang, việc theo dõi và xác minh kết nối trong thiết kế có thể trở nên khó khăn. Để hỗ trợ quá trình này, bạn có thể sử dụng bảng điều khiển Navigator. Bảng điều khiển này cung cấp cái nhìn tổng quan về toàn bộ thiết kế đã được biên dịch. 

Cách tiếp cận cơ bản để sử dụng bảng điều khiển này là:

  • Đặt chế độ duyệt bằng cách nhấp vào  Ellipsis button on the Navigator panel, click to configure the navigation preferences nút ở phía trên cùng của bảng điều khiển để mở Preferences hộp thoại và kích hoạt tùy chọn ưa thích của bạn Highlight Methods. Ngoài ra, bạn có thể nhấp chuột phải vào đối tượng cần quan tâm trong bảng điều khiển và sử dụng các tùy chọn trong menu để cấu hình hành vi điều hướng, như được hiển thị trong hình bên dưới.
  • Đặt phạm vi duyệt của bạn trong Documents for khu vực của bảng điều khiển để duyệt toàn bộ thiết kế, hãy chọn Flattened Hierarchy.
  • Nhấp vào một thành phần trong Instance phần danh sách để chuyển đến thành phần đó, mở rộng thành phần để tìm vị trí hoặc chuyển đến một điểm ghim.
  • Nhấp vào một mạng hoặc bus trong Net /Bus phần để chuyển đến mạng hoặc bus đó.
  • Giữ phím Alt phím trong khi nhấp để chuyển đến đối tượng đó trên cả sơ đồ mạch và PCB.

Nhấp vào một linh kiện hoặc mạng trong Navigator bảng điều khiển để xác định vị trí linh kiện hoặc mạng đó, và theo dõi kết nối trong toàn bộ thiết kế. Nhấp chuột phải để truy cập các tùy chọn hiển thị. Di chuột qua hình ảnh để hiển thị đường dẫn đến một linh kiện trên sơ đồ mạch và PCB đồng thời (giữ Alt trong khi nhấp vào Navigator bảng điều khiển để bao gồm đối tượng PCB).
Nhấp vào một linh kiện hoặc mạng trong Navigator bảng điều khiển để xác định vị trí linh kiện hoặc mạng đó, và theo dõi kết nối trong toàn bộ thiết kế. Nhấp chuột phải để truy cập các tùy chọn hiển thị. Di chuột qua hình ảnh để hiển thị đường dẫn đến một linh kiện trên sơ đồ mạch và PCB đồng thời (giữ Alt trong khi nhấp vào Navigator bảng điều khiển để bao gồm đối tượng PCB).

Điều hướng các linh kiện trên bảng mạch

Ngoài việc xác định vị trí các linh kiện trên sơ đồ mạch và PCB (nếu Alt được giữ) từ Navigator bảng điều khiển, bạn cũng có thể điều hướng các chân/linh kiện/mạng/đường dẫn/bộ dây trên PCB, trực tiếp từ sơ đồ mạch.

Ví dụ: khi bạn nhấp để xác định vị trí một linh kiện trên sơ đồ mạch, bạn cũng có thể xác định vị trí của chính linh kiện đó trên PCB.

Để thực hiện việc này:

  • Kích hoạt Selecting tùy chọn trong Highlight Methods, đồng thời chọn các tùy chọn ưa thích của bạn trong Cross Select Mode phần trong System - Navigation trang của Preferences hộp thoại.
  • Bật Chọn Chéo (Tools » Cross Select Mode) trong cả trình soạn thảo sơ đồ và trình soạn thảo PCB.

Các tùy chọn này cấu hình hành vi điều hướng và chọn chéo.
Các tùy chọn này cấu hình hành vi điều hướng và chọn chéo.

Giờ đây, khi bạn chọn chân/linh kiện/mạng/đường bus/bộ dây trên sơ đồ mạch, các đối tượng đó cũng sẽ được chọn trên PCB, như được hiển thị trong hình dưới đây.

Khi chọn các linh kiện và mạng trên sơ đồ, các đối tượng đó cũng sẽ được chọn trên PCB. Chức năng chọn chéo cũng hoạt động từ PCB sang sơ đồ.
Khi chọn các linh kiện và mạng trên sơ đồ, các đối tượng đó cũng sẽ được chọn trên PCB. Chức năng chọn chéo cũng hoạt động từ PCB sang sơ đồ.

Tìm kiếm linh kiện và mạng trong Cấu trúc dự án

Điều hướng qua cấu trúc trong bảng điều khiển để tìm một Linh kiện hoặc Mạng cần thiết, sau đó nhấp đúp vào đối tượng để hiển thị các phiên bản của đối tượng đó trong các tài liệu sơ đồ mạch của dự án. Sử dụng các tùy chọn trên trang Hệ thống - Điều hướng của hộp thoại Preferences hộp thoại để chỉ định hành vi làm nổi bật đối tượng (Zoom, Dim, Select, v.v.).

Nhấp chuột phải vào không gian thiết kế và chọn Clear Filter tùy chọn để loại bỏ việc làm nổi bật/chọn đối tượng trong trình soạn thảo sơ đồ mạch hoặc PCB.

Tính năng điều hướng đối tượng dự án cũng có sẵn trong bảng điều khiển Navigator, nơi cung cấp cấu trúc phân cấp chi tiết của các đối tượng thiết kế và dữ liệu liên quan của chúng. Các cài đặt tùy chọn Hệ thống - Điều hướng xác định hành vi làm nổi bật đối tượng của cả ProjectNavigator .

Đánh dấu kết nối

Tùy chọn điều hướng kết nối hiển thị các mối quan hệ kết nối của một đối tượng được chọn trong Projects . Nhấp đúp vào một mục, chẳng hạn như Mạng (Net), trong danh sách cấu trúc phân cấp đối tượng của bảng điều khiển để làm nổi bật các kết nối của nó trong sơ đồ.

Tính năng xem trước được kích hoạt bằng Connectivity Graph tùy chọn trong Highlight Methods phần " Hệ thống – Điều hướng " của Preferences hộp thoại. Chọn tùy chọn bổ sung "Bao gồm" Power Parts để cũng có thể xem các kết nối của các đối tượng nguồn điện có liên quan đến đối tượng đã chọn.

Tô sáng mạng toàn cục

Tính kết nối của mạng trong toàn bộ thiết kế có thể được làm nổi bật trên tất cả các sơ đồ mạch bằng cách giữ phím Alt khi chọn một mạng bằng cách nhấp vào một dây dẫn (Alt+Click). Tất cả các thực thể sơ đồ của mạng đó sẽ được làm nổi bật, trong khi các đối tượng khác bị làm mờ, nhằm thể hiện rõ ràng sự lan truyền tín hiệu/nguồn điện trong thiết kế chỉ bằng một thao tác đơn giản.

Tính năng làm nổi bật mạng sẽ được hủy bỏ bằng cách nhấp vào vùng trống, và hành vi của tính năng này được xác định bởi các Highlight Methods các thiết lập trên trang Hệ thống - Điều hướng của Preferences hộp thoại. Lưu ý rằng việc bỏ chọn tùy chọn Dimming tùy chọn này sẽ vô hiệu hóa tính năng làm nổi bật mạng.

Kiểm tra chéo và Chọn chéo

Ngoài khả năng chọn từ trình soạn thảo này sang trình soạn thảo khác (chọn chéo), Altium Designer còn hỗ trợ Tìm chéo. Tìm chéo có hai chế độ: liên tục (vẫn ở trong trình soạn thảo nguồn) và chuyển đến (chuyển đến trình soạn thảo đích). Bạn cũng có thể thực hiện tìm kiếm chéo từ các bảng và hộp thoại khác nhau, ví dụ như Messages bảng điều khiển và Engineering Change Order hộp thoại. Để tìm hiểu thêm, hãy tham khảo trang Tìm kiếm chéo và Chọn chéo.

Cấu hình màu của các mạng

Main page: Áp dụng màu cho các mạng

Để giúp sơ đồ dễ đọc hơn và dễ dàng làm việc với các mạng và đường dẫn trong trình chỉnh sửa PCB, bạn có thể áp dụng màu sắc cho các đường dây trong sơ đồ, cũng như các mạng và đường dẫn trên PCB.

Có thể áp dụng màu làm nổi bật cho một mạng hoặc một bus trong trình chỉnh sửa sơ đồ bằng cách sử dụng các lệnh trong View » Set Net Colors , như được hiển thị trong hình bên dưới. Các màu này có thể được chuyển sang trình chỉnh sửa PCB bất cứ lúc nào thông qua lệnh Update PCB lệnh.

Trong trình chỉnh sửa PCB, màu mặc định và độ hiển thị của Connection Lines được cấu hình trong System Colors phần của bảng Cấu hình Chế độ xem PCB. Lưu ý rằng màu mặc định này được áp dụng khi các mạng được tạo (trong quá trình chuyển thiết kế ban đầu từ sơ đồ), màu của các đường kết nối hiện có sẽ không thay đổi nếu tùy chọn này được thay đổi.

Trong trình chỉnh sửa PCB, màu được áp dụng cho từng mạng được hiển thị trong chế độ Mạng (Nets) của PCB . Hãy tìm màu phía sau ô chọn bên cạnh tên mạng, như được hiển thị ở góc dưới bên phải của hình ảnh bên dưới.

Màu sắc luôn được áp dụng cho các mạng chưa được định tuyến (đường kết nối). Để hiển thị màu sắc trên các mạng đã được định tuyến, hãy kích hoạt ô chọn bên cạnh tên mạng trong PCB bảng điều khiển, và cấu hình các tùy chọn hiển thị trong trang Board Insight Color Overrides của Preferences hộp thoại. Trong hình dưới đây, Mẫu cơ sở (Base Pattern) của màu thay thế được đặt thành Solid, và "Zoom Out Behavior" được đặt thành Override Color Dominates.

Màu của các mạng được áp dụng trong sơ đồ mạch sẽ được chuyển sang PCB thông qua lệnh 'Update PCB'. Cấu hình các tính năng 'PCB Color Override' để kiểm soát cách chúng được hiển thị trên bảng mạch.Màu của các mạng được áp dụng trong sơ đồ mạch sẽ được chuyển sang PCB thông qua lệnh "Update PCB". Cấu hình các tính năng "PCB Color Override" để kiểm soát cách chúng được hiển thị trên bảng mạch.

Nhấn F5 để bật/tắt tính năng Ghi đè màu mạng, trong cả trình soạn thảo sơ đồ mạch và PCB. Bạn có thể cũng cần thực hiện làm mới màn hình (End).

Thay đổi màu của các mạng trên PCB

Không phải lúc nào cũng có thể áp dụng màu cho hệ thống dây dẫn trên sơ đồ mạch và chuyển nó sang PCB. Trong trường hợp này, vẫn có thể áp dụng màu cho các đường kết nối và đường dẫn trong trình chỉnh sửa PCB. Để thay đổi màu của một mạng sau khi thiết kế đã được chuyển, hãy nhấp đúp vào tên mạng trong Nets chế độ của PCB bảng điều khiển. Màu của một mạng riêng lẻ có thể được chỉnh sửa trong hộp thoại Chỉnh sửa mạng.

Để thay đổi màu của nhiều mạng, hãy sử dụng Nets chế độ của PCB bảng điều khiển:

  • Sử dụng các kỹ thuật chọn nhiều mục tiêu chuẩn của Windows (Shift+click hoặc Ctrl+click) để chọn nhiều lớp mạng hoặc nhiều mạng riêng lẻ.
  • Nhấp chuột phải vào một đối tượng đã chọn và chọn lệnh Change Net Color lệnh từ menu ngữ cảnh để gán màu mới cho các mạng đã chọn.
  • Nhấp chuột phải lần thứ hai và chọn Display Override » Selected Onđể kích hoạt tính năng ghi đè màu cho các mạng đã chọn.

Cải thiện khả năng hiển thị của các mạng bằng cách thay đổi màu của các đường kết nối và kích hoạt tính năng ghi đè hiển thị.
Cải thiện khả năng hiển thị của các mạng bằng cách thay đổi màu của các đường kết nối và kích hoạt tính năng ghi đè hiển thị.

<link href="https://files.doc.altium.com/sites/default/files/wiki_attachments//250051/OptimalPlacementVector.gif" rel="prefetch" type="image">
AI-LocalizedBản địa hóa bằng AI
Nếu bạn phát hiện vấn đề, hãy chọn văn bản/hình ảnh và nhấnCtrl + Enterđể gửi phản hồi cho chúng tôi.
Tính khả dụng của tính năng

Các tính năng bạn có thể sử dụng phụ thuộc vào giải pháp Altium mà bạn đang có – Altium Develop, Altium Agile Teams, Altium Agile Enterprise, hoặc Altium Designer (đang trong thời hạn hiệu lực).

Nếu bạn không thấy một tính năng được nêu trong tài liệu có trong phần mềm thực tế của mình, liên hệ Bộ phận Kinh doanh của Altium để tìm hiểu thêm.

Tài liệu cũ

Tài liệu Altium Designer không còn được phân phiên bản. Nếu bạn cần truy cập tài liệu cho các phiên bản cũ hơn của Altium Designer, hãy truy cập mục Tài liệu cũ trên trang Trình cài đặt khác.

Nội dung