Tạo Kết Nối Mạch Trong Sơ Đồ Nguyên Lý Của Bạn

Altium Training

Altium Essentials: Creating Hierarchy

This content is part of the official Altium Professional Training Program. For full courses, materials and certification, visit Altium Training.

Sơ lược

Bài viết này giải thích cách thiết lập kết nối mạch trong sơ đồ nguyên lý của Altium Designer, bao gồm cả kết nối vật lý bằng dây dẫn và kết nối logic bằng nhãn net cùng các định danh net khác. Bài viết cũng giới thiệu cách mở rộng kết nối giữa các trang sơ đồ nguyên lý tùy theo cấu trúc thiết kế, đồng thời nêu bật các công cụ tích hợp như Connectivity Insight, giúp bạn xem, truy vết và điều hướng các mối liên hệ giữa các net trong toàn bộ dự án. Bạn cũng sẽ có được cái nhìn tổng quan mang tính thực tiễn về các đối tượng sơ đồ nguyên lý dùng để xác định kết nối, cùng những lưu ý quan trọng về cách tên gọi và phạm vi ảnh hưởng đến việc các đối tượng có kết nối đúng như mong đợi hay không. Nếu bạn muốn hiểu rõ hơn cách xây dựng và kiểm tra kết nối trong sơ đồ nguyên lý, đây là một điểm khởi đầu hữu ích. Hãy đọc tiếp để tự tin hơn trong quy trình thiết kế của mình.

- Tìm hiểu sự khác biệt giữa kết nối vật lý và kết nối logic, cũng như khi nào nên sử dụng từng phương thức trong sơ đồ nguyên lý.
- Xem những đối tượng sơ đồ nguyên lý nào tạo nên kết nối, bao gồm dây dẫn, nhãn net, cổng, cổng nguồn, bus và điểm kết nối trang.
- Hiểu cách Altium Designer hỗ trợ bạn kiểm tra và điều hướng các kết nối bằng Connectivity Insight cùng các công cụ chọn và tô sáng liên quan.
Tìm hiểu sâu hơn với AI:

Chính các linh kiện và cách chúng kết nối với nhau tạo nên mạch điện tử độc đáo của bạn. Trên sơ đồ nguyên lý, bạn tạo biểu diễn logic cho thiết kế bằng cách nối các chân linh kiện với nhau; để thiết kế bo mạch in, bạn bố trí các linh kiện vật lý và tạo các kết nối tương ứng bằng cách đi dây.

Nếu bạn đang tìm hiểu cách tổ chức thiết kế và tạo kết nối, các trang sau có thể hữu ích cho bạn.

► Tìm hiểu về Kiểm tra tính hợp lệ của dự án thiết kế

► Tìm hiểu về Thiết kế nhiều trang & phân cấp

► Tìm hiểu về Tạo thiết kế đa kênh

► Tìm hiểu về Gộp nhiều net thành bus & bó tín hiệu

► Tìm hiểu về Đồng bộ hóa thiết kế

Kết nối vật lý và kết nối logic

Trên sơ đồ nguyên lý, bạn có thể tạo kết nối bằng cách vẽ dây từ linh kiện này sang linh kiện khác — cách này được gọi là kết nối vật lý.

Bạn cũng có thể nối chân này với chân khác bằng cách đặt một đoạn dây ngắn và một nhãn net trên mỗi chân linh kiện. Phần mềm nhận diện hai đoạn net này và nối chúng thành một net duy nhất. Kiểu kết nối này được gọi là kết nối logic.

Kết nối vật lý cho phép người dùng lần theo từng dây khi nghiên cứu mạch, nhưng quá nhiều dây có thể khiến sơ đồ nguyên lý trở nên dày đặc và rối mắt. Ngược lại, nhãn net giúp giảm số lượng dây, nhưng người dùng phải rà soát trang sơ đồ để tìm tất cả các kết nối có thể có. Là người thiết kế, bạn có thể tự do quyết định mô hình kết nối phù hợp nhất với thiết kế của mình, kể cả kết hợp cả hai kỹ thuật.

Animated image showing the difference between physical connectivity and logical connectivity

Đặt dây để tạo kết nối vật lý hoặc sử dụng nhãn net để tạo kết nối logic.

Ngoài việc tạo kết nối logic within trong một trang sơ đồ nguyên lý, còn có các đối tượng để tạo kết nối logic between giữa các trang sơ đồ nguyên lý. Cách tạo kết nối này sẽ phụ thuộc vào cách bạn tổ chức sơ đồ nguyên lý: theo thiết kế phẳng hoặc thiết kế phân cấp. Nội dung này được trình bày chi tiết hơn ở bên dưới.

Có nhiều loại định danh net khác nhau có thể được sử dụng để kết nối giữa các trang.
Có nhiều loại định danh net khác nhau có thể được sử dụng để kết nối giữa các trang.

Connectivity Insight

Chức năng Connectivity Insight của Altium Designer (thuộc tính năng Design Insight) hiển thị tức thời các mối quan hệ kết nối trong một dự án. Được trình bày dưới dạng cây tài liệu với tùy chọn xem trước sơ đồ nguyên lý, các phần tử có thể chọn giúp bạn điều hướng nhanh chóng và trực quan qua cấu trúc kết nối của dự án.

Ở thiết lập mặc định, tính năng Connectivity Insight hiển thị:

  • Thông tin kết nối net liên quan khi con trỏ di chuột lên một đối tượng kết nối trên sơ đồ nguyên lý (dây, cổng, v.v.).
  • Sơ đồ xem trước kết nối dạng cây khi sử dụng Alt+Double-click trên đối tượng.

Bổ sung cho khả năng này là một tính năng được truy cập bằng cách di chuột lên đối tượng thuộc một net tín hiệu, sau đó nhấn Ctrl+Alt. Thao tác này mở một chế độ xem dạng cây cho phép chọn. Nhấp vào trang mong muốn trong cây để chuyển nhanh đến tài liệu đó. 

Bạn có thể bật/tắt tính năng này trên trang System - Design Insight của hộp thoại Preferences bằng cách chọn/bỏ chọn tùy chọn Mouse Hover cho mục Document Tree .

Các kết nối net xuyên suốt thiết kế cũng có thể được tô sáng trên tất cả sơ đồ nguyên lý bằng cách giữ phím Alt khi chọn net bằng cách nhấp vào một dây (Alt+Click).
Để chọn tất cả các đối tượng được kết nối điện với một điểm đã chọn trong mạch, bạn có thể sử dụng lệnh Edit » Select » Connection từ các menu chính hoặc lệnh Select Connection trên Active Bar. Sau khi bạn nhấp vào đối tượng có các đối tượng kết nối điện mà bạn muốn chọn, tất cả các đối tượng được kết nối điện với đối tượng đó sẽ được chọn, đồng thời bộ lọc được áp dụng để làm mờ tất cả các đối tượng khác trên trang.

Các đối tượng dùng để tạo kết nối

Trình biên tập sơ đồ nguyên lý bao gồm các đối tượng sau dùng để tạo kết nối. Các đối tượng này được gọi chung là net identifiers.

Định danh net Chức năng
Bus Dùng để gộp một tập hợp các net, ví dụ: Data[0..7]. Các net phải được đặt tên tuần tự theo một quy tắc đặt tên cụ thể (ví dụ: Data0, Data1,... Data7). Cách đặt tên này sau đó quyết định tên bus, ví dụ: Data[0..7].
Điểm vào bus Đối tượng đồ họa hỗ trợ tách hai net khác nhau từ hai phía đối diện của một đường bus mà không gây ngắn mạch giữa hai net. Không cần thiết trong các trường hợp khác.
Đầu nối ngoài trang Dùng để kết nối một net từ trang sơ đồ nguyên lý này sang trang khác (không phải trong cùng một trang). Chỉ hỗ trợ kết nối ngang (thiết kế phẳng). Đầu nối ngoài trang có chức năng hạn chế hơn so với cổng.
Nhãn net Một định danh net dùng để tạo kết nối với các nhãn net khác có cùng tên trên cùng một trang sơ đồ nguyên lý. Net được tự động đặt tên theo nhãn net. Có thể đặt nhãn net trên chân linh kiện, dây và bus. Lưu ý rằng nhãn net không kết nối giữa các trang trừ khi các tùy chọn dự án được cấu hình để sử dụng Net Identifier Scope là Global.
Chân Chân được đặt trong trình biên tập ký hiệu sơ đồ nguyên lý để biểu diễn các chân vật lý trên linh kiện. Chỉ một đầu của chân có khả năng kết nối điện, đôi khi được gọi là đầu nóng của chân.
Cổng Dùng để kết nối một net từ trang sơ đồ nguyên lý này sang trang khác. Kết nối có thể theo chiều dọc trong thiết kế phân cấp hoặc theo chiều ngang trong thiết kế phẳng (thiết kế theo chiều dọc và chiều ngang được giải thích bên dưới). Tên cổng được dùng để đặt tên net nếu tùy chọn Allow Ports to Name Nets được bật trong tab Tùy chọn của hộp thoại Project Options . Trong trường hợp này, các cổng cũng sẽ kết nối trong cùng một trang sơ đồ nguyên lý, nhưng không kết nối với các nhãn net có cùng tên (tìm hiểu thêm).
Cổng nguồn Tạo kết nối với mọi cổng nguồn khác có cùng tên trong toàn bộ dự án sơ đồ nguyên lý, bất kể cấu trúc thiết kế. Net được tự động đặt tên theo cổng nguồn. Net này có thể được giới hạn trong một trang sơ đồ nguyên lý cụ thể nếu cần (tìm hiểu thêm).
Điểm vào trang Được đặt bên trong một ký hiệu trang để tạo kết nối với cổng có cùng tên trên trang con của ký hiệu trang đó. Điểm vào trang được dùng làm tên net nếu tùy chọn Allow Sheet Entries to Name Nets được bật trong tab Options của hộp thoại Project Options .
Bó tín hiệu Dùng để gộp tổ hợp bất kỳ gồm các net, bus và các bó tín hiệu cấp thấp hơn.
Dây Một đối tượng thiết kế điện cơ bản dạng đường gấp khúc, được dùng để tạo kết nối điện giữa các điểm trên sơ đồ nguyên lý. Dây trên sơ đồ tương đương với dây dẫn vật lý.
  • Các loại định danh net khác nhau có cùng tên không tự động kết nối với nhau. Điều này phụ thuộc vào cách cấu hình các tùy chọn đặt tên net. Các tùy chọn này được trình bày bên dưới.

  • Lưu ý rằng tên net được xác định bởi các định danh net không phân biệt chữ hoa và chữ thường. Ví dụ: nếu hai dây được gắn nhãn net abc và ABC, chúng sẽ được gán vào cùng một net abc (nếu Net Identifier Scope của dự án cho phép).

  • Tránh sử dụng dấu nháy đơn (') ở cuối tên net vì ký tự này là một toán tử chức năng trong ngôn ngữ truy vấn, nên có thể xảy ra lỗi do hệ thống yêu cầu một tham số khác sau ký tự này.

Cấu trúc thiết kế ảnh hưởng đến kết nối như thế nào

Related page: Thiết kế nhiều trang & phân cấp

Nếu thiết kế không vừa trên một trang sơ đồ nguyên lý, có thể chia thiết kế ra nhiều trang. Có hai mô hình riêng biệt để tổ chức và tạo kết nối trong sơ đồ nguyên lý nhiều trang: thiết kế phẳng, có thể hình dung như một trang sơ đồ nguyên lý lớn được chia thành nhiều trang nhỏ hơn; hoặc thiết kế phân cấp, trong đó các trang được liên kết theo cấu trúc kiểu ông bà-cha mẹ-con.

Thiết kế nhiều trang được triển khai bằng cách đặt một Ký hiệu trang trên trang cha để đại diện và liên kết đến trang con, như minh họa trong hình bên dưới.

Các Ký hiệu trang đại diện (và liên kết đến) các trang ở cấp thấp hơn. Trong thiết kế phẳng, cấu trúc này chỉ có thể sâu một cấp; trong thiết kế phân cấp, độ sâu không bị giới hạn.
Các Ký hiệu trang đại diện (và liên kết đến) các trang ở cấp thấp hơn. Trong thiết kế phẳng, cấu trúc này chỉ có thể sâu một cấp; trong thiết kế phân cấp, độ sâu không bị giới hạn.

Vậy điều gì quyết định một thiết kế là phẳng hay phân cấp? Điều này được xác định bằng cách thiết lập Phạm vi định danh net để quy định cách tạo kết nối giữa các trang. Thiết lập này nằm trong thẻ Tùy chọn của Project Options hộp thoại.

Cần nhớ rằng đối với thiết kế phân cấp, một dự án chỉ được có một trang cấp cao nhất. Tất cả các tài liệu nguồn khác phải được tham chiếu bằng các ký hiệu trang. Khi kiểm tra tính hợp lệ của thiết kế, có thể sử dụng phép kiểm tra vi phạm Nhiều tài liệu cấp cao nhất để cảnh báo nếu điều kiện này không được đáp ứng. Ngoài ra, không ký hiệu trang nào được tham chiếu đến chính trang chứa nó hoặc bất kỳ trang nào ở cấp cao hơn, vì điều này sẽ tạo ra một vòng lặp không thể giải quyết trong cấu trúc.

Thiết kế phẳng

Related page: Thiết kế nhiều trang & phân cấp

Một thiết kế được gọi là thiết kế phẳng khi kết nối được tạo trực tiếp từ trang này sang trang khác. Kết nối không đi qua các Ký hiệu trang trên trang cha. Trong thiết kế phẳng, các ký hiệu trang chỉ đơn giản là đại diện (và tham chiếu) đến các trang con. Tất cả các trang trong thiết kế đều xuất hiện ở cùng một cấp trong bảng Projects vì không có sự phân cấp. Cả hai hình bên dưới đều minh họa thiết kế phẳng.

Thiết kế phẳng dễ tạo hơn. Thiết kế phẳng có thể bao gồm một trang cấp cao nhất với một Ký hiệu trang cho mỗi trang con, nhưng điều này không bắt buộc vì trang cấp cao nhất này không được dùng để tạo kết nối giữa các trang. Với một thiết kế nhỏ chỉ có hai hoặc ba trang sơ đồ nguyên lý, bạn có thể thấy rằng trang cấp cao nhất không mang lại giá trị bổ sung. Khi số lượng trang tăng lên, trang cấp cao nhất có thể giúp người đọc hiểu chức năng của thiết kế mạch thông qua cách bố trí các khối logic (Ký hiệu trang) trên trang.

Cùng một thiết kế, được hiển thị không có trang cấp cao nhất (trái) và có trang cấp cao nhất (phải) - cả hai đều là ví dụ về thiết kế phẳng.  Projects panel showing a simple project that is a flat design, with a top sheet
Cùng một thiết kế, được hiển thị không có trang cấp cao nhất (trái) và có trang cấp cao nhất (phải) - cả hai đều là ví dụ về thiết kế phẳng.

Trong thiết kế phẳng, các kết nối giữa các trang có thể được tạo bằng Cổng, Đầu nối ngoài trang, Cổng nguồn và Nhãn net, như minh họa trong phần kính lúp ở hình trên. Cách làm được khuyến nghị là sử dụng Nhãn net within mỗi trang và Cổng để kết nối between các trang. Cổng cung cấp nhiều tính năng hơn Đầu nối ngoài trang, bao gồm khả năng thêm Tham chiếu chéo cổng, giúp thêm một SheetName[GridReference] vào mỗi cổng để tham chiếu đến cổng tương ứng trên trang khác, như minh họa trong hình bên dưới.

Không có giới hạn về số lượng trang trong thiết kế phẳng.

Tham chiếu chéo cổng đã được thêm bên cạnh mỗi Cổng để chỉ ra trang đích và tọa độ lưới của Cổng tương ứng.
Tham chiếu chéo cổng đã được thêm bên cạnh mỗi Cổng để chỉ ra trang đích và tọa độ lưới của Cổng tương ứng.

Một thiết kế là phẳng khi kết nối đi trực tiếp từ trang này sang trang khác. Cách thức kết nối này được xác định bằng cách thiết lập Phạm vi định danh net thành Automatic, Flat hoặc Global. Lưu ý rằng nếu chọn kết hợp Cổng và Nhãn net để tạo kết nối giữa các trang, bạn không thể sử dụng tùy chọn Automatic. Trong trường hợp này, bạn phải đặt thủ công Net Identifier Scope thành Global.

Thiết kế phân cấp

Main page: Thiết kế nhiều trang & phân cấp

Một thiết kế được gọi là phân cấp khi kết nối giữa các trang đi từ một Ký hiệu trang xuống trang con được Ký hiệu trang đó tham chiếu. Ở cấp net, kết nối được tạo giữa một Điểm vào trang trong Ký hiệu trang đó và một Cổng có cùng tên với điểm vào trang trên trang con. Kiểu kết nối này còn được gọi là kết nối dọc vì kết nối giữa các trang chỉ được tạo theo chiều lên và xuống giữa trang cha và trang con của nó.

Trong thiết kế phân cấp, kết nối ở cấp net đi từ một Điểm vào trang trên trang cha xuống một Cổng tương ứng trên trang con.
Trong thiết kế phân cấp, kết nối ở cấp net đi từ một Điểm vào trang trên trang cha xuống một Cổng tương ứng trên trang con.

Thiết kế phân cấp có hai ưu điểm chính.

  1. Ưu điểm thứ nhất là khả năng thể hiện chức năng của thiết kế cho người đọc thông qua cách các trang sơ đồ nguyên lý được tổ chức và trình bày dưới dạng các khối logic (Ký hiệu trang). Sơ đồ nguyên lý cấp cao nhất trình bày thiết kế dưới dạng một tập hợp các khối chức năng cấp cao với cách bố trí phản ánh vị trí của chúng trong luồng tín hiệu truyền thống từ trái sang phải, từ đầu vào đến đầu ra của toàn bộ mạch. Nếu cần, các khối này có thể được chia tiếp thành các khối nhỏ hơn, cho phép các sơ đồ nguyên lý ở cấp thấp nhất chứa linh kiện có cấu trúc tương đối đơn giản với số lượng linh kiện ít. Vì mỗi trang tương đối đơn giản, kích thước trang có thể được giữ nhỏ, đây là một lợi thế lớn khi in sơ đồ nguyên lý.
  2. Một ưu điểm lớn khác là việc lần theo tín hiệu trong thiết kế phân cấp thường dễ dàng hơn nhiều, vì người đọc chỉ cần đối chiếu một Sheet Entry trên trang sơ đồ cha với Port tương ứng trên trang sơ đồ con, rồi lần theo tín hiệu dọc theo các đường dây trong từng trang.

Việc xây dựng một thiết kế phân cấp đòi hỏi thêm một số công đoạn. Các Sheet Symbol cần có Sheet Entry và trang sơ đồ trên cùng phải được nối dây để truyền tín hiệu từ Sheet Symbol này sang Sheet Symbol khác. Phần mềm có công cụ giúp đồng bộ Sheet Entry với Port trên trang sơ đồ con (Design » Synchronize Sheet Entries and Ports cho tất cả Sheet Symbol, hoặc nhấp chuột phải vào một Sheet Symbol rồi chọn Sheet Symbol Actions » Synchronize Sheet Entries and Ports cho riêng Sheet Symbol đó). Phần mềm cũng có các công cụ giúp chia một thiết kế lớn thành các phần nhỏ (Edit » Refactor » Move Selected Subcircuit to Different Sheet). Để tìm hiểu thêm về các công cụ tái cấu trúc này, hãy tham khảo trang  Tái cấu trúc thiết kế.

Thiết kế phân cấp có thể có số cấp bất kỳ và bao gồm số lượng trang sơ đồ nguyên lý bất kỳ.

Một thiết kế được xem là phân cấp khi kết nối giữa các trang chỉ diễn ra giữa Sheet Entry trên trang cha và Port tương ứng trên trang con. Cách thức kết nối này được xác định bằng cách đặt Net Identifier Scope thành Automatic, Hierarchical hoặc Strict Hierarchical.

Thiết kế đa kênh

Main article: Tạo thiết kế đa kênh

Việc một thiết kế điện tử có các khối mạch lặp lại là điều khá phổ biến. Đó có thể là bộ khuếch đại stereo hoặc bàn trộn âm thanh 64 kênh. Kiểu thiết kế này được hỗ trợ đầy đủ bởi một bộ tính năng có tên là multi-channel design. Trong thiết kế đa kênh, bạn chỉ cần vẽ khối mạch lặp lại một lần, sau đó yêu cầu phần mềm lặp lại khối mạch đó bằng cách đặt nhiều Sheet Symbol cùng tham chiếu đến một sơ đồ nguyên lý con, hoặc cấu hình một Sheet Symbol duy nhất để lặp lại sơ đồ nguyên lý con được tham chiếu theo số lần cần thiết. Thiết kế sau khi biên dịch được triển khai trong bộ nhớ máy tính, với toàn bộ linh kiện và kết nối được lặp lại theo số lần yêu cầu, tuân theo quy tắc đặt tên do người dùng xác định.

Ở bên trái là bốn Sheet Symbol cùng tham chiếu đến một trang sơ đồ con (PortIO.SchDoc). Ở bên phải, InputChannel.SchDoc được lặp lại tám lần bằng từ khóa Repeat .  An example of a multi-channel design where the child schematic is repeated by including the Repeat keword in its Sheet Symbol
Ở bên trái là bốn Sheet Symbol cùng tham chiếu đến một trang sơ đồ con (PortIO.SchDoc). Ở bên phải, InputChannel.SchDoc được lặp lại tám lần bằng từ khóa Repeat .

Thiết kế logic mà bạn vẽ thực tế không bao giờ bị làm phẳng; nó luôn được giữ dưới dạng sơ đồ nguyên lý đa kênh. Khi bạn chuyển thiết kế sang bố trí PCB, các linh kiện và net vật lý được nhân bản theo số lần yêu cầu, đồng thời bạn có thể sử dụng đầy đủ các công cụ dò chéo và chọn chéo khi Làm việc giữa sơ đồ nguyên lý và bo mạch. Trình chỉnh sửa PCB cũng có công cụ sao chép cách bố trí và đi dây của một kênh sang tất cả các kênh khác, cho phép dễ dàng di chuyển và đổi hướng toàn bộ một kênh. Tham khảo tài liệu thiết kế đa kênh để tìm hiểu thêm về thiết kế đa kênh. 

Thiết kế đa kênh phải có cấu trúc phân cấp vì phần mềm sử dụng mô hình cấu trúc này để tạo các thực thể kênh trong bộ nhớ.

Đối với thiết kế đa kênh, hãy đặt Net Identifier Scope thành Automatic, Hierarchical hoặc Strict Hierarchical.

Phần mềm xử lý việc nhân bản linh kiện và net bằng quy tắc đặt tên được chọn trên thẻ Multi-Channel của hộp thoại Project Options .

Thiết lập phạm vi định danh net

Dialog page: Tùy chọn cho dự án

Phần mềm sử dụng thiết lập hiện tại của Net Identifier Scope để xác định cách tạo kết nối giữa các trang sơ đồ nguyên lý. Net Identifier Scope được cấu hình trong thẻ Tùy chọn của hộp thoại Project Options (Project » Project Options).

Chọn chế độ Net Identifier Scope phù hợp với cấu trúc thiết kế của bạn.
Chọn chế độ Net Identifier Scope phù hợp với cấu trúc thiết kế của bạn.

Cách hoạt động của các tùy chọn Global, Flat và Hierarchical được minh họa trong các hình bên dưới.

Các ví dụ đơn giản về cách tạo kết nối trong từng chế độ chính: Toàn cục, Phẳng, Phân cấp. Configuring the Net Identifier Scope, example of what connects with the Flat option Configuring the Net Identifier Scope, example of what connects with the Hierarchical option
Các ví dụ đơn giản về cách tạo kết nối trong từng chế độ chính: Toàn cục, Phẳng, Phân cấp.

Ngoài ba tùy chọn nêu trên, còn có tùy chọn Automatic. Nhìn chung, tốt nhất nên để Net Identifier Scope ở giá trị Automatic. Phần mềm sẽ chọn tùy chọn phù hợp nhất trong ba tùy chọn dựa trên cấu trúc các trang và việc có hay không có Port và Sheet Entry.

Khi được đặt thành Automatic, phần mềm tự động chọn một trong ba chế độ định danh net chính dựa trên các tiêu chí sau:

  • Nếu có Sheet Entry trên trang trên cùng, chế độ Hierarchical sẽ được sử dụng.
  • Nếu không có Sheet Entry nhưng có Port, chế độ Flat sẽ được sử dụng.
  • Nếu không có Sheet Entry và cũng không có Port, chế độ Global sẽ được sử dụng.

Chế độ Strict Hierarchical giới hạn phạm vi của tất cả các cổng nguồn trong từng trang. Trong chế độ này, bạn phải nối tất cả các net nguồn và đất vào từng trang con bằng Port và Sheet Entry. Bạn cũng có thể thực hiện điều này cho một số trang cụ thể bằng cách không sử dụng chế độ Strict Hierarchical, nhưng vẫn đặt Sheet Entry + Port cho các net nguồn mà bạn muốn giới hạn phạm vi. Tìm hiểu thêm về Net nguồn.

Cách đặt tên net

Mỗi khi đặt một đường dây giữa các chân linh kiện, bạn đang tạo kết nối. Mỗi net trong thiết kế đều được gán một tên. Nếu bạn chưa đặt định danh net có thể dùng để đặt tên cho net, phần mềm sẽ đặt tên net đó dựa trên một trong các chân thuộc net, ví dụ, NetR7_1 như minh họa trong hình bên dưới. Nếu ký hiệu định danh linh kiện thay đổi ở một thời điểm nào đó, tên net do hệ thống tạo cũng sẽ thay đổi, và các thay đổi này phải được cập nhật giữa sơ đồ nguyên lý và PCB để duy trì sự đồng bộ.

Các net không có định danh net sẽ được gán tên do hệ thống tạo dựa trên một trong các chân thuộc net đó.
Các net không có định danh net sẽ được gán tên do hệ thống tạo dựa trên một trong các chân thuộc net đó.

Net Label luôn đặt tên cho net mà nó được gắn vào. Điểm gắn mặc định là góc dưới bên trái của Net Label, được biểu thị bằng một dấu chữ thập nhỏ khi di chuyển.

Đối với các loại định danh net khác, chúng sẽ đặt tên cho net nếu tùy chọn tương ứng được bật trong phần Netlist Options của thẻ Tùy chọn trong hộp thoại Project Options .

Các loại định danh net khác nhau không tự động kết nối với nhau. Ví dụ, một Port có tên Inta sẽ không kết nối với một Net Label có tên Inta ngay cả khi tùy chọn Allow Ports to Name Nets trong hộp thoại Project Options được bật. Chúng phải được nối với nhau bằng một đường dây. Một ví dụ được minh họa trong các hình bên dưới.

  

Nhiều định danh net trên cùng một net

Bạn không thể đặt nhiều nhãn net có tên khác nhau trên cùng một net trong một trang sơ đồ nguyên lý. Tình huống này sẽ được phát hiện và đánh dấu là lỗi trong quá trình xác thực. Tuy nhiên, việc sử dụng nhiều định danh net cho cùng một net trên các trang khác nhau có net đó là hợp lệ.

Khả năng này cho phép bạn:

  • Thay đổi tên của một net ở các cấp khác nhau trong cấu trúc phân cấp để phản ánh rõ hơn chức năng của net trên trang đó.
  • Tái sử dụng một trang sơ đồ nguyên lý con mà không cần đổi tên các net trên trang.

Thiết lập mặc định giả định rằng không được phép có nhiều định danh net. Nếu phát hiện trường hợp này trong quá trình xác thực, phần mềm sẽ đưa ra cảnh báo. Nếu thiết kế của bạn cần sử dụng nhiều định danh net, bạn sẽ cần thực hiện một trong hai cách sau:

  • Thay đổi thiết lập của mục kiểm tra lỗi Nets with multiple names trên tab Error Reporting của hộp thoại Project Options  hoặc,
  • Bỏ qua các cảnh báo cụ thể bằng cách đặt một dấu No ERC tại mỗi vị trí cảnh báo, sau đó chọn Specific Violations trong chế độ No ERC của bảng Properties để xác định các lỗi cần bỏ qua. Lưu ý rằng bạn có thể đặt dấu No ERC bằng cách nhấp chuột phải vào một cảnh báo được liệt kê trong bảng Messages hoặc nhấp chuột phải vào đường lượn sóng có màu đánh dấu một vi phạm trên trang sơ đồ nguyên lý. Bạn có thể thay đổi hình dạng và màu sắc của dấu No ERC trong bảng Properties khi dấu đó được chọn.

Các tùy chọn kiểm soát cách đặt tên net

Dialog page: Tùy chọn dự án

Cuối cùng, mỗi net chỉ có thể có một tên trên PCB (một net trên PCB không thể có hai tên trừ khi bạn chủ ý nối hai net bằng một Net Tie). Phần mềm tự động xử lý các net có nhiều tên để mỗi net chỉ có một tên duy nhất trong dự án, nhưng đó có thể không phải là tên bạn mong muốn. Có một số tùy chọn để kiểm soát cách chọn tên trong phần Netlist Options trên tab Options của hộp thoại Project Options. Tham khảo trang hộp thoại Tùy chọn dự án để biết thêm chi tiết về từng tùy chọn.

Một cách thiết lập hợp lý là bật các tùy chọn Allow Ports to Name Nets và Higher Level Names Take Priority. Kết hợp các tùy chọn này với việc sử dụng nhãn net một cách hợp lý cho các net quan trọng trên mỗi trang để đảm bảo tất cả các net quan trọng, bao gồm cả những net đi qua nhiều trang, đều được đặt tên, đồng thời tên được gán trên các sơ đồ nguyên lý cấp cao hơn sẽ được sử dụng trên các sơ đồ nguyên lý cấp thấp hơn.

Khi bật nhiều tùy chọn đặt tên net, thứ tự ưu tiên đặt tên net như sau:

  • Nếu tùy chọn Power Port Names Take Priority tắt, thứ tự là Nhãn net, Cổng nguồn, Cổng, Chân.
  • Nếu tùy chọn Power Port Names Take Priority bật, thứ tự là Cổng nguồn, Nhãn net, Cổng, Chân.

Hai net riêng biệt có cùng tên

Một vấn đề khác có thể xảy ra khi đặt tên net là sử dụng cùng một tên net trên các trang sơ đồ nguyên lý khác nhau để gán nhãn cho các net khác nhau. Trường hợp này sẽ được phát hiện trong quá trình xác thực bằng mục kiểm tra lỗi Duplicate Nets. Bạn không thể chuyển thiết kế sang PCB khi vẫn còn tình trạng này. Hai net riêng biệt đó sẽ bị gộp thành một net duy nhất trên PCB trong quá trình chuyển thiết kế.

Bạn có thể giải quyết tình trạng này bằng cách bật tùy chọn Append Sheet Numbers to Local Nets trên tab Tùy chọn của hộp thoại Project Options . Khi bật tùy chọn này, giá trị của tham số SheetNumber sẽ được thêm vào cuối tên của tất cả các net cục bộ, như minh họa trong các hình bên dưới.

Example of how a duplicated net name, Input, appears on the schematic Editor tab  Example of how a duplicated net name, Input, appears on the schematic compiled tab
Vì nhãn net Input đã được sử dụng trên nhiều trang, tùy chọn Append Sheet Numbers to Local Net đã được bật để tránh lỗi net trùng lặp.
Bạn có thể thấy tác dụng của thiết lập này bằng cách nhấp vào tab trang đã biên dịch (hình bên phải); lưu ý rằng _2 đã được thêm vào cuối tên net.

Tùy chọn Append Sheet Numbers to Local Nets chỉ hoạt động nếu mỗi trang sơ đồ nguyên lý đã được gán một SheetNumber duy nhất. Tham số SheetNumber được gán trên tab Parameters trong chế độ Document Options của bảng Properties cho từng trang sơ đồ nguyên lý. Thay vì gán thủ công một số duy nhất cho mỗi trang sơ đồ nguyên lý, bạn có thể chạy lệnh Tools » Annotation » Number Schematic Sheets để mở hộp thoại Đánh số trang cho dự án. Hộp thoại này cho phép gán các giá trị SheetNumber duy nhất (một giá trị số đơn giản cho mỗi trang) và DocumentNumber (thường dùng cho mã số tài liệu do công ty quy định) cho tất cả các trang.

Chủ ý nối hai net

Có những tình huống bạn cần chủ ý nối hai net khác nhau. Đây không đơn thuần là vấn đề đặt tên, mà là trường hợp hai net cần được nối tắt theo yêu cầu thiết kế. Ví dụ, bạn có thể cần nối mass analog và mass số theo cách có kiểm soát.

Điều này được thực hiện bằng cách nối hai net thông qua một linh kiện Net Tie. Linh kiện Net Tie thực chất là một điểm nối tắt có kiểm soát, cho phép bạn quyết định vị trí trên bo mạch nơi các net được nối với nhau. Trên sơ đồ nguyên lý, linh kiện Net Tie có hai chân trở lên, mỗi chân được nối với một trong các net cần nối tắt. Thuộc tính Component Type của linh kiện được đặt thành Net Tie, như minh họa bên dưới.

Một linh kiện Net Tie được sử dụng để dẫn một tín hiệu clock duy nhất tới hai chân clock của FPGA trên sơ đồ nguyên lý.
Một linh kiện Net Tie được sử dụng để dẫn một tín hiệu clock duy nhất tới hai chân clock của FPGA trên sơ đồ nguyên lý.

Lưu ý rằng các chân not được đi dây nối với nhau trên sơ đồ nguyên lý (chúng không được nối tắt trên sơ đồ nguyên lý), nhưng chúng are được nối với nhau bên trong footprint PCB.

Ở phía PCB, footprint có số pad bằng với số chân của ký hiệu sơ đồ nguyên lý, với phần đồng nối giữa các pad. Trong hình ví dụ bên dưới, điều này được thực hiện bằng cách nối hai pad vuông bằng một đoạn đường mạch. Thao tác này được thực hiện bên trong footprint trong trình chỉnh sửa thư viện PCB. Thuộc tính Component Type trên PCB cũng được đặt thành Net Tie.

Phần mềm tự động bỏ qua các kết nối ngắn mạch được tạo bên trong linh kiện Net Tie trên PCB, do đó không phát sinh lỗi DRC.

Cùng linh kiện Net Tie đó trên PCB; các pad (đang được chọn) trong footprint Net Tie được nối tắt bằng một đường mạch.
Cùng linh kiện Net Tie đó trên PCB; các pad (đang được chọn) trong footprint Net Tie được nối tắt bằng một đường mạch.

Khi sử dụng linh kiện Net Tie để nối hai net khác nhau, mỗi net vẫn giữ nguyên tên riêng của mình trên toàn bộ sơ đồ nguyên lý và trên PCB.

  • Khi tạo ký hiệu và footprint Net Tie, có hai chế độ Loại linh kiện dành cho Net Tie: một chế độ đưa Net Tie vào BOM (ví dụ: nếu Net Tie là một jumper nối tắt), chế độ còn lại loại Net Tie khỏi BOM (nếu Net Tie chỉ là một đoạn đồng) — hãy chọn loại linh kiện phù hợp.
  • Khi đi dây cho Net Tie trên bo mạch, bạn có thể sử dụng bất kỳ chế độ đi dây nào để đi dây away từ một pad Net Tie. Để đi dây into một pad Net Tie, bạn phải chuyển sang chế độ Ignore Obstacle.

► Minh họa cách đi dây cho linh kiện Net Tie

Các net nguồn

Theo mặc định, các thiết lập coi các net nguồn là toàn cục, tức là bạn muốn chúng có sẵn trên mọi trang sơ đồ nguyên lý. Để truy cập một net nguồn, hãy đặt một Cổng nguồn với tên net cần thiết, sau đó nối dây từ các linh kiện đến cổng nguồn đó. Khi thiết kế được biên dịch, tất cả các chân nối với từng net nguồn sẽ được kết nối với nhau, trên tất cả các trang trong dự án.

Chính tên net quyết định cổng nguồn được nối với net nào, chứ không phải kiểu của ký hiệu — cả ba cổng nguồn được tô sáng đều nối với net nguồn GND.
Chính tên net quyết định cổng nguồn được nối với net nào, chứ không phải kiểu của ký hiệu — cả ba cổng nguồn được tô sáng đều nối với net nguồn GND.

Cục bộ hóa net nguồn — Trên toàn thiết kế

Như đã đề cập trước đó, có thể cục bộ hóa các net nguồn cho từng trang sơ đồ nguyên lý trong một thiết kế phân cấp bằng cách chọn tùy chọn Strict Hierarchical cho Phạm vi định danh net. Cách này cục bộ hóa tất cả các net nguồn trên mọi trang, vì vậy bạn phải nối dây chúng với nhau theo cách thủ công, tương tự như với các net tín hiệu. Nếu không được nối dây với nhau, mỗi net nguồn hiện diện trên mỗi trang sơ đồ nguyên lý sẽ phát sinh một lỗi Duplicate Net Name. Bạn cũng cần điều chỉnh các thiết lập Ma trận kết nối để cho phép nối Cổng với Cổng nguồn.

Nếu Net Identifier Scope được đặt thành Strict Hierarchical, 
Nếu Net Identifier Scope được đặt thành Strict Hierarchical, mọi net nguồn đều phải được nối dây đến từng trang có sử dụng net đó.

Kết nối net nguồn đã cục bộ hóa giữa các trang

Bạn kết nối một net nguồn đã được cục bộ hóa trong thiết kế phân cấp theo cách tương tự như bất kỳ net nào khác: từ một cổng trên trang con đến một đầu nối trang trong ký hiệu trang trên trang cha. Lưu ý rằng đối với các net nguồn, kỹ thuật này chỉ hỗ trợ từng net nguồn riêng lẻ, không hỗ trợ các net nguồn được gộp thành bus ().

Nếu bạn đang tạo một thiết kế đa kênh và muốn cấp một net nguồn riêng biệt, duy nhất cho mỗi kênh bằng câu lệnh Repeat (như minh họa bên dưới), cách này được hỗ trợ vì bạn chỉ truyền một net vào mỗi kênh thông qua cặp đầu nối trang–cổng. Miễn là thiết kế chỉ kết nối một net nguồn riêng lẻ từ trang cha đến trang con qua mỗi cặp đầu nối trang–cổng, danh sách kết nối sẽ được tạo chính xác.

Có thể phân phối các net nguồn đã cục bộ hóa đến từng kênh trong thiết kế đa kênh nếu chúng đi lên và xuống các cấp phân cấp dưới dạng các net riêng lẻ, không phải dưới dạng bus.Có thể phân phối các net nguồn đã cục bộ hóa đến từng kênh trong thiết kế đa kênh nếu chúng đi lên và xuống các cấp phân cấp dưới dạng các net riêng lẻ, không phải dưới dạng bus.

Nếu bạn muốn gộp nhiều net nguồn thành một bus và truyền bus đó qua các cấp phân cấp của thiết kế, các net đó phải là net thông thường và không được kết nối bằng cổng nguồn.

Cục bộ hóa net nguồn — Riêng lẻ

Một net nguồn cụ thể trong thiết kế phân cấp (tức là trong thiết kế có Net Identifier Scope được đặt thành Hierarchical hoặc trong thiết kế có các đầu nối trang trên trang cấp cao nhất và Net Identifier Scope được đặt thành Automatic – tìm hiểu thêm về Thiết lập phạm vi định danh net) cũng có thể được cục bộ hóa trên một trang cụ thể bằng cách nối dây từ Cổng nguồn đến một Cổng trên trang sơ đồ nguyên lý đó.

Ở đây, net nguồn 3V3 chỉ được cục bộ hóa cho riêng trang này, vì vậy nó cũng phải được nối dây thủ công trên trang cha. Các net GND và 5V vẫn là các net nguồn toàn cục.
Ở đây, net nguồn 3V3 chỉ được cục bộ hóa cho riêng trang này, vì vậy nó cũng phải được nối dây thủ công trên trang cha. Các net GND và 5V vẫn là các net nguồn toàn cục.

Net nguồn và các chân nguồn ẩn

Các phiên bản cũ của phần mềm thiết kế Altium có các tính năng và tùy chọn hỗ trợ sử dụng chân linh kiện ẩn trên sơ đồ nguyên lý. Tính năng này hữu ích khi thiết kế chỉ có một net nguồn và một net đất, cho phép tự động kết nối tất cả các chân nguồn trên mọi linh kiện với các net tương ứng bằng cách ẩn các chân nguồn đó. Tính năng này được sử dụng phổ biến nhất với các linh kiện gồm nhiều phần, giúp bạn không phải hiển thị các chân nguồn của những linh kiện này trên sơ đồ nguyên lý.  

Ngày nay, các thiết kế điện tử thường có nhiều net nguồn và net đất. Các net này không chỉ đơn thuần được đi dây đến các chân nguồn tương ứng; việc cấp nguồn hiện là một yếu tố then chốt để thiết kế bo mạch thành công. 

Khi bản chất của việc thiết kế mạng phân phối nguồn đã thay đổi, nhu cầu ẩn các chân linh kiện và để phần mềm tự động kết nối chúng cũng giảm đi đến mức hầu hết các nhà thiết kế đều phản đối cách làm này. Vì vậy, phần mềm không còn hỗ trợ việc đặt một chân ở trạng thái ẩn và gán trước tên net cho chân đó. Các dự án cũ sử dụng phương pháp thiết kế này vẫn sẽ được tạo danh sách kết nối chính xác khi mở trong phiên bản mới nhất của phần mềm thiết kế Altium.

Biên dịch động

Related page: Kiểm tra tính hợp lệ của dự án thiết kế

Khi nối hai chân bằng dây, bạn đang thể hiện ý định thiết kế của mình, chứ chưa tạo ra một net thực sự. Net chỉ được tạo khi dự án được biên dịch. Ngoài việc trích xuất thông tin chi tiết về các linh kiện và cách chúng được kết nối, quá trình biên dịch còn trích xuất thông tin tham số chi tiết của linh kiện và thiết kế. Mô hình đã biên dịch của dự án được gọi là Mô hình dữ liệu hợp nhất.

Mô hình dữ liệu thiết kế được cập nhật từng phần sau mỗi thao tác của người dùng thông qua quá trình biên dịch động — tạo nên mô hình được gọi là Mô hình dữ liệu động (DDM). Không cần biên dịch dự án theo cách thủ công; tất cả đều được thực hiện tự động. Nhờ biên dịch động, mô hình kết nối của thiết kế được cập nhật từng phần sau mỗi thao tác của người dùng. Đối với một dự án thiết kế, quá trình biên dịch tự động thực hiện ba chức năng:

  1. Khởi tạo cấu trúc phân cấp của thiết kế.
  2. Thiết lập kết nối net giữa tất cả các trang thiết kế.
  3. Xây dựng Mô hình dữ liệu động (DDM) nội bộ của thiết kế.

Điều này bảo đảm mọi thay đổi đối với thiết kế đều được phản ánh ngay lập tức trong Navigator và bảng Dự án .

Để kiểm tra các lỗi logic, lỗi điện và lỗi trình bày bản vẽ bằng cách đối chiếu DDM với các thiết lập của trình biên dịch, bạn phải kiểm tra tính hợp lệ của dự án. Bạn có thể truy cập lệnh này bằng cách chọn lệnh Project » Validate Project từ các menu chính hoặc nhấp chuột phải vào mục của dự án trong bảng Dự án, rồi chọn lệnh Validate Project từ menu ngữ cảnh.  

Mọi vi phạm được Trình biên dịch phát hiện sẽ được liệt kê dưới dạng cảnh báo và/hoặc lỗi trong bảng Messages. Khi kiểm tra các tài liệu nguồn để tìm vi phạm, Trình biên dịch sử dụng các tùy chọn được xác định trên các tab Báo cáo lỗi và  Ma trận kết nối của hộp thoại Project Options (tùy theo loại dự án).

Mô hình dữ liệu động

Một thành phần nền tảng của phần mềm là Mô hình dữ liệu hợp nhất (Unified Data Model – UDM). Thông qua quá trình biên dịch động tự động, một mô hình duy nhất, thống nhất được tạo ra và đóng vai trò trung tâm trong quy trình thiết kế. Các trình biên tập và dịch vụ khác nhau trong phần mềm, bao gồm trình biên tập sơ đồ nguyên lý và PCB, có thể truy cập và thao tác dữ liệu trong mô hình. Thay vì sử dụng một kho dữ liệu riêng cho từng lĩnh vực thiết kế, UDM được cấu trúc để chứa toàn bộ thông tin từ mọi khía cạnh của thiết kế, bao gồm các linh kiện và kết nối giữa chúng. Mô hình duy nhất, thống nhất đóng vai trò trung tâm trong quy trình thiết kế này được tạo ra nhờ quá trình biên dịch thiết kế động. Điều này có nghĩa là Mô hình dữ liệu hợp nhất có sẵn ngay khi mở dự án và không cần biên dịch thủ công thêm – một Mô hình dữ liệu động (Dynamic Data Model – DDM) thực thụ. Do đó, mô hình được cập nhật (biên dịch) từng phần sau mỗi thao tác của người dùng. Bạn có thể tự do đặt, đi dây, sắp xếp lại, đổi tên, thêm và xóa nội dung trong thiết kế sơ đồ nguyên lý.

Quá trình biên dịch thiết kế PCB được quản lý bằng mã nằm ngoài các trình biên tập sơ đồ nguyên lý và PCB. Cách tiếp cận này mang lại nhiều lợi ích, trong đó lợi ích lớn nhất là Mô hình dữ liệu hợp nhất của thiết kế nằm ngoài từng trình biên tập sơ đồ nguyên lý và PCB riêng lẻ. UDM bao gồm các mô tả chi tiết về mọi linh kiện trong thiết kế và cách chúng kết nối với nhau.

Phần mềm quản lý dữ liệu kết nối giữa sơ đồ nguyên lý và PCB.
Phần mềm quản lý dữ liệu kết nối giữa sơ đồ nguyên lý và PCB.

Các vị trí và thao tác sau không yêu cầu thêm bất kỳ thao tác thủ công nào để biên dịch thiết kế vì quá trình biên dịch diễn ra động:

  • Navigator và bảng Projects
  • ActiveBOM
  • Thực hiện ECO
  • Định vị chéo
  • Tô sáng net bằng màu
  • Hoán đổi chân
  • Tham chiếu chéo linh kiện

Để làm mới chế độ xem dự án và bảng Navigator sau khi biên dịch động, hãy sử dụng lệnh Refresh từ menu chuột phải của các bảng Projects và Navigator. Để tự động làm mới chế độ xem dự án và bảng Navigator sau khi biên dịch động, hãy bật tùy chọn Schematic.DynamicCompiler.Navigator.Autorefresh trong hộp thoại Cài đặt nâng cao.

Đặt một mặt nạ biên dịch để hide các phần của thiết kế chưa sẵn sàng cho việc kiểm tra lỗi hoặc chuyển sang trình biên tập PCB. Khi đã sẵn sàng, hãy nhấp vào nút điều khiển để thu gọn mặt nạ, đưa phần mạch bên dưới vào quá trình biên dịch và chuyển thiết kế.

Mặt nạ biên dịch thuộc một nhóm đối tượng gọi là chỉ thị thiết kế. Sử dụng chúng để thêm các hướng dẫn ở cấp thiết kế vào sơ đồ nguyên lý, chẳng hạn như: xác định net thuộc một lớp net, xác định vị trí mà trình biên dịch cần bỏ qua một vi phạm cụ thể, xác định một nhóm net là các cặp vi sai, v.v. Di con trỏ lên hình ảnh để xem minh họa về mặt nạ biên dịch.

Vậy bạn tương tác với Mô hình dữ liệu hợp nhất như thế nào, chẳng hạn để lần theo một net xuyên suốt thiết kế? Bạn thực hiện việc đó thông qua bảng Navigator.

Kiểm tra kết nối

Panel page: Bảng Navigator

Nếu thiết kế lớn và trải rộng trên nhiều trang sơ đồ, việc theo dõi và xác minh các kết nối trong thiết kế có thể trở nên khó khăn. Để hỗ trợ quá trình này, bạn có thể sử dụng bảng Navigator. Bảng này cung cấp chế độ xem toàn bộ thiết kế đã biên dịch. 

Cách sử dụng cơ bản của bảng như sau:

  • Thiết lập cách duyệt bằng cách nhấp vào nút  Ellipsis button on the Navigator panel, click to configure the navigation preferences ở đầu bảng để mở hộp thoại Preferences và bật các Highlight Methods bạn muốn. Ngoài ra, hãy nhấp chuột phải vào đối tượng cần xem trong bảng và sử dụng các tùy chọn trong menu để cấu hình cách điều hướng, như minh họa trong hình bên dưới.
  • Đặt phạm vi duyệt trong vùng Documents for của bảng; để duyệt toàn bộ thiết kế, hãy chọn Flattened Hierarchy.
  • Nhấp vào một linh kiện trong phần Instance của danh sách để chuyển đến linh kiện đó; mở rộng mục linh kiện để tìm hoặc chuyển đến một chân.
  • Nhấp vào một net hoặc bus trong phần Net /Bus để chuyển đến net hoặc bus đó.
  • Giữ phím Alt khi nhấp để chuyển đến đối tượng đó trên cả sơ đồ nguyên lý và PCB.

Nhấp vào một linh kiện hoặc net trong bảng Navigator để định vị linh kiện hoặc net đó và lần theo các kết nối xuyên suốt thiết kế. Nhấp chuột phải để truy cập các tùy chọn hiển thị. Di con trỏ lên hình ảnh để xem cách điều hướng đồng thời đến một linh kiện trên sơ đồ nguyên lý và PCB (giữ Alt khi nhấp trong bảng Navigator để bao gồm cả đối tượng PCB).
Nhấp vào một linh kiện hoặc net trong bảng Navigator để định vị linh kiện hoặc net đó và lần theo các kết nối xuyên suốt thiết kế. Nhấp chuột phải để truy cập các tùy chọn hiển thị. Di con trỏ lên hình ảnh để xem cách điều hướng đồng thời đến một linh kiện trên sơ đồ nguyên lý và PCB (giữ Alt khi nhấp trong bảng Navigator để bao gồm cả đối tượng PCB).

Điều hướng đến các linh kiện trên bo mạch

Ngoài việc định vị linh kiện trên sơ đồ nguyên lý và PCB (nếu giữ Alt) từ bảng Navigator, bạn cũng có thể điều hướng đến các chân/linh kiện/net/bus/bó dây trên PCB ngay từ sơ đồ nguyên lý.

Ví dụ: khi nhấp để định vị một linh kiện trên sơ đồ nguyên lý, bạn cũng có thể định vị chính linh kiện đó trên PCB.

Để thực hiện:

  • Bật tùy chọn Selecting trong Highlight Methods, đồng thời bật các tùy chọn mong muốn trong phần Cross Select Mode trên trang System - Navigation của hộp thoại Preferences.
  • Bật tính năng Chọn chéo (Tools » Cross Select Mode) trong cả trình biên tập sơ đồ nguyên lý và PCB.

Các tùy chọn này cấu hình cách điều hướng và chọn chéo.
Các tùy chọn này cấu hình cách điều hướng và chọn chéo.

Giờ đây, khi bạn chọn các chân/linh kiện/net/bus/bó dây trên sơ đồ nguyên lý, các đối tượng đó cũng sẽ được chọn trên PCB, như minh họa trong hình bên dưới.

Khi chọn linh kiện và net trên sơ đồ nguyên lý, các đối tượng đó cũng được chọn trên PCB. Tính năng chọn chéo cũng hoạt động theo chiều từ PCB sang sơ đồ nguyên lý.
Khi chọn linh kiện và net trên sơ đồ nguyên lý, các đối tượng đó cũng được chọn trên PCB. Tính năng chọn chéo cũng hoạt động theo chiều từ PCB sang sơ đồ nguyên lý.

Tìm kiếm linh kiện và net trong cấu trúc dự án

Duyệt qua cấu trúc trong bảng để tìm linh kiện hoặc net cần quan tâm, sau đó nhấp đúp vào đối tượng để hiển thị các phiên bản của đối tượng đó trong các tài liệu sơ đồ nguyên lý của dự án. Sử dụng các tùy chọn trên trang Hệ thống - Điều hướng của hộp thoại Preferences để chỉ định cách tô sáng đối tượng (Thu phóng, Làm mờ, Chọn, v.v.).

Nhấp chuột phải trong không gian thiết kế và chọn tùy chọn Clear Filter để bỏ tô sáng/bỏ chọn đối tượng trong trình biên tập sơ đồ nguyên lý hoặc PCB.

Tính năng điều hướng đối tượng dự án cũng có trong bảng Navigator, nơi cung cấp cấu trúc phân cấp chi tiết của các đối tượng thiết kế và dữ liệu liên quan. Các thiết lập tùy chọn Hệ thống - Điều hướng quyết định cách tô sáng đối tượng của cả hai bảng Project và Navigator.

Tô sáng kết nối

Tùy chọn điều hướng kết nối hiển thị các mối quan hệ kết nối của đối tượng được chọn trong bảng Projects. Nhấp đúp vào một mục, chẳng hạn như Net, trong danh sách phân cấp đối tượng của bảng để tô sáng các kết nối của mục đó trên sơ đồ nguyên lý.

Tính năng xem trước được bật bằng tùy chọn Connectivity Graph trong phần Highlight Methods trên trang Hệ thống – Điều hướng của hộp thoại Preferences. Chọn thêm tùy chọn Include Power Parts để xem cả các kết nối của những đối tượng nguồn liên quan đến đối tượng đã chọn.

Tô sáng net trên toàn thiết kế

Có thể tô sáng các kết nối của net trên tất cả sơ đồ nguyên lý trong thiết kế bằng cách giữ phím Alt khi chọn net bằng thao tác nhấp vào dây dẫn (Alt+Click). Mọi vị trí xuất hiện của net trên sơ đồ nguyên lý đều được tô sáng, trong khi các đối tượng khác bị làm mờ, giúp hiển thị rõ đường truyền tín hiệu/nguồn trong thiết kế chỉ bằng một thao tác đơn giản.

Hiệu ứng tô sáng net được xóa khi nhấp vào vùng trống, và cách thức hoạt động của tính năng này được xác định bởi các thiết lập Highlight Methods trên trang Hệ thống - Điều hướng của hộp thoại Preferences. Lưu ý rằng việc bỏ chọn tùy chọn Dimming sẽ tắt tính năng tô sáng net.

Truy vết chéo và chọn chéo

Ngoài khả năng chọn đối tượng từ trình biên tập này sang trình biên tập khác (chọn chéo), Altium Designer còn hỗ trợ truy vết chéo. Truy vết chéo có hai chế độ: liên tục (vẫn ở trình biên tập nguồn) và chuyển đến (chuyển sang trình biên tập đích). Bạn cũng có thể truy vết chéo từ nhiều bảng và hộp thoại, chẳng hạn như bảng Messages và hộp thoại Engineering Change Order. Để tìm hiểu thêm, hãy tham khảo trang Truy vết chéo và chọn chéo.

Cấu hình màu của net

Main page: Áp dụng màu cho net

Để sơ đồ nguyên lý dễ đọc hơn và thuận tiện hơn khi làm việc với net cũng như các đường mạch trong trình biên tập PCB, bạn có thể áp dụng màu cho dây dẫn trên sơ đồ nguyên lý, cũng như các net và đường mạch trên PCB.

Có thể áp dụng màu tô sáng cho net hoặc bus trong trình biên tập sơ đồ nguyên lý bằng các lệnh trong menu con View » Set Net Colors, như minh họa trong hình bên dưới. Có thể chuyển các màu này sang trình biên tập PCB bất cứ lúc nào thông qua lệnh Update PCB.

Trong trình biên tập PCB, màu mặc định và trạng thái hiển thị của Connection Lines được cấu hình trong phần System Colors của bảng Cấu hình chế độ xem PCB. Lưu ý rằng màu mặc định này được áp dụng khi các net được tạo (trong lần chuyển thiết kế đầu tiên từ sơ đồ nguyên lý); màu của các đường kết nối hiện có sẽ không thay đổi khi tùy chọn này được thay đổi.

Trong trình biên tập PCB, màu được áp dụng cho từng net được hiển thị trong chế độ Net của bảng PCB. Hãy chú ý màu nền phía sau hộp kiểm cạnh tên net, như minh họa ở góc dưới bên phải của hình bên dưới.

Màu luôn được áp dụng cho các net chưa đi dây (đường kết nối). Để hiển thị màu trên các net đã đi dây, hãy chọn hộp kiểm cạnh tên net trong bảng PCB và cấu hình các tùy chọn hiển thị trên trang Ghi đè màu Board Insight của hộp thoại Preferences. Trong hình bên dưới, Mẫu nền của màu ghi đè được đặt thành Solid, còn Cách hiển thị khi thu nhỏ được đặt thành Override Color Dominates.

Các màu net được áp dụng trên sơ đồ nguyên lý sẽ được chuyển sang PCB bằng lệnh Update PCB. Hãy cấu hình các tính năng ghi đè màu PCB để kiểm soát cách hiển thị chúng trên bo mạch.Các màu net được áp dụng trên sơ đồ nguyên lý sẽ được chuyển sang PCB bằng lệnh Update PCB. Hãy cấu hình các tính năng ghi đè màu PCB để kiểm soát cách hiển thị chúng trên bo mạch.

Nhấn F5 để bật/tắt tính năng ghi đè màu net trong cả trình biên tập sơ đồ nguyên lý lẫn trình biên tập PCB. Bạn cũng có thể cần làm mới màn hình (End).

Thay đổi màu của net trên PCB

Không phải lúc nào cũng có thể áp dụng màu cho dây dẫn trên sơ đồ nguyên lý rồi chuyển sang PCB. Trong trường hợp này, bạn vẫn có thể áp dụng màu cho các đường kết nối và đường mạch trong trình biên tập PCB. Để thay đổi màu của net sau khi thiết kế đã được chuyển, hãy nhấp đúp vào tên net trong chế độ Nets của bảng PCB. Có thể chỉnh sửa màu của từng net trong hộp thoại Chỉnh sửa net.

Để thay đổi màu của nhiều net, hãy sử dụng chế độ Nets của bảng PCB:

  • Sử dụng các thao tác chọn nhiều mục tiêu chuẩn của Windows (Shift+click hoặc Ctrl+click) để chọn nhiều lớp net hoặc nhiều net riêng lẻ.
  • Nhấp chuột phải vào một đối tượng đã chọn và chọn lệnh Change Net Color từ menu ngữ cảnh để gán màu mới cho các net đã chọn.
  • Nhấp chuột phải lần nữa và chọn Display Override » Selected On để bật tính năng ghi đè màu cho các net đã chọn.

Cải thiện khả năng quan sát các net bằng cách thay đổi màu của các đường kết nối và bật tính năng ghi đè hiển thị.
Cải thiện khả năng quan sát các net bằng cách thay đổi màu của các đường kết nối và bật tính năng ghi đè hiển thị.

AI-LocalizedBản địa hóa bằng AI
Nếu bạn phát hiện vấn đề, hãy chọn văn bản/hình ảnh và nhấnCtrl + Enterđể gửi phản hồi cho chúng tôi.
Nav
Contents
Tính khả dụng của tính năng

Các tính năng bạn có thể sử dụng phụ thuộc vào giải pháp Altium mà bạn đang có – Altium Develop, Altium Agile Teams, Altium Agile Enterprise, hoặc Altium Designer (đang trong thời hạn hiệu lực).

Nếu bạn không thấy một tính năng được nêu trong tài liệu có trong phần mềm thực tế của mình, liên hệ Bộ phận Kinh doanh của Altium để tìm hiểu thêm.

Tài liệu cũ

Tài liệu Altium Designer không còn được phân phiên bản. Nếu bạn cần truy cập tài liệu cho các phiên bản cũ hơn của Altium Designer, hãy truy cập mục Tài liệu cũ trên trang Trình cài đặt khác.

Contents