配置信号完整性分析并运行

按要求完成设计的信号完整性分析准备工作后，请按照本页所述配置并运行分析。

配置信号完整性设置选项

当您选择 Tools » Signal Integrity 且所有元件均已分配模型时，首次在打开的项目中运行此命令会显示 SI Setup Options 对话框。

SI Setup Options 对话框

1. 根据需要设置走线阻抗和平均走线长度。仅当存在尚未传输到 PCB 的网络或 PCB 中尚未布线的网络时，才需要设置这些布线特性。

   请注意，Supply Nets 和 Stimulus 选项卡仅在纯原理图模式下显示。
2. 单击 Analyze Design，运行初始默认筛查分析并显示 Signal Integrity 面板，您可以在此面板中进一步选择要进行反射或串扰分析的网络。

首次分析设计时，四条默认容差规则以及原理图或 PCB 中设置的所有信号完整性规则都会启用并执行。之后，您可以在 Signal Integrity 面板中单击 Menu 按钮并选择 Set Tolerances，设置这些容差。

纯原理图模式下的信号完整性设置选项

如果项目中没有可用的 PCB，您可以随时在 Signal Integrity 面板中单击 Menu 按钮 并选择 Setup Options，更改信号完整性设置选项。此时将显示 SI Setup Options 对话框。

Track Setup 选项卡用于配置仿真时的默认走线长度。当存在 PCB 时，不使用此设置，因为 PCB 使用宽度规则；也就是说，如果禁用 Use Manhattan length 选项，PCB 将使用此值。同时在此选项卡中设置 Track Impedance。

单击 Supply Nets 和 Stimulus 选项卡，显示并启用网络和激励规则信息。除了通常在 PCB 或原理图中添加规则的方法外，这些选项卡还提供了另一种定义这些特性的界面。

在纯原理图模式下访问的 SI Setup Options 对话框中的选项卡

使用信号完整性面板

完成初始设置后，Signal Integrity 面板将载入刚刚运行的筛查分析所生成的数据。面板左侧的列表显示此分析的结果，以及各网络是否通过各项测试。随后，您可以运行快速反射和串扰分析，对存在问题的网络进行更详细的分析。通过添加虚拟端接，您可以确定需要在设计中添加哪些电路来解决这些问题，从而获得最佳的信号完整性性能。

Signal Integrity 面板用于配置和控制信号完整性分析过程。

查看筛查结果

初始筛查分析可快速仿真多个网络，帮助您获取更多信息，并找出需要进一步检查的关键网络，例如进行详细的反射和/或串扰分析。左侧列表以表格形式显示此分析的结果。 对于设计中的每个网络，可以显示以下列信息：

使用 Menu 按钮或在表格中右键单击，访问 Show/Hide Columns 子菜单，然后根据需要启用或禁用数据列的显示。

每个网络均属于以下三种类别之一：Passed、Failed 或 Not Analyzed。

	Passed 网络的所有数值都在测试所定义的范围内。
	Failed 网络至少有一个数值超出了定义的容差范围。所有未通过测试的数值均以黄色显示。
	Not Analyzed 网络由于某种原因无法进行筛查。要查看原因， 请启用 Analysis Errors 列。

未通过的网络

筛查时无法分析网络的常见原因包括：网络中包含连接器、二极管或晶体管，以及没有输出引脚或存在多个输出引脚。当对包含双向引脚且没有专用输出引脚的网络进行筛查时，会将每个双向引脚分别作为输出引脚进行仿真。 最终显示这些仿真中的最差结果。

网络也可能存在其他错误，导致筛查分析和后续仿真的结果不正确。这些网络所在的整行将显示为红色。此外，已进行仿真的网络（即尚未在 PCB 上布线的网络）将显示为浅灰色。

检查失败或未分析的网络

要查看网络分析失败或未分析的原因：

• 如果某个网络所在的整行以红色高亮显示，请选中该网络，然后右键单击并选择 Show Errors。这也会向 Messages 面板添加消息，您可以通过交叉探查这些消息来修复问题。

  

• 要查看选定网络的所有可用信息，请右键单击并选择 Details。Full Details 对话框会显示可在结果表中显示的所有筛查分析结果，以及以下信息：
  • Component Count – 有焊盘连接到选定网络的元件数量。
  • Track Count – 构成整个已布线网络的独立走线段数量。
  • Minimum Impedance (Ohms) – 根据网络中所有走线段各自的阻抗确定的网络最小阻抗。
  • Maximum Impedance (Ohms) – 根据网络中所有走线段各自的阻抗确定的网络最大阻抗。

  

• 从右键菜单中选择 Cross Probe（或单击 Menu），以交叉探查原理图或 PCB 上的选定网络。

  使用 F4 快捷键可切换 Signal Integrity 面板（以及当前处于“浮动”模式的其他面板）的显示状态，从而在面板与设计之间快速切换。
• 要显示与单个网络或一组网络耦合的网络，请选中所需网络，然后右键单击并选择 Find Coupled Nets。这将选中与这些选定网络耦合的所有网络。您可以在 Signal Integrity Preferences 对话框中配置网络耦合的判定条件（在 Signal Integrity 面板中单击 Menu 按钮并选择 Preferences，即可访问该对话框）。
• 您可以将有用的信息复制到剪贴板，然后粘贴到其他应用程序中，以便进一步处理或生成报告。选中所需网络，然后从右键菜单中选择 Copy。此外，您还可以使用右键菜单中的 Show/Hide Columns 命令选择要显示的列，从而自定义显示的信息。
• 在 Signal Integrity 面板的右键菜单中选择 Display Report，还可以生成一份突出显示分析结果的报告。这会在文本编辑器中打开报告文件 Signal Integrity Tests Report.txt，并将其添加到项目中。

设置首选项

您可以指定适用于所有已定义分析的各种首选项，包括常规设置、积分方法和精度阈值。对首选项所做的任何更改都将应用于所有项目。

单击 Signal Integrity 面板中的 Menu 按钮，然后选择 Preferences，以打开 Signal Integrity Preferences 对话框。

Signal Integrity Preferences 对话框

• 使用 General 选项卡可设置错误处理选项，以便在设计中存在与执行信号完整性分析相关的错误时显示提示和/或警告。遇到的所有提示或警告都将以消息形式列在 Messages 面板中。如果启用了 Show Warnings 选项且存在警告，则在尝试访问 Signal Integrity 面板时会出现警告确认对话框。此外，您可以选择在显示波形后隐藏 Signal Integrity 面板。您还可以定义信号完整性测量的默认单位，以及在 SimData 编辑器中显示结果波形时是否显示图表标题和 FFT 图表。

• Configuration 选项卡用于定义各种与仿真相关的阈值，例如耦合网络之间的最大距离，以及被视为耦合段的最小长度。

• Integration 选项卡用于定义分析所使用的数值积分方法。Trapezoidal 方法相对快速且准确，但在某些条件下容易产生振荡。Gear 方法需要更长的分析时间，但往往更稳定。理论上，使用更高的 Gear 阶数可以获得更准确的结果，但会增加分析时间。默认值为 Trapezoidal。

• Signal Integrity Preferences 对话框中的 Accuracy 选项卡用于定义分析所涉及的各种计算算法的容差阈值和限制设置。

  精度选项

  选项	说明
  RELTOL	计算电流和电压值时的相对容差
  ABSTOL	计算电流值时的绝对容差
  VNTOL	计算电压值时的绝对容差
  TRTOL	积分误差估计系数
  NRVABS	使用牛顿-拉夫逊算法时的截断误差界限
  DTMIN	允许的最小时间步长
  ITL	使用牛顿-拉夫逊算法时的最大迭代次数
  LIMPTS	输出文件中每条电压曲线的最大数值对数量

• 使用 DC Analysis 选项卡可定义与直流分析相关的各种参数的容差阈值和限制设置。

设置容差

系统默认定义了过冲和下冲测试，因为这两项特性可能最适合用于判断哪些网络最容易出现问题。首次分析设计时，四条默认容差规则以及在原理图或 PCB 中设置的所有信号完整性规则都将启用并执行。要启用或禁用这些规则，请单击 Signal Integrity 面板中的 Menu 按钮，然后选择 Set Tolerances。此时将显示 Set Screening Analysis Tolerances 对话框。

Set Screening Analysis Tolerances 对话框

单击规则类型旁边的 Enabled 复选框，即可启用该规则，使其在分析设计时执行。

单击 PCB Signal Integrity Rules（非仅原理图模式下）以打开 PCB Rules and Constraints Editor 对话框，您可以在其中添加或修改所需的信号完整性规则。单击 OK，直至返回 Signal Integrity 面板。

准备分析

运行分析之前，必须选择要进一步分析的网络。您还可以编辑缓冲器，以查看或更改元件的工艺类型和引脚属性，并根据需要为网络添加端接。

选择要分析的网络

要对网络进行进一步分析（反射和/或串扰），必须在 Signal Integrity 面板右侧的列表中选中这些网络。双击左侧列表中的网络，即可将其选中并移至右侧列表。也可以使用箭头按钮，将网络移入或移出此选中状态。按住 Shift 或 Ctrl 键，可在左侧列表中选择多个网络。

从右键菜单中选择 Cross Probe 选项，即可在相应的原理图或 PCB 文档中交叉探查所选网络。 目标文档将在设计空间中被激活，所选网络将按照 Preferences 对话框的 系统 – 导航页面 中定义的高亮显示方式显示。

网络处于选中状态后，可以在运行仿真前对其进行进一步配置。

设置受扰网络和干扰网络

进行串扰分析时，需要设置受扰网络或干扰网络。请注意，由于此类分析的性质，只有选择了两个或更多网络（将其移至右侧列表）后，此功能才可用。

在右侧网络列表中选择一个网络，右键单击，然后根据需要选择 Set Aggressor 或 Set Victim。网络的状态将随之更新。要取消网络的设置，请从右键菜单中选择 Clear Status。

设置双向引脚的方向

您可以设置指定网络中双向引脚的方向。要设置方向，请在右上方列表中选择相应网络。下方随即会显示该网络的引脚列表。在引脚列表中，右键单击所选双向引脚，然后从右键菜单中选择一种状态，即可更改其输入/输出状态。这些输入/输出设置将随项目一起保存，以供下次使用此面板时使用。

您也可以从右键菜单中选择 Cross Probe 选项，在相应的原理图或 PCB 文档中交叉探查引脚/焊盘。 目标文档将在设计空间中被激活，所选引脚/焊盘将按照 Preferences 对话框的 系统 – 导航页面 中定义的高亮显示方式显示。

编辑缓冲器

您可能需要查看或更改元器件的工艺类型和引脚属性，例如输入和输出模型以及引脚方向。您只能修改与右侧列表中当前所选网络相连的元器件。在引脚列表的右键菜单中使用 Edit Buffer 选项，即可打开元器件的数据对话框。

显示的对话框及选项取决于引脚所属元器件的类型，例如电阻、IC、BJT 等。图中所示的 Integrated Circuit 对话框适用于 IC 类型的元器件。

Integrated Circuit 对话框

选择引脚的 Technology 和 Direction 后，将显示可供选择的相关输入和/或输出模型列表。对工艺类型和方向所做的更改仅在当前分析中使用，面板重置后不会保存。

元器件的 Technology、Input Model 和 Output Model 字段会随上下文变化。选择元器件的工艺类型后，将从该工艺类型中获取元器件的默认模型。请注意，如果已为引脚分配了特定模型（例如在导入 IBIS 模型时分配），则更改元器件的工艺类型不会为这些引脚重新分配模型。

端接

信号波形上出现的振荡是由相关传输线（走线）上的多次反射引起的。在 PCB 设计中，这些反射（或称“振铃”）最常见的原因是驱动器与接收器之间的阻抗不匹配，通常发生在低阻抗驱动器与高阻抗接收器之间。

要在负载端获得良好的信号质量，理想情况是完全没有反射（无振铃）。使用端接可以将振铃幅度降低到设计可接受的水平。

Signal Integrity 面板内置端接顾问，可让您在网络中指定的位置插入“虚拟端接”。这样，您就可以自由测试各种端接策略，而无需对电路板进行实际修改。

可用的端接仿真包括：

• Series Res
• Parallel Res to VCC
• Parallel Res to GND
• Parallel Res to VCC and GND
• Res and Cap to GND
• Parallel and Cap to GND
• Parallel Schottky Diodes

可以在端接列表中启用或禁用每种端接类型。进行反射和串扰分析时，可以启用多种端接类型，每种类型都会生成一组独立的波形。这样，您便可确定应在设计中添加哪种端接，以获得最佳的传输线信号质量，从而将反射（振铃）降低到可接受的水平。

运行反射或串扰分析时，系统会逐一尝试每种已启用的端接类型，并分别生成一组波形。使用 Serial Res 端接时，会在所选网络的所有输出引脚上放置端接。对于其他端接类型，则会在网络的所有输入引脚上放置端接。

要使端接达到最佳效果，还需要根据网络特性设置相关元件的值。

• 选择一种端接后，下方将显示该端接的示意图。您可以通过此图设置端接中所用电阻和电容的最小值与最大值。
• 当扫描次数（显示在端接列表中）设置为大于 1 的数值时，将使用最小值和最大值。
• 有关某种端接类型的更多信息，请选择该类型并单击 ?（帮助）按钮。如果启用 Suggest 选项，系统将计算建议值（根据各端接类型信息弹窗中注明的公式），并以灰色显示。您可以接受这些值，也可以禁用 Suggest 选项，然后根据需要输入自己的值。
• 如果要在端接元件的某个取值范围内进行扫描分析，请确保启用 Perform Sweep 选项，并设置运行分析时所需的 Sweep Steps 数量。每次扫描分析所使用的值取决于输入的最小值、最大值以及在 Sweep Steps 字段中选择的值（例如，如果将 Sweep Steps 设置为 2，则第一次分析将使用最小值，第二次将使用最大值）。请注意，每次扫描都会生成一组独立的波形，以供比较。

在原理图上放置端接电路

生成波形并确定最佳端接方案后，您可能希望将该端接电路直接放置到原理图图纸上。这可以通过 Termination 列表中的右键菜单来实现。请注意，任何放置操作都仅适用于当前选中的网络。

如果您希望将选定的端接电路实际放置到原理图上，而不是仅将其用作“虚拟端接”：

1. 在 Signal Integrity 面板的 Termination 区域中单击右键，然后选择 Place on Schematic。

2. 此时将显示 Place Termination 对话框，您可以在其中设置各种属性，例如端接器件使用哪些库元件、采用自动放置还是手动放置、在所有适用引脚上放置还是仅在选定引脚上放置，以及各器件使用的具体数值。单击 OK 继续。

   
   Place Termination 对话框

3. 信号完整性分析器会找到该引脚所属的源原理图文档。然后，在文档的空白区域添加具有正确数值的必要器件（电阻、电容或其他所需器件）以及电源对象。 将此端接电路连接到原理图中的相应引脚。

请注意，此后可能仍需手动布线，将元件正确连接到该引脚。此外，如果设计还包含 PCB，则需要将这些元件同步到 PCB 中并完成布线。选择 Design » Update PCB，同步 PCB 并添加这些器件。

运行分析

根据需要配置好网络（并选择端接选项）后，单击 Signal Integrity 面板中的 Reflections 或 Crosstalks 按钮以生成波形。

• 反射分析可以仿真一个或多个网络。不过，网络数量应保持在合理范围内，因为分析大量网络会显著增加分析时间。

  信号完整性分析器利用 PCB 的布线和层信息，以及相关的驱动器和接收器 I/O 缓冲器模型，计算网络各节点的电压。二维场求解器会自动计算传输线的电气特性。建模时假设直流路径损耗足够小，可以忽略不计。

• 进行串扰分析时，必须至少传入两个网络。通常每次串扰分析会考虑两个或三个网络，一般为某个网络及其紧邻的两个网络。

  串扰水平（或 EMI 的程度）与信号线上的反射成正比。如果通过正确的信号端接满足信号质量要求，并将反射降至几乎可以忽略的水平，即信号以极小的杂散传输到目的端，那么串扰也会降至最低。有关更多信息，请参阅 端接。

  只有基于 PCB 设计文档执行布局布线后的信号完整性分析时，才能进行串扰分析。这是因为此类分析需要已布线的网络。

单击按钮后，分析即开始，并生成一个仿真数据文件（<ProjectName>.sdf）。该文件将作为单独的选项卡打开，在 SimData 编辑器中显示分析结果。

有关更多信息，请参阅 使用信号完整性分析结果。