使用 FPGA 引脚映射器

Altium Designer 的 Pin Mapper 对话框允许您在外部引脚文件（例如从 FPGA 或微控制器 (MC) 工具导出的文件）与原理图元件之间建立链接，然后比较这两个设计领域（FPGA 和 PCB）中的引脚信号。

通过这种引脚比较，可以将外部引脚文件中的任何更改或更新 传递到原理图，也可以将原理图中的 引脚数据传回引脚文件。使用引脚映射器的主要目的是从外部工具（尤其是 FPGA 和 MC 工具）获取有关元件引脚的附加信息，以便在 配置引脚交换 对话框中利用这些数据进行引脚交换。这样就无需在这两个设计领域之间手动传递引脚数据。

目前，Altium Designer 的引脚映射功能直接支持两家 FPGA 供应商——Altera 和 Xilinx。未来计划扩展支持的供应商范围。 此外，还支持 Altium 自有的 Pin Info 文件格式，该格式可用作任何第三方 FPGA 工具的 FPGA/MC 引脚描述，也可用于其他类型的元件。

操作流程

1. 从 FPGA 工具获取源引脚数据文件

   1. 对于 Altera Quartus^® II v13.1：

      1. 在 Quartus 中打开已完成实现的设计。

      2. 选择 Assignments » Pin Planner。

      3. 选择 File » Export 并保存 csv 文件，以便在 Altium Designer 中使用。

   2. 对于 Xilinx Vivado^® 2017.4：

      1. 在 Vivado 中打开已完成实现的设计。
      2. 选择 File » Export » Export I/O Ports。
      3. 在 Export I/O Ports 对话框中，将要生成的 I/O 端口类型指定为 csv，然后单击 OK。

2. 在 Altium Designer 中访问外部引脚文件中的 FPGA/MC 数据：

   1. 右键单击原理图元件的一个分部件，然后从快捷菜单中选择 Pin Mapping，打开 Pin Mapper 对话框。

      

3. Pin Mapper 对话框包含以下部分（参见图中标注）：

   1. 显示源 FPGA/MC 引脚文件的文件名和路径。通过文件浏览器 () 建立链接。

   2. 引脚表，可在其中查看源引脚分配的更改，并将其应用到原理图元件，或反向应用。 使用各列标题名称右侧的箭头，按升序或降序对该列进行排序。单击列标题中的筛选图标 可打开下拉菜单，筛选该列的内容。

   3. 封装预览，其中会高亮显示选中的引脚，并可使用 Preview mode 下拉列表按组显示引脚。 可选项包括 None、 Bank Number、 IO Pins 和 Diff Pair Pins。 

   4. 元件 Part Selection，用于按分部件筛选表格。这里还会指示分部件是否已放置在原理图上，以及各分部件是否已同步为与外部文件数据一致（详见下文）。
      

4. 在 Pin Mapper 对话框中选择外部引脚文件。单击 按钮，浏览并从本地驱动器中选择引脚文件。只能选择临时 Xilinx 或 Altera 引脚文件 (*.csv)。

5. 根据之前执行的操作，引脚映射器对话框会为每个引脚提供相应的处理选项：

   1. （已同步）——引脚网络名称已同步，无需更改。

   2. （更新引脚文件）——将网络名称从原理图传递到外部 FPGA 引脚文件（该文件将被更新）。 原理图中的网络名称将复制到 FPGA 引脚文件中的信号名称；源 csv 引脚文件将被重写。

   3. （更新原理图）——更改原理图中的网络名称，使其与外部 FPGA 引脚文件中的信号名称一致（原理图将被更新）。 原理图中的网络标签将更改为与源 FPGA 信号名称一致。

   4. （忽略）——拒绝更改，不执行任何更新。

   5. （警告）——原理图与外部 (FPGA) 文件之间的引脚名称匹配存在非关键性差异。如有需要，可从下拉菜单中选择更新选项（或“忽略”）。

   6.  （致命错误） ——原理图与外部 (FPGA) 文件之间的引脚名称匹配存在关键性差异。请注意，必须先解决此致命错误 才能执行任何更新。 

6. 从表格中每个条目（行）的图标下拉菜单中选择适当的操作，然后选择 Apply。

   1. 选择 操作后，原理图中的网络名称将复制到 FPGA 引脚文件中的信号名称——源 csv 引脚文件将被重写。

   2. 选择 操作后，原理图中的网络标签将更改为与源 FPGA 信号名称一致。

请注意，表格条目的右键菜单提供了一系列用于更新引脚名称的批量选择选项。

其他功能

• 对话框中的 Part Selection 允许根据选定的分部件筛选映射表中列出的引脚。您还可以检查哪些分部件尚未放置在原理图中，以及哪些分部件尚未与外部 FPGA 文件同步（红色指示标记）。
  
• 如果有多个元件分部件链接到外部文件， Pin Mapper 对话框允许您在此类元件的不同选项之间切换。
  
• 网格表包含以下右键菜单命令：
  • Update All pins in Schematic - 选择更新原理图中的所有引脚名称。
  • Update All pins in Pin File - 选择更新引脚文件中的所有引脚名称。
  • Ignore for All pins - 选择忽略所有引脚。
  • Update Selected pins in Schematic - 选择更新原理图中选定的引脚名称。
  • Update Selected pins in Pin File - 选择更新引脚文件中选定的引脚名称。
  • Ignore for Selected pins - 选择忽略选定的引脚。
  • Default for All pins - 选择对所有引脚使用默认设置。
  • Default for Selected pins - 选择对选定的引脚使用默认设置。
• 如果某些引脚在原理图端和 FPGA 端被分配了不同的网络名称，则可通过 ERC 检查出来，并在 Messages 面板中显示为违规项 （尚未实现）。
• 如果您希望从原理图端生成 FPGA 引脚文件来启动工作流程，可以生成 Altium 引脚报告文件——在 Pin Mapper 对话框中选择 Export 按钮。
• 目前只能复制通用引脚参数，但计划支持交换组等更高级的数据。目前，必须通过导入 FPGA 引脚文件数据中的更改来手动定义交换。
• 由于外部引脚文件已链接到元件，系统会创建一个新的元件模型（Pin Info），并将其显示在元件 Properties 面板的 Models 列表中。今后，这将提供一种向库元件添加 FPGA 引脚数据的便捷方式。该面板的 Models 部分还允许删除或修改引脚信息。

• 当元件具有 Pin Info 模型时，配置引脚交换 对话框中将提供该元件的其他引脚参数和选项。

  

  请注意，为元件分配 Pin Info 模型后，Configure Pin Swapping 对话框中的 Pin Group 列（位于 Swap Data 下）将变为只读，以防止数据与引脚映射不同步。要避免这种情况，请从器件属性中移除 Pin Info 模型，或从 Pin Mapper 对话框中移除指向外部引脚信息文件的链接（*.csv）。