Utilisation du mappeur de broches FPGA
En un coup d'œil
- Découvrez le rôle du FPGA Pin Mapper, les fabricants et les types de fichiers pris en charge, ainsi que sa place dans le processus de comparaison des broches entre le FPGA et le PCB.
- Apprenez à utiliser la boîte de dialogue Pin Mapper pour examiner les différences entre les broches, choisir les actions de mise à jour et appliquer les modifications au schéma ou au fichier externe de broches.
- Comprenez les avantages supplémentaires pour votre processus de travail, notamment les actions groupées, le filtrage par composant, l’exportation de rapports sur les broches et le lien entre Pin Info et la permutation des broches dans Altium Designer.
La boîte de dialogue Pin Mapper d’Altium Designer permet de créer un lien entre un fichier de broches externe (par exemple, exporté depuis des outils FPGA ou de microcontrôleur (MC)) et un composant du schéma, puis de comparer les signaux des broches entre ces deux domaines (FPGA et PCB).
À l’issue de cette comparaison, les modifications ou mises à jour du fichier de broches externe peuvent être transférées au schéma, ou les données des broches du schéma peuvent être renvoyées vers le fichier de broches. Le mappeur de broches sert principalement à obtenir des informations supplémentaires sur les broches des composants depuis des outils externes (notamment FPGA et MC), afin de pouvoir utiliser ces données pour la permutation des broches dans la boîte de dialogue Configurer la permutation des broches. Il évite ainsi de transférer manuellement les données des broches entre les deux domaines.
Actuellement, la fonctionnalité de mappage des broches d’Altium Designer prend directement en charge deux fournisseurs de FPGA : Altera et Xilinx. Il est prévu d’élargir cette liste à l’avenir. Le format de fichier Pin Info propre à Altium est également pris en charge. Il peut servir à décrire les broches FPGA/MC pour des outils FPGA tiers, ou pour d’autres types de composants.
Déroulement du processus
-
Fichier source de données des broches provenant des outils FPGA
-
Pour Altera Quartus® II v13.1 :
-
Ouvrez la conception implémentée dans Quartus.
-
Sélectionnez Assignments » Pin Planner.
-
Sélectionnez File » Export et enregistrez le fichier
csvpour l’utiliser dans Altium Designer.
-
-
Pour Xilinx Vivado® 2017.4 :
- Ouvrez la conception implémentée dans Vivado.
- Sélectionnez File » Export » Export I/O Ports.
-
Dans la boîte de dialogue Export I/O Ports, indiquez
csvcomme type de port d’E/S à générer, puis cliquez sur OK.
-
-
Accédez aux données FPGA/MC du fichier de broches externe dans Altium Designer :
-
La boîte de dialogue Pin Mapper contient les éléments suivants (voir les repères sur l’image) :
-
Affiche le nom et le chemin du fichier source de broches FPGA/MC. Le lien est établi à l’aide du sélecteur de fichiers
-
Le tableau des broches, qui permet de repérer les modifications d’affectation des broches dans le fichier source et de les appliquer au composant du schéma, ou inversement. Utilisez la flèche à droite du nom de chaque en-tête de colonne pour trier la colonne par ordre croissant ou décroissant. Cliquez sur l’icône de filtre dans l’en-tête de colonne pour ouvrir une liste déroulante permettant de filtrer son contenu.
-
L’aperçu de l’empreinte, dans lequel les broches sélectionnées sont mises en évidence et peuvent être affichées par groupes à l’aide de la liste déroulante Preview mode. Les choix proposés sont None, Bank Number, IO Pins et Diff Pair Pins.
-
Le Part Selection du composant, qui filtre le tableau par partie. Il indique également si une partie est placée sur le schéma et si chaque partie est synchronisée avec les données du fichier externe (voir les détails ci-dessous).
-
-
Choisissez un fichier de broches externe dans la boîte de dialogue Pin Mapper. Cliquez sur le bouton
pour parcourir un disque local et sélectionner un fichier de broches. Seuls les fichiers de broches temporaires Xilinx ou Altera (*.csv) peuvent être sélectionnés. -
Selon l’action précédente, la boîte de dialogue du mappeur de broches propose des options de résolution pour chaque broche :
-
(Synchronisé) – les noms des nets des broches sont synchronisés ; aucune modification n’est nécessaire.
-
(Mettre à jour le fichier de broches) – transfère le nom du net du schéma vers le fichier de broches FPGA externe (qui est mis à jour). Les noms des nets du schéma sont copiés dans les noms des signaux du fichier de broches FPGA ; le fichier source de broches csvest réécrit. -
(Mettre à jour le schéma) – modifie le nom du net dans le schéma pour qu’il corresponde au nom du signal dans le fichier de broches FPGA externe (le schéma est mis à jour). Les étiquettes de nets du schéma sont modifiées pour correspondre aux noms des signaux FPGA du fichier source.
-
(Ignorer) – rejette les modifications ; aucune mise à jour n’est effectuée.
-
(Avertissement) – il existe une différence non critique dans la correspondance des noms de broches entre le schéma et le fichier externe (FPGA). Si vous le souhaitez, sélectionnez une option de mise à jour (ou Ignorer) dans le menu déroulant.
-
(Erreur fatale) – il existe une différence critique dans la correspondance des noms de broches entre le schéma et le fichier externe (FPGA). Cette erreur fatale doit être résolue avant toute mise à jour.
-
-
Choisissez l’action appropriée dans le menu déroulant de l’icône pour chaque entrée (ligne) du tableau, puis sélectionnez Apply.
-
Lorsque l’action
est sélectionnée, les noms des nets du schéma sont copiés dans les noms des signaux du fichier de broches FPGA : le fichier source de broches csvest réécrit. -
Lorsque l’action
est sélectionnée, les étiquettes de nets du schéma sont modifiées pour correspondre aux noms des signaux FPGA du fichier source.
-
Notez que le menu contextuel d’une entrée du tableau propose plusieurs options de sélection en bloc pour la mise à jour des noms de broches.
Fonctionnalités supplémentaires
-
Le Part Selection de la boîte de dialogue permet de filtrer les broches répertoriées dans le tableau de mappage selon la partie sélectionnée. Vous pouvez également repérer les parties qui ne sont pas placées sur le schéma et celles qui ne sont pas synchronisées avec le fichier FPGA externe (indicateur rouge).
-
Si plusieurs parties de composant sont liées au fichier externe, la boîte de dialogue Pin Mapper permet de passer d’une option à l’autre pour ce type de composant.
-
Les tableaux comportent les commandes de menu contextuel suivantes :
- Update All pins in Schematic – permet de mettre à jour tous les noms de broches dans le schéma.
- Update All pins in Pin File – permet de mettre à jour tous les noms de broches dans le fichier de broches.
- Ignore for All pins – permet d’ignorer les modifications pour toutes les broches.
- Update Selected pins in Schematic – permet de mettre à jour les noms des broches sélectionnées dans le schéma.
- Update Selected pins in Pin File – permet de mettre à jour les noms des broches sélectionnées dans le fichier de broches.
- Ignore for Selected pins – permet d’ignorer les modifications pour les broches sélectionnées.
- Default for All pins – permet d’utiliser l’option par défaut pour toutes les broches.
- Default for Selected pins – permet d’utiliser l’option par défaut pour les broches sélectionnées.
- Si des noms de nets différents sont affectés à certaines broches côté schéma et côté FPGA, une vérification des règles électriques (ERC) permet de les détecter. Ils sont alors affichés comme des violations dans le panneau Messages (fonctionnalité non encore implémentée).
- Si vous souhaitez commencer le processus avec un fichier de broches FPGA depuis le schéma, vous pouvez générer un fichier de rapport de broches Altium : sélectionnez le bouton Export dans la boîte de dialogue Pin Mapper.
- Actuellement, seuls les paramètres généraux des broches peuvent être copiés. La prise en charge de données plus avancées, telles que le groupe de permutation, est toutefois prévue. Pour le moment, la permutation doit être définie manuellement en important les modifications depuis les données du fichier de broches FPGA.
- Puisque le fichier externe de broches est lié à un composant, un nouveau modèle de composant (Pin Info) est créé et affiché dans la liste Models du panneau Properties du composant. À l’avenir, cela permettra d’ajouter facilement les données des broches FPGA à un composant de bibliothèque. La section Models du panneau permet également de supprimer ou de modifier les informations Pin Info.
-
Lorsqu’un composant possède un modèle Pin Info, des paramètres et des options supplémentaires relatifs aux broches sont disponibles pour ce composant dans la boîte de dialogue Configurer la permutation des broches.

