Working with the FPGA Pin Mapper

La finestra di dialogo Altium Designer Pin Mapper consente di creare un collegamento tra un file pin esterno (ad esempio uno esportato da strumenti FPGA o Microcontroller (MC)) e un componente schematico, quindi di confrontare i segnali dei pin tra questi due domini (FPGA e PCB).

Come risultato di questo confronto dei pin, eventuali modifiche o aggiornamenti nel file pin esterno possono essere trasferiti allo schema, oppure i dati dei pin dallo schema possono essere riportati nel file pin. Lo scopo principale dell'uso di Pin Mapper è ottenere informazioni aggiuntive sui pin dei componenti da strumenti esterni (in particolare FPGA e MC), in modo che questi dati possano essere utilizzati per il Pin Swapping nella finestra di dialogo Configure Pin Swapping. Questo elimina la necessità di trasferire manualmente i dati dei pin tra i due domini.

Attualmente, la funzione Pin Mapping di Altium Designer supporta direttamente due fornitori FPGA: Altera e Xilinx. L'intenzione è di ampliare questo elenco di fornitori in futuro.  È supportato anche il formato file proprietario di Altium Pin Info, che può essere utilizzato come descrizione dei pin FPGA/MC per qualsiasi strumento FPGA di terze parti o per altri tipi di componenti.

Flusso del processo

1. File sorgente dei dati pin dagli strumenti FPGA

   1. Per Altera Quartus^® II v13.1:

      1. Aprire il progetto implementato in Quartus.

      2. Selezionare Assignments » Pin Planner.

      3. Selezionare File » Export e salvare il file csv da utilizzare in Altium Designer.

   2. Per Xilinx Vivado^® 2017.4:

      1. Aprire il progetto implementato in Vivado.
      2. Selezionare File » Export » Export I/O Ports.
      3. Nella finestra di dialogo Export I/O Ports, specificare csv come tipo di porta I/O da generare e fare clic su OK.

2. Accedere ai dati FPGA/MC dal file pin esterno in Altium Designer:

   1. Fare clic con il pulsante destro su una parte del componente schematico e selezionare Pin Mapping dal menu contestuale, che apre la finestra di dialogo Pin Mapper.

      

3. La finestra di dialogo Pin Mapper contiene le seguenti parti (vedere le etichette nell'immagine):

   1. Mostra il nome file e il percorso del file sorgente dei pin FPGA/MC. Il collegamento viene stabilito tramite il browser file ().

   2. La tabella dei pin, in cui è possibile trovare le modifiche all'assegnazione dei pin sorgente e applicarle al componente schematico, o viceversa. Usare la freccia a destra del nome di ciascuna intestazione di colonna per ordinare la colonna in ordine crescente/decrescente. Fare clic sull'icona del filtro nell'intestazione della colonna per accedere a un menu a discesa con cui filtrare il contenuto della colonna.

   3. L'anteprima del footprint, in cui i pin selezionati vengono evidenziati e i pin possono essere visualizzati per gruppi usando il menu a discesa Preview mode. Le opzioni includono None, Bank Number, IO Pins e Diff Pair Pins. 

   4. Il Part Selection del componente, che filtra la tabella per parte. Questo indica anche se una parte è posizionata nello schema e se ciascuna parte è sincronizzata per corrispondere ai dati del file esterno (vedere i dettagli sotto).
      

4. Scegliere un file pin esterno nella finestra di dialogo Pin Mapper. Fare clic sul pulsante per cercare e selezionare un file pin da un'unità locale. È possibile selezionare solo file pin temporanei Xilinx o Altera (*.csv).

5. A seconda dell'azione precedente, la finestra di dialogo Pin Mapper offrirà opzioni di soluzione per ciascun pin:

   1. (Sincronizzato) – i nomi net dei pin sono sincronizzati, non sono richieste modifiche.

   2. (Aggiorna file pin) – trasferisce il nome net dallo schema al file pin FPGA esterno (che viene aggiornato). I nomi net dallo schema verranno copiati nei nomi Signal nel file pin FPGA; il file pin sorgente csv viene riscritto.

   3. (Aggiorna schema) – modifica il nome net nello schema in modo che corrisponda al nome Signal nel file pin FPGA esterno (lo schema viene aggiornato). Le etichette net nello schema cambieranno per corrispondere ai nomi Signal FPGA sorgente.

   4. (Ignora) – rifiuta le modifiche, non verrà eseguito alcun aggiornamento.

   5. (Avviso) – è presente una differenza non critica nella corrispondenza dei nomi pin tra lo schema e il file esterno (FPGA). Se desiderato, selezionare un'opzione di aggiornamento (o Ignora) dal menu a discesa.

   6.  (Errore fatale) – è presente una differenza critica nella corrispondenza dei nomi pin tra lo schema e il file esterno (FPGA). Si noti che questo errore fatale deve essere risolto prima di effettuare qualsiasi aggiornamento. 

6. Scegliere l'azione appropriata dal menu a discesa dell'icona per ciascuna voce (riga) nella tabella e selezionare Apply.

   1. Quando è selezionata l'azione , i nomi net dallo schema verranno copiati nei nomi Signal nel file pin FPGA: il file pin sorgente csv viene riscritto.

   2. Quando è selezionata l'azione , le etichette net nello schema cambieranno per corrispondere ai nomi Signal FPGA sorgente.

Si noti che il menu del tasto destro per una voce della tabella offre una serie di opzioni di selezione multipla per gli aggiornamenti dei nomi pin.

Funzionalità aggiuntive

• Il Part Selection della finestra di dialogo consente di filtrare per Parte i pin elencati nella tabella di mapping. È inoltre possibile controllare le Parti che non sono posizionate nello schema e le Parti che non sono sincronizzate con il file FPGA esterno (indicatore rosso).
  
• Se sono presenti più parti di componente collegate al file esterno, la finestra di dialogo Pin Mapper consente di passare tra le opzioni per questo tipo di componente.
  
• Le tabelle della griglia includono i seguenti comandi del menu del tasto destro:
  • Update All pins in Schematic - scegliere di aggiornare tutti i nomi pin nello schema.
  • Update All pins in Pin File -  scegliere di aggiornare tutti i nomi pin nel file pin.
  • Ignore for All pins - scegliere di ignorare per tutti i pin.
  • Update Selected pins in Schematic - scegliere di aggiornare i nomi pin selezionati nello schema.
  • Update Selected pins in Pin File - scegliere di aggiornare i nomi pin selezionati nel file pin.
  • Ignore for Selected pins - scegliere di ignorare per i pin selezionati.
  • Default for All pins - scegliere di usare il valore predefinito per tutti i pin.
  • Default for Selected pins - scegliere di usare il valore predefinito per i pin selezionati.
• Se ci sono pin ai quali sono assegnati nomi net diversi nei lati Schema e FPGA, questo può essere verificato in un ERC dove vengono visualizzati come violazione nel pannello Messages (non ancora implementato).
• Se si desidera avviare il flusso di lavoro con un file pin FPGA dal lato schema, è possibile generare un file Altium Pin Report: selezionare il pulsante Export nella finestra di dialogo Pin Mapper.
• Attualmente possono essere copiati solo i parametri generali dei pin; tuttavia è previsto il supporto per dati più avanzati come il gruppo di swap, ecc. Al momento lo swapping deve essere definito manualmente importando le modifiche dai dati del file pin FPGA.
• Poiché il file pin esterno è collegato a un componente, viene creato un nuovo modello di componente (Pin Info) e mostrato nell'elenco Models nel pannello Component Properties. In futuro, questo fornirà un modo semplice per aggiungere dati dei pin FPGA a un componente di libreria. La sezione Models del pannello consente anche di rimuovere o modificare il Pin Info.

• Quando un componente ha il modello Pin Info, per quel componente saranno disponibili parametri e opzioni aggiuntivi dei pin nella finestra di dialogo Configure Pin Swapping.

  

  Si noti che quando a un componente è assegnato un modello Pin Info, la colonna Pin Group (sotto Swap Data) nella finestra di dialogo Configure Pin Swapping diventa di sola lettura per evitare che i dati vadano fuori sincronizzazione con Pin Mapping. Per evitare ciò, rimuovere il modello Pin Info dalle proprietà della parte oppure il collegamento al file esterno delle informazioni pin (*.csv) dalla finestra di dialogo Pin Mapper.